本公開有關(guān)于半導(dǎo)體元件結(jié)構(gòu)及其形成方法，且特別是有關(guān)于半導(dǎo)體元件結(jié)構(gòu)的內(nèi)連線結(jié)構(gòu)。

背景技術(shù)：

半導(dǎo)體集成電路(ic)工業(yè)已歷經(jīng)快速發(fā)展的階段。集成電路材料及設(shè)計在技術(shù)上的進(jìn)步已生產(chǎn)出許多代的集成電路。每一代的集成電路比前代的集成電路具有更小且更復(fù)雜的電路。在集成電路發(fā)展的進(jìn)程中，功能性密度(亦即每一個芯片區(qū)域中內(nèi)連接元件的數(shù)目)已經(jīng)普遍增加，而幾何尺寸(亦即制程中所能創(chuàng)造出最小的元件或線路)則是下降。這種微縮化的過程通?？梢蛟黾由a(chǎn)效率及降低相關(guān)成本而提供許多利益。

為了符合元件密度需求，工業(yè)上采用的方法之一是在內(nèi)連線結(jié)構(gòu)中使用鑲嵌(damascene)結(jié)構(gòu)及/或雙鑲嵌(dual-damascene)結(jié)構(gòu)。在鑲嵌制程中，將下方絕緣層圖案化而形成溝槽及/或通孔(viahole)。之后，沉積導(dǎo)電材料并將其研磨至目標(biāo)厚度以形成圖案化的導(dǎo)電部件(conductivefeature)。雙鑲嵌制程使用相似的方式，并在單一的導(dǎo)電材料沉積中填充兩相連開口(例如，溝槽及通孔)以形成兩相連導(dǎo)電部件。

然而，隨著特征尺寸進(jìn)一步縮小及元件密度需求的增加，兩部件(例如，內(nèi)連線結(jié)構(gòu))間的間距也相應(yīng)縮小。因此，制程也持續(xù)變得更加難以實施。于半導(dǎo)體元件之中形成具有間距越來越小的內(nèi)連線結(jié)構(gòu)面臨著挑戰(zhàn)。

技術(shù)實現(xiàn)要素：

本公開的實施例提供一種半導(dǎo)體元件結(jié)構(gòu)，包括：一半導(dǎo)體基底；一介電層，位于該半導(dǎo)體基底之上；以及一導(dǎo)電部件，位于該介電層之中，其中：該導(dǎo)電部件包括一觸媒層及一導(dǎo)電構(gòu)件，該觸媒層介于該導(dǎo)電構(gòu)件與該介電層之間，該觸媒層物理接觸該導(dǎo)電構(gòu)件，該觸媒層連續(xù)地圍繞該導(dǎo)電構(gòu)件的一側(cè)壁及一底部，該觸媒層的材質(zhì)不同于該導(dǎo)電構(gòu)件的材質(zhì)，以及該觸媒層具有降低該導(dǎo)電構(gòu)件的一形成溫度的能力。

本公開的實施例提供一種半導(dǎo)體元件結(jié)構(gòu)，包括：一半導(dǎo)體基底；一介電層，位于該半導(dǎo)體基底之上；以及一導(dǎo)電部件，位于該介電層之中，其中：該導(dǎo)電部件包括一觸媒層及一導(dǎo)電構(gòu)件，該觸媒層介于該導(dǎo)電構(gòu)件與該介電層之間，該導(dǎo)電構(gòu)件大抵填充了由該觸媒層所圍繞出的一空間，該導(dǎo)電構(gòu)件的導(dǎo)電率大于銅，以及該觸媒層具有降低該導(dǎo)電構(gòu)件的一形成溫度的能力。

本公開的實施例提供一種半導(dǎo)體元件結(jié)構(gòu)的形成方法，包括：于一半導(dǎo)體基底之上形成一介電層；于該介電層之中形成一開口；于該開口的一側(cè)壁及一底部上形成一觸媒層；以及直接于該觸媒層之上形成一導(dǎo)電構(gòu)件，其中該觸媒層可以降低該導(dǎo)電構(gòu)件的一形成溫度。

附圖說明

圖1a-1d顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的數(shù)階段制程剖面圖。

圖2a-2g顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的數(shù)階段制程剖面圖。

圖3顯示根據(jù)一些實施例的一部分半導(dǎo)體元件結(jié)構(gòu)的剖面圖。

圖4顯示根據(jù)一些實施例的一部分半導(dǎo)體元件結(jié)構(gòu)的上視圖。

圖5顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的剖面圖。

圖6a-6b顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的數(shù)階段制程剖面圖。

【符號說明】

100～半導(dǎo)體基底；

102a、102b～導(dǎo)電部件；

104～介電層；

106～蝕刻停止層；

108～介電層；

110a、110b～通孔；

112、112a、112b～溝槽；

114～阻障層；

116～觸媒層；

118～導(dǎo)電層；

120、122a、122b～導(dǎo)電部件；

202、202’、202”～阻障層；

204a、204b～導(dǎo)電部件；

206～觸媒層；

208～導(dǎo)電層；

209～子層；

210～導(dǎo)電層；

212a、212b～導(dǎo)電構(gòu)件；

214～導(dǎo)電構(gòu)件；

216a、216b～導(dǎo)電部件；

218～蝕刻停止層；

220～介電層；

222a、222b～開口；

224a、224b～導(dǎo)電部件；

s～空間(或空隙)。

具體實施方式

以下的公開內(nèi)容提供許多不同的實施例或范例，以實施本案的不同特征。而本公開以下的公開內(nèi)容是敘述各個構(gòu)件及其排列方式的特定范例，以求簡化說明。當(dāng)然，這些特定的范例并非用以限定。例如，若是本公開以下的內(nèi)容敘述了將一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征與上述第二特征是直接接觸的實施例，亦包含了尚可將附加的特征形成于上述第一特征與上述第二特征之間，而使上述第一特征與上述第二特征可能未直接接觸的實施例。再者，在以下敘述提及在第二制程前進(jìn)行第一制程，可包括第二制程于第一制程之后立刻進(jìn)行的實施例，且亦可包括附加制程于第一制程與第二制程之間進(jìn)行的實施例。另外，本公開中不同范例可能使用重復(fù)的參考符號及/或標(biāo)記。這些重復(fù)為了簡化與清晰的目的，并非用以限定各個實施例及/或所述外觀結(jié)構(gòu)之間的關(guān)系。

再者，為了方便描述圖式中一元件或特征部件與另一(多)元件或(多)特征部件的關(guān)系，可使用空間相關(guān)用語，例如“在。。。之下”、“下方”、“較下部”、“上方”、“較上部”及類似的用語等。除了圖式所繪示的方位之外，空間相關(guān)用語用以涵蓋使用或操作中的裝置的不同方位。所述裝置也可被另外定位(例如，旋轉(zhuǎn)90度或者位于其他方位)，并對應(yīng)地解讀所使用的空間相關(guān)用語的描述。

本公開的一些實施例敘述如下?？捎谶@些實施例中所述的步驟之前、期間、及/或之后進(jìn)行其他附加的處理。所敘述的一些步驟可在不同的實施例中被置換或排除?？捎诎雽?dǎo)體元件結(jié)構(gòu)中增加附加的構(gòu)件。以下所述的一些構(gòu)件，可于不同的實施例中被置換或排除。雖然，所敘述的一些實施例具有特定的處理順序，然而這些處理亦可改以其他符合邏輯的順序進(jìn)行。

圖1a-1d顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的制程剖面圖。如圖1a所示，提供或取得半導(dǎo)體基底100。在一些實施例中，半導(dǎo)體基底100包括半導(dǎo)體晶圓(semiconductorwafer)、一部分的半導(dǎo)體晶圓、或半導(dǎo)體晶粒(semiconductordie)。半導(dǎo)體晶圓(例如硅晶圓)可包含元件構(gòu)件(deviceelements)，例如是有源元件及/或無源元件。在一些實施例中，半導(dǎo)體基底100包括硅或其他元素半導(dǎo)體材料(elementarysemiconductormaterials)，例如鍺(germanium)。在一些其他實施例中，半導(dǎo)體基底100包括化合物半導(dǎo)體(compoundsemiconductor)?；衔锇雽?dǎo)體可包括碳化硅(siliconcarbide)、砷化鎵(galliumarsenide)、砷化銦(indiumarsenide)、磷化銦(indiumphosphide)、其他適合的化合物半導(dǎo)體、或前述的組合。在一些實施例中，半導(dǎo)體基底100包括絕緣層上覆半導(dǎo)體(semiconductor-on-insulator，soi)基底。soi基底可借著使用氧植入隔離(implantationofoxygen，simox)制程、晶圓接合(waferbonding)制程、其他適用的方法、或前述的組合而制作。

在一些實施例中，于半導(dǎo)體基底100之上形成內(nèi)連線結(jié)構(gòu)(interconnectionstructure)。內(nèi)連線結(jié)構(gòu)包括層間介電層(interlayerdielectriclayer)104及多個導(dǎo)電部件(multipleconductivefeatures)，其包括導(dǎo)電部件102a及102b。導(dǎo)電部件102a及102b可包括導(dǎo)電線路(conductivelines)、導(dǎo)電插塞(或通孔導(dǎo)電塞)(conductivevias)、及/或?qū)щ娊佑|(conductivecontacts)。在一些實施例中，層間介電層104包括多個介電子層(dielectricsub-layers)。多個導(dǎo)電部件(例如導(dǎo)電線路、導(dǎo)電插塞、及導(dǎo)電接觸)形成在層間介電層104之中。

之后，于導(dǎo)電部件102a及102b與層間介電層104之上形成一或更多的介電層及導(dǎo)電部件以繼續(xù)形成內(nèi)連線結(jié)構(gòu)。在一些實施例中，半導(dǎo)體基底100之中形成有多種元件構(gòu)件(deviceelements)。多種元件構(gòu)例如包括晶體管(例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(mosfet)、互補(bǔ)金屬氧化物半導(dǎo)體(cmos)晶體管、雙極結(jié)晶體管(bipolarjunctiontransistors，bjt)、高壓晶體管、高頻晶體管、p通道及/或n通道場效應(yīng)晶體管(pfet/nfet)等)、二極管、或其他適用的元件?？墒褂枚喾N制程來形成元件構(gòu)件，例如包括沉積、蝕刻、植入、微影、熱處理、及/或其他適合的制程。

元件構(gòu)件透過半導(dǎo)體基底100上的內(nèi)連線結(jié)構(gòu)彼此相連而形成集成電路元件。例如，其中一導(dǎo)電部件102a及102b可透過一些導(dǎo)電部件而電性連接至形成于半導(dǎo)體基底100中的摻雜區(qū)(dopedregion)，導(dǎo)電部件例如包括導(dǎo)電線路、導(dǎo)電插塞、及/或?qū)щ娊佑|。集成電路元件包括邏輯元件、存儲器元件(例如，靜態(tài)隨機(jī)存取存儲器，srams)、無線射頻元件(rf)、輸入/輸出(i/o)元件、單芯片系統(tǒng)(system-on-chip，soc)元件、影像感測元件(imagesensordevices)、其他合適類型的元件、或前述的組合。

如圖1a所示，根據(jù)一些實施例，于層間介電層104及導(dǎo)電部件102a及102b之上沉積蝕刻停止層106及介電層108。蝕刻停止層106可用以輔助后續(xù)于介電層108中形成開口。在一些實施例中，蝕刻停止層106由氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、碳化硅(siliconcarbide)、氮碳化硅(siliconcarbonnitride)、其他適合的材料、或前述的組合所制成。在一些實施例中，蝕刻停止層106借著使用化學(xué)氣相沉積(chemicalvapordeposition，cvd)制程、原子層沉積(atomiclayerdeposition，ald)制程、旋涂(spin-on)制程、其他適用的制程、或前述的組合而沉積。可對本公開的實施例作出許多變化及/或調(diào)整。在一些其他實施例中，未形成蝕刻停止層106。

在一些實施例中，介電層108由氧化硅、氮氧化硅、硼硅酸鹽玻璃(borosilicateglass，bsg)、磷硅酸鹽玻璃(phosphoricsilicateglass，psg)、硼磷硅酸鹽玻璃(borophosphosilicateglass，bpsg)、氟硅酸鹽玻璃(fluorinatedsilicateglass，fsg)、低介電常數(shù)材料(low-kmaterial)、其他適合的材料、或前述的組合所制成。在一些實施例中，介電層108大抵不包含氮。在一些實施例中，介電層108包括多個子層(sub-layers)。在一些實施例中，介電層108借著使用化學(xué)氣相沉積制程、原子層沉積制程、旋涂制程、噴涂(spraycoating)制程、其他適用的制程、或前述的組合而沉積。

低介電常數(shù)材料的介電常數(shù)可小于二氧化硅的介電常數(shù)。例如，低介電常數(shù)材料的介電常數(shù)介于約1.5至約3.5之間。隨著半導(dǎo)體元件密度增加，且電路構(gòu)件的尺寸變得更小，電阻-電容時間遲滯(rcdelaytime)更為顯著地影響電路效能。因此，使用低介電常數(shù)材料來形成介電層108有助于減輕電阻-電容時間遲滯。

可使用許多種類的低介電常數(shù)材料來形成介電層108。在一些實施例中，介電層108包括旋涂無機(jī)介電材料(spin-oninorganicdielectric)、旋涂有機(jī)介電材料(spin-onorganicdielectric)、多孔介電材料(porousdielectricmaterial)、有機(jī)高分子(organicpolymer)、有機(jī)硅玻璃(organicsilicaglass)、氟氧化硅列材料(siofseriesmaterial)、氫硅酸鹽(hydrogensilsesquioxane，hsq)列材料、甲基硅酸鹽(methylsilsesquioxane，msq)列材料、有機(jī)多孔列材料(porousorganicseriesmaterial)、其他適合的材料、或前述的組合。

之后，根據(jù)一些實施例，如圖1b所，于介電層108之中形成多個特征開口(featureopenings)。特征開口包括溝槽(trench)112及通孔(viaholes)110a及110b。溝槽112與通孔110a及110b連通。在一些實施例中，每一通孔110a及110b自溝槽112的底部而朝向形成在層間介電層104中的導(dǎo)電部件(例如，導(dǎo)電部件102a及102b)延伸。在一些實施例中，通孔110a及110b穿過蝕刻停止層106而相應(yīng)地露出導(dǎo)電部件102a及102b。

特征開口的形成可涉及多個微影制程及蝕刻制程。在一些實施例中，溝槽112形成在通孔110a及110b之前。在一些其他實施例中，溝槽112形成在通孔110a及110b之后。在一些實施例中，使用蝕刻制程以部分移除蝕刻停止層106，使得導(dǎo)電部件102a及102b由通孔110a及110b露出。

如圖1c所示，根據(jù)一些實施例，于溝槽112的側(cè)壁上與通孔110a及110b的側(cè)壁及底部上沉積阻障層(barrierlayer)114。阻障層114可用以避免將形成在特征開口中的導(dǎo)電部件的金屬離子擴(kuò)散進(jìn)入介電層108。在一些實施例中，阻障層114包括多個子層，其包括黏著層(未顯示)。黏著層可用以增進(jìn)阻障層114與后續(xù)所形成的材料層之間的黏合。

在一些實施例中，阻障層114由氮化鈦(titaniumnitride，tin)、氮化鉭(tantalumnitride，tan)、鉭(ta)、鈦(ti)、鈦鎢(tiw)、其他適合的材料、或前述的組合所制成。黏著層可由鉭、鈦、其他適合的材料、或前述的組合所制成。在一些實施例中，阻障層114可借著使用物理氣相沉積(physicalvapordeposition，pvd)制程、化學(xué)氣相沉積制程、原子層沉積制程、電化學(xué)沉積(electrochemicaldeposition)制程、無電鍍(electrolessplating)制程、其他適用的制程、或前述的組合而沉積?？蓪Ρ竟_的實施例作出許多變化及/或調(diào)整。在一些其他實施例中，未形成阻障層114。

之后，如圖1c所示，根據(jù)一些實施例，于阻障層114之上沉積觸媒層(catalystlayer)116及導(dǎo)電層118以填充溝槽112與通孔110a及110b。在一些實施例中，導(dǎo)電層118填充由觸媒層116所圍繞出的空間。如圖1c所示，導(dǎo)電層118填充特征開口的余留部分(即，觸媒層116所圍繞出的空間)。

觸媒層116可用以幫助導(dǎo)電層118的形成。在一些實施例中，觸媒層116具有降低導(dǎo)電層118的形成溫度(formationtemperature)的能力(可以降低導(dǎo)電層118的形成溫度)。在一些實施例中，受到觸媒層116的輔助，導(dǎo)電層118的形成溫度可減到低于約400℃。在一些實施例中，導(dǎo)電層118的形成溫度介于約25℃至約400℃之間。在一些實施例中，觸媒層116物理接觸(直接接觸)導(dǎo)電層118。

在一些實施例中，觸媒層116具有導(dǎo)電性。在一些實施例中，觸媒層116由不同于導(dǎo)電層118的材料所制成。在一些實施例中，觸媒層116包括銅(cu)、鎳(ni)、鉑(pt)、鈷(co)、釕(ru)、其他適合的材料、或前述的組合。在一些其他實施例中，觸媒層116由銅(cu)、鎳(ni)、鉑(pt)、鈷(co)、釕(ru)、其他適合的材料、或前述的組合所制成。在一些實施例中，觸媒層116借著使用物理氣相沉積制程、化學(xué)氣相沉積制程、電鍍制程、無電鍍制程、原子層沉積制程、其他適用的制程、或前述的組合而沉積。

在一些實施例中，導(dǎo)電層118的導(dǎo)電率(conductivity)大于觸媒層116的導(dǎo)電率。在一些實施例中，導(dǎo)電層118的導(dǎo)電率大于銅的導(dǎo)電率。在一些實施例中，相較于銅，導(dǎo)電層118具有更好的電致遷移阻抗性(electromigrationresistance)。在一些情形中，銅的電阻在小尺寸情形下會增加。使用具有更高導(dǎo)電率的導(dǎo)電層118可有助于確保內(nèi)連線結(jié)構(gòu)的品質(zhì)。

在一些實施例中，導(dǎo)電層118包括二維材料(two-dimensional(2d)material)。二維材料可包括多個二維材料層的堆疊。每一二維材料層的原子可透過原子之間的層內(nèi)共價鍵及/或?qū)觾?nèi)離子鍵(intra-layercovalentand/orionbondsbetweenatoms)而連結(jié)在一起。大抵較低的力量(例如，范德華力(vanderwaalsforces))可使相鄰接的二維材料層堆疊在一起。在一些實施例中，導(dǎo)電層118包括數(shù)層原子層(multipleatomiclayers)，它們透過原子層之間的范德華力而連接在一起。

圖3顯示根據(jù)一些實施例的一部分導(dǎo)電層118的剖面圖。在一些實施例中，導(dǎo)電層118包括多個子層(sub-layers)209。在一些實施例中，每一子層209為一原子層。在一些實施例中，這些原子層透過原子層之間的范德華力而連結(jié)在一起。

在一些實施例中，導(dǎo)電層118包括石墨烯(graphene)、摻雜石墨烯(dopedgraphene)、氧化石墨烯(grapheneoxide)、含石墨烯化合物(graphene-containingcompound)、過渡金屬硫族化合物(transition-metalchalcogenide)、氮化硼(boronnitride)、其他適合的材料、或前述的組合。在一些其他實施例中，導(dǎo)電層118由石墨烯、摻雜石墨烯、氧化石墨烯、含石墨烯化合物、過渡金屬硫族化合物、氮化硼、其他適合的材料、或前述的組合所制成。在一些實施例中，導(dǎo)電層118借著使用化學(xué)氣相沉積制程、原子層沉積制程、電鍍制程、無電鍍制程、物理氣相沉積制程、其他適用的制程、或前述的組合而沉積。

在一些實施例中，由于有觸媒層116，導(dǎo)電層118的形成溫度顯著地被降低。在一些實施例中，導(dǎo)電層118由含碳導(dǎo)電材料(例如，石墨烯)所制成，并借著使用熱化學(xué)氣相沉積制程(thermalcvdprocess)而成長在觸媒層116之上。在一些實施例中，以含碳?xì)怏w(carbon-containinggas)作為反應(yīng)氣體來成長導(dǎo)電層118。在一些實施例中，使用包含甲烷(methane，ch4)、氬氣(argon，ar)、及氫氣(h2)的混合氣體作為用以成長導(dǎo)電材料的反應(yīng)氣體，其具有比銅更好的填洞能力(gap-fillingability)。因而，形成了導(dǎo)電層118。形成溫度被顯著地縮減至小于約400℃。在一些實施例中，導(dǎo)電層118的形成溫度介于約25℃至約400℃之間。

如圖1d所示，根據(jù)一些實施例，使用平坦化制程以移除導(dǎo)電層118、觸媒層116、及阻障層114的位于溝槽112外的部分。如此，這些材料層的余留部分形成了導(dǎo)電部件(conductivefeatures)122a、122b、及120，如圖1d所示。在一些實施例中，平坦化制程包括化學(xué)機(jī)械研磨制程(chemicalmechanicalpolishing(cmp)process)、研磨制程(grindingprocess)、干式拋光制程(drypolishingprocess)、蝕刻制程、其他適用的制程、或前述的組合。在一些實施例中，介電層108的頂表面、導(dǎo)電層118的頂表面、及觸媒層116的頂表面大抵共平面。

在一些實施例中，導(dǎo)電層118、觸媒層116、及阻障層114的位于通孔110a及110b中的部分形成了導(dǎo)電部件122a及122b。在一些實施例中，導(dǎo)電部件122a及122b用作導(dǎo)電插塞(或通孔導(dǎo)電塞)。在一些實施例中，導(dǎo)電層118、觸媒層116、及阻障層114的位于溝槽112中的部分形成了導(dǎo)電部件120。在一些實施例中，導(dǎo)電部件120用作導(dǎo)電線路。

可對本公開的實施例作出許多的變化及/或調(diào)整。圖2a-2g顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的制程剖面圖。

如圖2a所示，提供類似于圖1a所示的結(jié)構(gòu)。之后，如圖2b所示，根據(jù)一些實施例，于介電層108中形成特征開口。在一些實施例中，特征開口包括通孔110a及110b與溝槽112a及112b。

圖4顯示根據(jù)一些實施例的一部分半導(dǎo)體元件結(jié)構(gòu)的上視圖。在一些實施例中，圖4為顯示于圖2b的結(jié)構(gòu)的上視圖。在一些實施例中，溝槽112b寬于溝槽112a。在一些實施例中，通孔110b寬于通孔110a?？墒褂枚嗟牢⒂凹拔g刻制程來形成通孔110a及110b與溝槽112a及112b。在一些實施例中，溝槽112a及112b形成在通孔110a及110b之前。在一些其他實施例中，溝槽112a及112b形成在通孔110a及110b之后。

如圖2c所示，根據(jù)一些實施例，于特征開口的側(cè)壁及底部上沉積阻障層202。在一些實施例中，阻障層202的材質(zhì)與形成方法相似于或相同于阻障層114。然而，本公開的實施例不限于此。在一些其他實施例中，未形成阻障層202。

之后，如圖2c所示，根據(jù)一些實施例，于通孔110a及110b之中分別形成導(dǎo)電部件204a及204b。導(dǎo)電部件204a及204b可用作導(dǎo)電插塞。在一些實施例中，導(dǎo)電部件204a及204b由銅(copper)、鈷(cobalt)、鎳(nickel)、鋁(aluminum)、鈦(titanium)、鎢(tungsten)、金(gold)、鉑(platinum)、含碳導(dǎo)電材料(carbon-containingconductivematerial)(例如，含石墨烯材料(graphene-containingmaterial)及/或含碳納米管材料(carbonnanotube-containingmaterial)、其他適合的材料、或前述的組合所制成。在一些實施例中，導(dǎo)電部件204a及204b是借著使用無電鍍制程、電鍍制程、化學(xué)氣相沉積制程、其他適用的制程、或前述的組合而形成。在一些實施例中，導(dǎo)電部件204a及204b是借著使用選擇性沉積(selectivedeposition)制程(例如，無電鍍制程或選擇性化學(xué)氣相沉積制程)而形成。

如圖2d所示，根據(jù)一些實施例，于溝槽112a及112b的側(cè)壁及底部上沉積觸媒層206。在一些實施例中，觸媒層206的材質(zhì)與形成方法相似于或相同于觸媒層116。在一些實施例中，由于溝槽112a的寬度較小，觸媒層206的位于溝槽112a中的部分具有多種厚度。在一些實施例中，觸媒層206的位于溝槽112a的側(cè)壁上的部分延著自溝槽112a的底部朝向溝槽112a的頂部的方向逐漸變厚，如圖2d所示。因此，形成了由觸媒層206所圍繞的空間(或空隙)s。

如圖2e所示，根據(jù)一些實施例，于觸媒層206之上沉積導(dǎo)電層208。在一些實施例中，導(dǎo)電層208的材質(zhì)與形成方法相似于或相同于導(dǎo)電層118。在一些實施例中，導(dǎo)電層208的位于溝槽112a中的部分填充了由觸媒層206所圍繞出的空間s。在一些實施例中，導(dǎo)電層208的位于溝槽112b中的部分順應(yīng)性地覆蓋觸媒層206。

在一些實施例中，導(dǎo)電層208由二維材料(例如，石墨烯)所制成，其使用化學(xué)氣相沉積制程或原子層沉積制程而形成。因此，導(dǎo)電層208可具有較佳的填洞能力。所以，導(dǎo)電層208可大抵填充由觸媒層206所圍繞出的空間s而不會(或大抵不會)于導(dǎo)電層208中留下孔洞(void)。顯著地增進(jìn)了導(dǎo)電層208的品質(zhì)與可靠度。

之后，如圖2e所示，根據(jù)一些實施例，于導(dǎo)電層208之上沉積另一導(dǎo)電層210。在一些實施例中，導(dǎo)電層210填充溝槽112b的余留部分。在一些實施例中，導(dǎo)電層210由不同于導(dǎo)電層208的材料所制成。在一些實施例中，導(dǎo)電層210的材質(zhì)相似于或相同于觸媒層206的材質(zhì)。在一些實施例中，導(dǎo)電層210由銅、鎳、鉑、鈷、釕、其他適合的材料、或前述的組合所制成。在一些實施例中，導(dǎo)電層210是使用電鍍制程、化學(xué)氣相沉積制程、物理氣相沉積制程、無電鍍制程、原子層沉積制程、其他適用的制程、或前述的組合而沉積。

可對本公開的實施例作出許多的變化及/或調(diào)整。在一些其他實施例中，未形成導(dǎo)電層210。

如圖2f所示，根據(jù)一些實施例，使用平坦化制程來移除導(dǎo)電層210、導(dǎo)電層208、觸媒層206、及阻障層202的位于溝槽112a及112b以外的部分。因而，形成了導(dǎo)電部件216a及216b。在一些實施例中，介電層108的頂表面與導(dǎo)電部件216a及216b的頂表面大抵共平面，如圖2f所示。

如圖2f所示，導(dǎo)電層208的位于溝槽112a中的部分形成了導(dǎo)電構(gòu)件(conductiveelement)212a。在一些實施例中，觸媒層206連續(xù)性地圍繞及/或覆蓋導(dǎo)電構(gòu)件212a的側(cè)壁及底部，如圖2f所示。在一些實施例中，一部分的導(dǎo)電構(gòu)件212a沿著自導(dǎo)電構(gòu)件212a的頂部朝向?qū)щ姌?gòu)件212a的底部的方向逐漸變寬，如圖2f所示。在一些實施例中，導(dǎo)電構(gòu)件212的導(dǎo)電率大于銅的導(dǎo)電率。在一些實施例中，相較于銅，導(dǎo)電構(gòu)件212a具有較佳的電致遷移阻抗性。因此，增進(jìn)了導(dǎo)電部件216a的品質(zhì)與可靠度。

如圖2f所示，導(dǎo)電層208的位于溝槽112b中的部分形成了導(dǎo)電構(gòu)件212b。在一些實施例中，觸媒層206連續(xù)性地圍繞及/或覆蓋導(dǎo)電構(gòu)件212b的側(cè)壁及底部，如圖2f所示。在一些實施例中，導(dǎo)電構(gòu)件212b的厚度介于約1納米至約15納米之間。導(dǎo)電層210的位于溝槽112b中的部分形成了另一導(dǎo)電構(gòu)件214。在一些實施例中，導(dǎo)電構(gòu)件214由導(dǎo)電構(gòu)件212b所圍繞，如圖2f所示。在一些實施例中，導(dǎo)電構(gòu)件214由不同于導(dǎo)電構(gòu)件212b的材料所制成。在一些實施例中，導(dǎo)電構(gòu)件214的材質(zhì)大抵相同于或相似于觸媒層206的材質(zhì)。由于導(dǎo)電構(gòu)件212b具有良好的導(dǎo)電率及電致遷移阻抗性，增進(jìn)了導(dǎo)電部件216b的品質(zhì)與可靠度。

在一些實施例中，導(dǎo)電部件216a包括導(dǎo)電構(gòu)件212a與觸媒層206和阻障層202的位于溝槽112a中的部分。在一些實施例中，導(dǎo)電部件216b包括導(dǎo)電構(gòu)件212b、導(dǎo)電構(gòu)件214、及觸媒層206和阻障層202的位于溝槽112b中的部分。在一些實施例中，導(dǎo)電部件216a及216b用作導(dǎo)電線路。然而，本公開的實施例不限于此。在一些其他實施例中，導(dǎo)電部件216a及216b是形成在通孔之中而用作導(dǎo)電插塞(或通孔導(dǎo)電塞)。

如圖2g所示，根據(jù)一些實施例，于介電層108及導(dǎo)電部件216a及216b之上沉積蝕刻停止層218。在一些實施例中，蝕刻停止層218的材質(zhì)與形成方法相似于或相同于蝕刻停止層106。在一些其他實施例中，未形成蝕刻停止層218。

之后，如圖2g所示，根據(jù)一些實施例，于蝕刻停止層218之上沉積介電層220。在一些實施例中，介電層220的材質(zhì)與形成方法相似于或相同于介電層108。

在一些實施例中，于介電層220之中形成開口(例如，通孔)222a及222b，如圖2g所示。開口222a及222b穿過蝕刻停止層218而露出導(dǎo)電部件216a及216b。在一些實施例中，使用一或更多的微影制程及蝕刻制程來形成開口222a及222b。

在一些實施例中，開口222a及222b分別延伸進(jìn)入導(dǎo)電構(gòu)件212a及212b。由于對于導(dǎo)電構(gòu)件212a的蝕刻速率較高，相較于延伸進(jìn)入觸媒層206，開口222a可更深地延伸進(jìn)入導(dǎo)電構(gòu)件212a。相似地，由于導(dǎo)電構(gòu)件212b被蝕刻的速率高于觸媒層206或?qū)щ姌?gòu)件214，相較于延伸進(jìn)入觸媒層206或?qū)щ姌?gòu)件214，開口222b可更深地延伸進(jìn)入導(dǎo)電構(gòu)件212b。在一些實施例中，觸媒層206的頂表面與導(dǎo)電構(gòu)件212a或212b的頂表面彼此不共平面，如圖2g所示。在一些實施例中，導(dǎo)電構(gòu)件212b的頂表面與導(dǎo)電構(gòu)件214的頂表面彼此不共平面。

如圖2g所示，根據(jù)一些實施例，于開口222a及222b之中分別形成導(dǎo)電部件224a及224b。在一些實施例中，導(dǎo)電部件224a及224b分別延伸進(jìn)入導(dǎo)電構(gòu)件212a及212b。在一些實施例中，導(dǎo)電部件224a的底部介于導(dǎo)電構(gòu)件212a的頂部與觸媒層206的頂部之間，如圖2g所示。在一些實施例中，導(dǎo)電部件224b的底部介于導(dǎo)電構(gòu)件212b的頂部與觸媒層206的頂部之間，如圖2g所示。在一些實施例中，導(dǎo)電部件224b的底部介于導(dǎo)電構(gòu)件212b的頂部與導(dǎo)電構(gòu)件214的頂部之間(導(dǎo)電構(gòu)件214由導(dǎo)電構(gòu)件212b所圍繞)，如圖2g所示。

在一些實施例中，導(dǎo)電部件224a及224b的材質(zhì)與形成方法相似于或相同于導(dǎo)電部件204a或204b。在一些其他實施例中，導(dǎo)電部件224a及224b的材質(zhì)與形成方法相似于或相同于導(dǎo)電部件216a或216b。本公開的實施例不限于此。在一些其他實施例中，未形成介電層220及導(dǎo)電部件224a及224b。

可對本公開的實施例作出許多的變化及/或調(diào)整。圖5顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的剖面圖。顯示于圖5中的結(jié)構(gòu)相似于圖2g中的結(jié)構(gòu)。在一些實施例中，在形成導(dǎo)電構(gòu)件204a及204b之前，移除阻障層202的底部部分以形成圖案化阻障層202’。阻障層202’具有露出導(dǎo)電部件102a及102b的開口。在一些實施例中，在形成導(dǎo)電部件204a及204b之后，導(dǎo)電部件204a及204b分別物理接觸導(dǎo)電部件102a及102b。

在一些實施例中，導(dǎo)電部件204a及204b借著使用選擇性沉積制程(例如無電鍍制程或選擇性化學(xué)氣相沉積制程)而形成。將導(dǎo)電材料選擇性地僅沉積在金屬表面上而不沉積在介電層108的表面上。

可對本公開的實施例作出許多的變化及/或調(diào)整。圖6a-6b顯示根據(jù)一些實施例的半導(dǎo)體元件結(jié)構(gòu)的制程剖面圖。

如圖6a所示，提供類似于圖2c所示的結(jié)構(gòu)。在一些實施例中，在形成導(dǎo)電部件204a及204b之后，于溝槽112a及112b的側(cè)壁與底部之上沉積阻障層202”。在一些實施例中，導(dǎo)電部件204a及204b借著使用選擇性沉積制程(例如，無電鍍制程或選擇性化學(xué)氣相沉積制程)而形成。將導(dǎo)電材料選擇性地僅沉積在金屬表面上而不沉積在介電層108之上。在一些實施例中，阻障層202”的材質(zhì)與形成方法相似于或相同于阻障層202。之后，根據(jù)一些實施例，進(jìn)行類似于或相同于圖2d-2g所述的制程以形成出如圖6b所示的結(jié)構(gòu)。

本公開的實施例使用觸媒層來輔助形成內(nèi)線結(jié)構(gòu)的導(dǎo)電部件。由于觸媒層的幫助，顯著地增進(jìn)后續(xù)導(dǎo)電部件的形成。例如，大幅地減低了導(dǎo)電部件的成長溫度。導(dǎo)電部件可由二維材料所制成，其相較于銅具有較佳的導(dǎo)電率及/或較佳的電致遷移阻抗性。因此，顯著地增進(jìn)內(nèi)連線結(jié)構(gòu)的品質(zhì)與可靠度。

根據(jù)一些實施例，提供了一種半導(dǎo)體元件結(jié)構(gòu)。半導(dǎo)體元件結(jié)構(gòu)包括半導(dǎo)體基底及位于半導(dǎo)體基底之上的介電層。半導(dǎo)體元件結(jié)構(gòu)還包括位于介電層之中的導(dǎo)電部件。導(dǎo)電部件包括觸媒層及導(dǎo)電構(gòu)件，且觸媒層介于導(dǎo)電構(gòu)件與介電層之間。觸媒層物理接觸導(dǎo)電構(gòu)件，且觸媒層連續(xù)地圍繞導(dǎo)電構(gòu)件的側(cè)壁及底部。觸媒層的材質(zhì)不同于導(dǎo)電構(gòu)件的材質(zhì)，且觸媒層具有降低導(dǎo)電構(gòu)件的一形成溫度的能力。

在一些實施例中，其中該導(dǎo)電構(gòu)件包括石墨烯、摻雜石墨烯、氧化石墨烯、含石墨烯化合物、過渡金屬硫族化合物、氮化硼、或前述的組合。

在一些實施例中，其中該導(dǎo)電構(gòu)件包括一二維材料。

在一些實施例中，其中該導(dǎo)電部件包括一導(dǎo)電線路。

在一些實施例中，其中該導(dǎo)電部件包括一導(dǎo)電插塞。

在一些實施例中，其中該觸媒層包括銅、鎳、鉑、鈷、釕、或前述的組合。

在一些實施例中，其中該導(dǎo)電構(gòu)件的一部分沿著自該導(dǎo)電構(gòu)件的一頂部朝向該導(dǎo)電構(gòu)件的一底部的方向逐漸變寬。

在一些實施例中，其中該導(dǎo)電部件更包括一第二導(dǎo)電構(gòu)件，由該導(dǎo)電構(gòu)件所圍繞，且該第二導(dǎo)電構(gòu)件的材質(zhì)不同于該導(dǎo)電構(gòu)件的材質(zhì)。

在一些實施例中，其中該觸媒層的材質(zhì)與該第二導(dǎo)電構(gòu)件的材質(zhì)大抵相同。

在一些實施例中，更包括一第二導(dǎo)電部件，電性連接至該導(dǎo)電部件，其中該第二導(dǎo)電部件的一底部介于該導(dǎo)電構(gòu)件的一頂部與該觸媒層的一頂部之間。

根據(jù)一些實施例，提供了一種半導(dǎo)體元件結(jié)構(gòu)。半導(dǎo)體元件結(jié)構(gòu)包括半導(dǎo)體基底及位于半導(dǎo)體基底之上的介電層。半導(dǎo)體元件結(jié)構(gòu)還包括位于介電層之中的導(dǎo)電部件。導(dǎo)電部件包括觸媒層及導(dǎo)電構(gòu)件，且觸媒層介于導(dǎo)電構(gòu)件與介電層之間。導(dǎo)電構(gòu)件大抵填充了由觸媒層所圍繞出的空間，且導(dǎo)電構(gòu)件的導(dǎo)電率大于銅。觸媒層具有降低導(dǎo)電構(gòu)件的一形成溫度的能力。

在一些實施例中，其中該導(dǎo)電構(gòu)件包括數(shù)層的原子層，借著該些原子層之間的范德華力而連接在一起。

在一些實施例中，其中該導(dǎo)電構(gòu)件的一部分沿著自該導(dǎo)電構(gòu)件的一頂部朝向該導(dǎo)電構(gòu)件的一底部的方向逐漸變寬。

在一些實施例中，更包括一阻障層，介于該觸媒層與該介電層之間。

在一些實施例中，其中該觸媒層的一頂表面與該導(dǎo)電構(gòu)件的一頂表面彼此不共平面。

根據(jù)一些實施例，提供了一種半導(dǎo)體元件結(jié)構(gòu)的形成方法。方法包括于半導(dǎo)體基底之上形成介電層及于介電層之中形成開口。方法還包括于開口的側(cè)壁及底部上形成觸媒層。方法更包括直接于觸媒層之上形成導(dǎo)電構(gòu)件，且觸媒層可以降低導(dǎo)電構(gòu)件的形成溫度。

在一些實施例中，其中該導(dǎo)電構(gòu)件借著使用一化學(xué)氣相沉積制程而形成，且形成該導(dǎo)電構(gòu)件期間的制程溫度小于約400℃。

在一些實施例中，其中該開口包括與一溝槽相連的一通孔。

在一些實施例中，更包括：透過一無電鍍制程而于該通孔中形成一導(dǎo)電插塞；以及于該溝槽的一側(cè)壁上與該導(dǎo)電插塞之上形成該觸媒層。

在一些實施例中，更包括：在形成該觸媒層之前，于該開口的該側(cè)壁與該底部上形成一阻障層。

前述內(nèi)文概述了許多實施例的特征，以使本技術(shù)領(lǐng)域中具有通常知識者可以從各個方面更佳地了解本公開。本技術(shù)領(lǐng)域中具有通常知識者應(yīng)可理解，且可輕易地以本公開為基礎(chǔ)來設(shè)計或修飾其他制程及結(jié)構(gòu)，并以此達(dá)到相同的目的及/或達(dá)到與在此介紹的實施例等相同的優(yōu)點(diǎn)。本技術(shù)領(lǐng)域中具有通常知識者也應(yīng)了解這些相等的結(jié)構(gòu)并未背離本公開的發(fā)明精神與范圍。在不背離本公開的發(fā)明精神與范圍的前提下，可對本公開進(jìn)行各種改變、置換或修改。

雖然本公開已以多個較佳實施例公開如上，然其并非用以限定本公開，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本公開的精神和范圍內(nèi)，當(dāng)可作任意的更動與潤飾，因此本公開的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。