技術(shù)領(lǐng)域
本發(fā)明基本上涉及半導(dǎo)體器件領(lǐng)域,更具體地,涉及金屬柵極晶體管、集成電路、系統(tǒng)及其制造方法。
背景技術(shù):
半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了迅猛的發(fā)展。IC材料和設(shè)計(jì)中的技術(shù)進(jìn)步產(chǎn)生了數(shù)代IC,每代IC都比前一代IC的電路更小、更復(fù)雜。然而,這些進(jìn)步增加了運(yùn)行IC和制造IC的復(fù)雜性,并且,為了實(shí)現(xiàn)這些進(jìn)步,需要在IC運(yùn)行和IC制造中進(jìn)行同步的發(fā)展。
在IC的發(fā)展過程中,隨著幾何尺寸(即,利用制造工藝能夠創(chuàng)造出的最小元件(或者線))的減小,功能密度(即,單位芯片面積上所互連的器件的數(shù)量)逐漸增加。這種縮小工藝通常有助于提高生產(chǎn)效率,以及降低相關(guān)成本。這種縮小工藝還產(chǎn)生了相對(duì)較高的功率耗散值,這個(gè)問題可以通過使用低功率耗散器件解決,比如使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。
在尺寸改變的趨勢(shì)中,可以使用各種材料作為CMOS器件的柵電極和柵極電介質(zhì)。CMOS器件通常由柵氧化層和多晶硅柵電極形成。期望將柵氧化層和多晶硅柵電極替換為高k柵極電介質(zhì)和金屬柵電極,從而隨著部件尺寸的持續(xù)減小,能夠改進(jìn)器件性能。
隨著技術(shù)發(fā)展使得尺寸繼續(xù)減小,例如,對(duì)于28納米(nm)技術(shù)節(jié)點(diǎn)及以下,金屬柵電極的寬度較窄會(huì)產(chǎn)生柵極電阻較高的問題。這種柵極電阻較高的問題會(huì)影響CMOS器件的電性能。例如,高柵極電阻會(huì)降低運(yùn)行在高頻率的射頻CMOS(RFCMOS)器件的最大振蕩頻率(fmax)、噪聲、和穩(wěn)定性。
技術(shù)實(shí)現(xiàn)要素:
為解決上述問題,本發(fā)明提出了一種方法,包括:在基板上方的第一層間電介質(zhì)(ILD)中形成具有第一寬度的柵極帶;在柵極帶上方形成具有第二寬度的導(dǎo)電帶;在第一ILD和導(dǎo)電帶上方形成第二ILD;以及在第二ILD中和導(dǎo)電帶上方形成導(dǎo)電插塞。
其中,形成導(dǎo)電帶的步驟包括:在柵極帶和第一ILD上方形成導(dǎo)電層;以及圖案化導(dǎo)電層,以形成導(dǎo)電帶。
其中,導(dǎo)電帶的材料包括W、Al、Cu、TiN、TaN、TiW、或上述的組合。
其中,導(dǎo)電帶的厚度介于大約100埃和大約10,000埃之間的范圍內(nèi)。
其中,柵極帶是金屬柵極。
其中,第二寬度與第一寬度的比介于大約1和大約6之間。
該方法進(jìn)一步包括:在柵極帶和導(dǎo)電帶之間形成電傳導(dǎo)結(jié)構(gòu)。
其中,電傳導(dǎo)結(jié)構(gòu)是A1和/或金屬硅化物。
此外,還提出了一種方法,包括:形成具有第一寬度的柵極帶,其中,柵極帶位于基板上方的第一層間電介質(zhì)(ILD)中;在柵極帶上方形成圖案化層,其中,圖案化層具有位于柵極帶上方的溝槽開口;在溝槽開口中形成導(dǎo)電帶,其中,導(dǎo)電帶具有第二寬度;在導(dǎo)電帶上方形成第二ILD;以及在第二ILD中和導(dǎo)電帶上方形成導(dǎo)電插塞。
其中,形成導(dǎo)電帶的步驟包括:將導(dǎo)電材料填充至溝槽開口中和圖案化層上方;以及移除圖案化層上方的導(dǎo)電材料的一部分。
其中,移除導(dǎo)電材料的一部分的步驟是通過化學(xué)機(jī)械拋光(CMP)實(shí)施的。
其中,圖案化層是介電層。
其中,導(dǎo)電帶的材料包含W、Al、Cu、TiN、TaN、TiW、或上述的組合。
其中,第二寬度與第一寬度的比介于大約1和大約6之間的范圍內(nèi)。
其中,導(dǎo)電帶的厚度介于大約100埃和大約10,000埃之間的范圍內(nèi)。
此外,還提出了一種集成電路結(jié)構(gòu),包括:第一層間電介質(zhì)(ILD)層,位于基板上方;柵極帶,位于第一ILD層中,其中,柵極帶具有第一寬度;第二ILD層,位于柵極帶和第一ILD層上方;接觸插塞,位于第二ILD層中;以及導(dǎo)電帶,介于接觸插塞和柵極帶之間,其中,導(dǎo)電帶具有第二寬度。
該結(jié)構(gòu)進(jìn)一步包括:第三ILD,圍繞導(dǎo)電帶并介于第一ILD層和第二ILD層之間。
該結(jié)構(gòu)進(jìn)一步包括:電傳導(dǎo)結(jié)構(gòu),介于柵極帶和導(dǎo)電帶之間。
其中,導(dǎo)電帶是W、Al、Cu、TiN、TaN、TiW、或上述的組合。
其中,第二寬度與第一寬度的比介于大約1和大約6之間的范圍內(nèi)。
其中,導(dǎo)電帶的厚度介于大約100埃和大約10,000埃之間的范圍內(nèi)。
附圖說明
在閱讀相關(guān)附圖時(shí),通過以下詳細(xì)描述可很好地理解本發(fā)明。需強(qiáng)調(diào)的是,根據(jù)工業(yè)領(lǐng)域的標(biāo)準(zhǔn)實(shí)踐,各種部件未按比例繪制且僅用于說明目的。事實(shí)上,為了討論清楚之目的,各部件的尺寸可任意增大或減小。
圖1是根據(jù)本發(fā)明實(shí)施例的一種制造集成電路器件的方法的流程圖;
圖2-圖7A是根據(jù)圖1的方法的在各個(gè)制造階段的集成電路器件的實(shí)施例的橫截面圖以及立體圖;
圖8是根據(jù)本發(fā)明的實(shí)施例的另一種制造集成電路器件的方法的流程圖;
圖9-圖14是根據(jù)圖8的方法,在各個(gè)制造階段的集成電路器件的實(shí)施例的橫截面圖。
具體實(shí)施方式
應(yīng)該理解,以下公開提供了多個(gè)不同的實(shí)施例或示例,以實(shí)現(xiàn)本發(fā)明的不同特征。下文描述組件和配置的具體示例以簡(jiǎn)化本發(fā)明。當(dāng)然,這些僅為示例而已,并不旨在進(jìn)行限定。例如,在以下描述中提供的信息:在第二特征上方或之上形成第一特征,可以包括將第一特征和第二特征形成直接連接的實(shí)施例,還可以包括在第一特征和第二特征之間形成附加特征的實(shí)施例,這樣第一特征和第二特征可以不直接接觸。此外,本發(fā)明可在各個(gè)實(shí)施例中重復(fù)使用參考標(biāo)號(hào)和/或字母。此重復(fù)以簡(jiǎn)單化和清楚為目的,其本身并不決定所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
參考圖2-圖7A,下文中一并描述了,依據(jù)的圖1中的方法100的各個(gè)制造階段的半導(dǎo)體器件200的實(shí)施例的橫截面圖和立體圖。半導(dǎo)體器件200示出了一種集成電路或其一部分,可包括存儲(chǔ)單元和/或邏輯電路。半導(dǎo)體器件200可包括無源組件,比如電阻、電容、電感和/或熔斷器(fuse);以及有源組件,比如P溝道場(chǎng)效應(yīng)晶體管(PFETs)、N溝道場(chǎng)效應(yīng)晶體管(NFETs)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFETs)、互補(bǔ)型金屬氧化物半導(dǎo)體晶體管(CMOSs)、射頻CMOS(RFCMOS)、高電壓晶體管、其他合適的元件,和/或其結(jié)合。應(yīng)該理解,作為方法100的附加實(shí)施例,方法100的之前、之中和/或之后可具有附加的步驟,并且下文中所述的一些步驟是可替代或可刪除的。還應(yīng)進(jìn)一步理解,作為半導(dǎo)體器件200的附加實(shí)施例,半導(dǎo)體器件200中可添加附加特征,并且下文中所述的一些特征是可替代或可刪除的。
參考圖1和圖2,方法100開始于步驟102,其中,提供了基板100。本實(shí)施例中,基板100為包含硅的半導(dǎo)體基板。可選地,基板100包括元素半導(dǎo)體(elementary semiconductor)包括硅和/或鍺晶體;化合物半導(dǎo)體(compound semiconductor)包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦;合金半導(dǎo)體(alloy semiconductor)包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP;或上述的組合物。合金半導(dǎo)體基板可具有梯度(gradient)SiGe部件,其中,Si和Ge的組分在梯度SiGe部件在一個(gè)位置上的比例與另一個(gè)位置上的比例不同。合金SiGe可形成在硅基板的上方。SiGe基板可發(fā)生應(yīng)變。此外,半導(dǎo)體基板可以是絕緣體上半導(dǎo)體(SOI)。在一些示例中,半導(dǎo)體基板可包括摻雜外延層(doped epi layer)。在另外的示例中,硅基板可包括多層化合物半導(dǎo)體結(jié)構(gòu)。
基板100可根據(jù)設(shè)計(jì)要求(例如,p型阱或n型阱)包括各種摻雜區(qū)。摻雜區(qū)可利用諸如硼或BF2的p型摻雜物,諸如磷或砷的n型摻雜物,或其組合物進(jìn)行摻雜。摻雜區(qū)可直接形成在基板100中,P-阱結(jié)構(gòu)中,N-阱結(jié)構(gòu)中,雙阱結(jié)構(gòu)中,或使用凸起結(jié)構(gòu)。半導(dǎo)體器件200可包括NFET器件和/或PFET器件,因而,在每個(gè)NFET器件和/或PFET器件中,基板100可包括為特定器件配置的各種摻雜區(qū)。
繼續(xù)參考圖1,層間電介質(zhì)(ILD)116(通常稱作ILD0),可設(shè)置在基板100的上方。ILD層116可包括介電材料,比如氧化物,氮化物,氮氧化合物,低k介電材料,超低k介電材料,極低k介電材料,另一種介電材料,或其組合物??赏ㄟ^諸如化學(xué)氣相沉積(CVD)工藝,高密度等離子體(HDP)CVD工藝,高縱橫比工藝(HARP),旋轉(zhuǎn)涂布工藝,其他沉積用以,和/或上述的組合工藝,形成ILD層116。在其他實(shí)施例中,附加的介電層(未示出)可形成在ILD 116下方或上方。
在實(shí)施例中,第一柵極帶200a和第二柵極帶200b形成在ILD 116中以及基板100的上方。第一柵極帶200a可按順序包括,柵極電介質(zhì)120和柵電極122。第二柵極帶200b可按順序包括,柵極電介質(zhì)140和柵電極142。通過沉積所形成的第一柵極帶200a和第二柵極帶200b的寬度可分別是W1a和W1b。
在實(shí)施例中,柵極電介質(zhì)120和柵極電介質(zhì)140包括介電材料,比如氧化硅,氮氧化硅,氮化硅,高k介電材料,另一種合適的介電材料,或其組合物。示例性高k介電材料包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO,其他合適的材料,或其組合物。柵極電介質(zhì)120、柵極電介質(zhì)140可以是多層結(jié)構(gòu),例如,包括界面層,以及形成于界面層之上的高k介電材料層。示例性界面層可以是由熱工藝或原子層沉積(ALD)工藝形成的生長(zhǎng)氧化硅層(grown silicon oxide layer)。
柵電極122、柵電極142分別形成于柵極電介質(zhì)120、柵極電介質(zhì)140上方,可各自包括具有合適的工作功能的導(dǎo)電層。因此,也可將柵電極122、柵電極142稱為工作功能層。工作功能層包含任何合適的材料,使得該層可調(diào)整為具有合適的工作功能,從而提高相關(guān)器件的性能。例如,如果針對(duì)PFET器件希望得到p型工作功能金屬(p-金屬),則可使用TiN或TaN。另一方面,如果針對(duì)NEFT器件希望得到n型工作功能金屬(n-金屬),則可使用Ta、TiAl、TiAlN、或TaCN。工作功能層可包含摻雜的導(dǎo)電氧化物材料。
在實(shí)施例中,柵極墊片126、柵極墊片146形成在ILD 116中,并通過合適的工藝,分別覆蓋在第一柵極帶200a和第二柵極帶200b的相對(duì)的側(cè)壁上。柵極墊片126、柵極墊片146可包含介電材料,諸如氧化物、氮化物、氮氧化合物、另一中介電材料,或上述的組合物。在另一實(shí)施例中,通過合適的工藝,可在柵極帶200a、柵極帶200b與柵極墊片126、柵極墊片146之間形成襯層(liner,未示出)。襯層可包括不同于柵極墊片126、柵極墊片146材料的合適的介電材料。
在實(shí)施例中,電傳導(dǎo)結(jié)構(gòu)124和電傳導(dǎo)結(jié)構(gòu)144形成在ILD 116中且分別位于柵電極122、柵電極142上方。電傳導(dǎo)結(jié)構(gòu)124、電傳導(dǎo)結(jié)構(gòu)144每個(gè)都可包含導(dǎo)電材料,例如鋁、銅、鎢、金屬合金,金屬硅化物,其他合適的材料,或上述的組合物。電傳導(dǎo)結(jié)構(gòu)124、電傳導(dǎo)結(jié)構(gòu)144可由沉積或化學(xué)機(jī)械拋光(CMP)形成。
在一些實(shí)施例中,公共源極區(qū)或公共漏極區(qū)111(在下文中稱作源極/漏極)可置于基板100中并介于第一柵極帶200a和第二柵極帶200b之間。源極/漏極區(qū)113和115可分別與第一柵極帶200a和第二柵極帶200b相連接。第一柵極帶200a以及源極/漏極區(qū)111和113形成第一MOS器件,第二柵極帶200b以及源極/漏極區(qū)111和115形成第二MOS器件。
參考圖1和圖3,方法100繼續(xù)至步驟104,在該步驟中,導(dǎo)電層130形成在ILD層116、第一柵極帶200a和第二柵極帶200b、以及電傳導(dǎo)結(jié)構(gòu)124、電傳導(dǎo)結(jié)構(gòu)144的上方。導(dǎo)電層130可以是如鋁、銅、鎢的金屬層;如TiN、TiW、TaN的金屬合金層;其他合適的材料;或上述的組合物。在一些實(shí)施例中,導(dǎo)電層130的厚度介于大約100埃和大約10,000埃之間的范圍內(nèi)。
參考圖1和圖4,方法100繼續(xù)至步驟106,在該步驟中,通過圖案化工藝將導(dǎo)電層130圖案化,以形成導(dǎo)電帶132、導(dǎo)電帶134。導(dǎo)電帶132位于第一柵極帶200a和電傳導(dǎo)結(jié)構(gòu)124的上方。導(dǎo)電帶134位于第二柵極帶200b和電傳導(dǎo)結(jié)構(gòu)144的上方。例如,圖案化工藝包括通過諸如旋轉(zhuǎn)涂布的合適的工藝,在導(dǎo)電層130上方形成光刻膠(未示出)層,然后,將光刻膠層曝光并顯影以形成光刻膠特征。接著,光刻膠部件的圖案可轉(zhuǎn)印至下方的導(dǎo)電層130以通過干蝕刻工藝形成導(dǎo)電帶132、導(dǎo)電帶134。在一些實(shí)施例中,導(dǎo)電帶132、導(dǎo)電帶134可分別具有寬度W3a、W3b。在一個(gè)實(shí)施例中,寬度W3a、W3b分別大于寬度W1a、W1b。在其他實(shí)施例中,寬度W3a與寬度W1a的比和/或?qū)挾萕3b與寬度W1b的比的范圍介于大約1和6之間。
可選擇地,當(dāng)導(dǎo)電層130使用與電傳導(dǎo)結(jié)構(gòu)124、144相同的材料時(shí),可以刪除形成導(dǎo)電層130的步驟104。例如,相關(guān)工藝流程可包括:在ILD116之中和上方,以及在第一柵極帶200a和第二柵極帶200b上方沉積A1層;移除ILD 116上方的A1層的部分以形成平坦化的表面;將平坦化的A1層圖案化,以形成電傳導(dǎo)結(jié)構(gòu)124、電傳導(dǎo)結(jié)構(gòu)144以及導(dǎo)電帶132、導(dǎo)電帶134。圖4中所示結(jié)構(gòu)的立體圖在圖4A中示出。
參考圖1和圖5,方法100繼續(xù)至步驟108,在該步驟中,通常稱作ILD1的附加ILD 150形成在導(dǎo)電帶132、導(dǎo)電帶134以及ILD 116的上方。附加ILD層150可包含介電材料,比如氧化物、氮化物、氮氧化物、低k介電材料、超低k介電材料、極低k介電材料、另一種介電材料、或上述的組合物。可通過諸如CVD工藝、HDP CVD工藝、HARP、旋轉(zhuǎn)涂布工藝、另一種沉積工藝、和/或上述的任意組合工藝,形成附加ILD層150。在實(shí)施例中,附加ILD層150可包含與ILD116所使用的材料相同的材料。
參考圖1和圖6,方法100繼續(xù)至步驟110、步驟112,在該步驟中,通過通常所使用的蝕刻工藝在附加ILD 150和/或ILD 116中形成接觸開口(未示出)。在實(shí)施例中,在導(dǎo)電帶132、導(dǎo)電帶134以及公共源極/漏極區(qū)111的上方形成至少三個(gè)接觸開口。隨后,可將導(dǎo)電層(未示出)填充至接觸開口之中以及附加ILD 150上方。然后,可提供CMP工藝將附加ILD150上方的導(dǎo)電層部分完全移除,以在附加ILD 150和/或ILD 116中形成接觸插塞160。
參考圖1和圖7,方法100繼續(xù)至步驟114,該步驟中,通常稱作M1的金屬線170形成在接觸插塞160的上方。圖7中所示結(jié)構(gòu)的立體圖在圖7A中示出。
參考圖9-圖14,下文中一并描述了在圖8所示的方法300的各個(gè)制造階段期間的半導(dǎo)體器件400的實(shí)施例的多個(gè)示意性橫截面圖。半導(dǎo)體器件400示出集成電路或其一部分,可包括存儲(chǔ)單元和/或邏輯電路。半導(dǎo)體器件400可包括無源組件,如電阻、電容、電感和/或熔斷器;以及有源組件,如P溝道場(chǎng)效應(yīng)晶體管(PFETs)、N溝道場(chǎng)效應(yīng)晶體管(NFETs)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFETs)、互補(bǔ)型金屬氧化物半導(dǎo)體晶體管(CMOSs)、射頻CMOS(RFCMOS)、高電壓晶體管、其他合適的元件、和/或上述的組合物。應(yīng)該理解,作為方法300的附加實(shí)施例,在方法300的之前、之中和/或之后可具有附加的步驟,并且下文中所述的一些步驟是可替代或可刪除的??梢赃M(jìn)一步理解,作為半導(dǎo)體器件400的附加實(shí)施例,半導(dǎo)體器件400中可添加附加部件,并且下文中所述的一些部件是可替代或可刪除的。
參考圖8和圖9,方法300開始于步驟302,其中,半導(dǎo)體器件400的結(jié)構(gòu)具有與圖1中的相同的元件,這些元件在半導(dǎo)體器件400的參考標(biāo)號(hào)比圖2中的參考標(biāo)號(hào)增加了100。在實(shí)施例中,ILD層216置于基板200上方。在實(shí)施例中,在柵極電介質(zhì)220上方具有柵電極222的第一柵極帶300a,以及在柵極電介質(zhì)240上方具有柵電極242的第二柵極帶300b,置于ILD 216中。第一柵極帶300a和第二柵極帶300b分別具有寬度W2a、寬度W2b。在實(shí)施例中,公共源極/漏極211位于基板200中并介于第一柵極帶200a和第二柵極帶200b之間。源極/漏極區(qū)213和源極/漏極區(qū)215可分別與第一柵極帶200a和第二柵極帶200b連接。在實(shí)施例中,柵極墊片226、柵極墊片246置于ILD 216中,并分別覆蓋于第一柵極帶300a和第二柵極帶300b的相對(duì)的側(cè)壁上。在實(shí)施例中,電傳導(dǎo)結(jié)構(gòu)224、電傳導(dǎo)結(jié)構(gòu)244分別置于ILD 216中且位于柵電極222、柵電極242上方。
參考圖8和圖10,方法300繼續(xù)至步驟304,在該步驟中,圖案化層218形成在ILD 216上方。在一個(gè)實(shí)施例中,圖案化層218為介電層。在另一實(shí)施例中,圖案化層218包含與用于ILD 216的材料相同的材料。在實(shí)施例中,圖案化層218在第一柵極帶300a上方具有溝槽開口218a,以及在第二柵極帶300b上方具有溝槽開口218b。溝槽開口218a、溝槽開口218b分別具有寬度W4a、寬度W4b。在實(shí)施例中,圖案化層218的厚度介于大約100埃和大約10,000埃之間的范圍內(nèi)。
參考圖8和圖11,方法300繼續(xù)至步驟306,在該步驟中,導(dǎo)電層230形成在溝槽開口218a、溝槽開口218b之中以及圖案化層218上方。導(dǎo)電層230可以是諸如鋁、銅、鎢的金屬層;諸如TiN、TiW、TaN的金屬合金層;其他合適的材料;或上述的組合物。
參考圖8和圖12,方法300繼續(xù)至步驟308,在該步驟中,將圖案化層218上方的導(dǎo)電層230的部分移除,以形成導(dǎo)電帶232、導(dǎo)電帶234。導(dǎo)電帶232位于電傳導(dǎo)結(jié)構(gòu)224以及第一柵極帶300a的上方,且具有寬度W4a。導(dǎo)電帶234位于電傳導(dǎo)結(jié)構(gòu)244以及第二柵極帶300b的上方,且具有寬度W4b。在實(shí)施例中,移除工藝包括CMP工藝,因此,導(dǎo)電帶232、導(dǎo)電帶234具有與圖案化層218的表面基本共面的平坦化的表面。
參考圖8和13,方法300繼續(xù)至步驟310-314,在這些步驟中,附加ILD 250形成于導(dǎo)電帶232、導(dǎo)電帶234以及圖案化層218的上方。附加ILD層250可包含介電材料,諸如氧化物、氮化物、氮氧化物、低k介電材料、超低k介電材料、極低k介電材料、另一種介電材料、或上述的組合物。在實(shí)施例中,附加ILD層250可包含與用于ILD 216的材料相同的材料。之后,接觸開口(未示出)通過蝕刻工藝形成在附加ILD 250、圖案化層218、和/或ILD 216之中。在實(shí)施例中,在導(dǎo)電帶232、導(dǎo)電帶234以及公共源極/漏極211上方形成至少三個(gè)接觸開口。之后,可將導(dǎo)電層(未示出)填充至接觸開口之中以及附加ILD 250上方,然后,可利用CMP工藝將附加ILD250上方的導(dǎo)電層部分完全移除,以在附加ILD 250、圖案化層218、和/或ILD216中形成接觸插塞260。
參考圖8和圖14,方法300繼續(xù)至步驟316中,在該步驟中,金屬線270形成于接觸插塞260上方。圖14中所示結(jié)構(gòu)的立體圖與圖7A中所示一致。
本發(fā)明的實(shí)施例具有許多優(yōu)化的部件。通過形成具有足夠厚度且平行于柵極帶的導(dǎo)電帶,降低了總體柵極阻抗。因此,提高了CMOS器件的電性能。這樣特別有益于采用后柵極(gate-last)方式形成的RFCMOS器件,這是因?yàn)楦邧艠O阻抗可能會(huì)在器件運(yùn)行于高頻時(shí),引起最高振蕩頻率(fmax)、噪音、以及穩(wěn)定性降級(jí)。
盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢(shì),但應(yīng)該理解,可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下,做各種不同的改變,替換和更改。而且,本申請(qǐng)的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解,通過本發(fā)明,現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造,材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此,所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、
制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外,每條權(quán)利要求構(gòu)成單獨(dú)的實(shí)施例,并且多個(gè)權(quán)利要求和實(shí)施例的組合在本發(fā)明的范圍內(nèi)。