相關(guān)申請的交叉引用

本申請要求于2015年11月30日提交的美國臨時(shí)專利申請第62/261，267號(hào)的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。

本發(fā)明的實(shí)施例涉及半導(dǎo)體集成電路，并且更具體地涉及具有全環(huán)柵結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體工業(yè)在追求更高的器件密度、更高的性能和更低的成本的過程中進(jìn)入納米技術(shù)工藝節(jié)點(diǎn)，來自制造和設(shè)計(jì)問題的挑戰(zhàn)已經(jīng)引起了諸如多柵極鰭式場效應(yīng)晶體管(fet)(包括finfet(finfet)和全環(huán)柵(gaa)fet)的三維設(shè)計(jì)的發(fā)展。在finfet中，柵電極鄰近于溝道區(qū)域的三個(gè)側(cè)面，同時(shí)柵極介電層介于柵電極和溝道層之間。因?yàn)闁艠O結(jié)構(gòu)在三個(gè)側(cè)面上圍繞(包裹)鰭，因此該晶體管實(shí)質(zhì)上具有控制流經(jīng)鰭或溝道區(qū)域的電流的三個(gè)柵極。不幸地，第四側(cè)，該溝道的底部遠(yuǎn)離柵電極因此不在柵極的緊密控制之下。相反地，在gaafet中，溝道區(qū)域的所有側(cè)面均由柵電極圍繞，由于更陡的亞閾值擺幅(ss)和更小的漏極感應(yīng)勢壘降低(dibl)，這使得溝道區(qū)域中的耗盡更為充分并且引起了更小的短溝道效應(yīng)。

隨著晶體管尺寸按比例不斷縮小至亞10至15nm技術(shù)節(jié)點(diǎn)，需要gaafet的進(jìn)一步改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法，包括：在襯底上方形成交替地堆疊在第一方向上的第一半導(dǎo)體層和第二半導(dǎo)體層的堆疊結(jié)構(gòu)；將所述堆疊結(jié)構(gòu)圖案化成鰭結(jié)構(gòu)；在所述鰭結(jié)構(gòu)上方形成犧牲柵極結(jié)構(gòu)，從而使得所述犧牲柵極結(jié)構(gòu)覆蓋所述鰭結(jié)構(gòu)的部分而所述鰭結(jié)構(gòu)的剩余部分保持暴露，所述剩余部分為源極/漏極區(qū)域并且所述鰭結(jié)構(gòu)中由所述犧牲柵極結(jié)構(gòu)覆蓋的所述部分為溝道區(qū)域；去除所述鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的所述第二半導(dǎo)體層，從而使得所述源極/漏極區(qū)域中的所述第一半導(dǎo)體層暴露并且彼此間隔開；使所述溝道區(qū)域中的所述第二半導(dǎo)體層在垂直于所述第一方向的第二方向上向內(nèi)朝著所述犧牲柵極結(jié)構(gòu)凹進(jìn)；在所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層上形成外延源極/漏極結(jié)構(gòu)，從而使得所述外延源極/漏極結(jié)構(gòu)包裹在所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層的每個(gè)的周圍；去除所述犧牲柵極結(jié)構(gòu)以暴露所述鰭結(jié)構(gòu)的所述溝道區(qū)域；在去除所述犧牲柵極結(jié)構(gòu)之后，去除所述鰭結(jié)構(gòu)的暴露的所述溝道區(qū)域中的所述第二半導(dǎo)體層，從而暴露所述溝道區(qū)域中的所述第一半導(dǎo)體層；以及在所述溝道區(qū)域中的暴露的所述第一半導(dǎo)體層周圍形成柵極介電層和柵電極層。

根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體器件的方法，包括：在襯底上方形成交替地堆疊在第一方向上的第一半導(dǎo)體層和第二半導(dǎo)體層的堆疊結(jié)構(gòu)；將所述堆疊結(jié)構(gòu)圖案化成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)；在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)上方形成犧牲柵極結(jié)構(gòu)，從而使得所述犧牲柵極結(jié)構(gòu)覆蓋所述第一鰭結(jié)構(gòu)的部分和所述第二鰭結(jié)構(gòu)的部分，而所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的剩余部分保持暴露，所述剩余部分分別為所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的源極/漏極區(qū)域，并且所述第一鰭結(jié)構(gòu)的由所述犧牲柵極結(jié)構(gòu)覆蓋的所述部分為所述第一鰭結(jié)構(gòu)的溝道區(qū)域以及所述第二鰭結(jié)構(gòu)的由所述犧牲柵極結(jié)構(gòu)覆蓋的所述部分為所述第二鰭結(jié)構(gòu)的溝道區(qū)域；用第一保護(hù)層覆蓋所述第二鰭結(jié)構(gòu)；去除所述第一鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的所述第二半導(dǎo)體層，從而使得所述第一鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的所述第一半導(dǎo)體層暴露并且彼此間隔開；使所述第一鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第二半導(dǎo)體層在垂直于所述第一方向的第二方向上向內(nèi)朝著所述犧牲柵極結(jié)構(gòu)凹進(jìn)；在所述第一鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層上形成第一外延源極/漏極結(jié)構(gòu)，從而使得所述第一外延源極/漏極結(jié)構(gòu)包裹在所述第一鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層的每個(gè)的周圍；去除所述第一鰭結(jié)構(gòu)上方的所述犧牲柵極結(jié)構(gòu)以暴露所述第一鰭結(jié)構(gòu)的所述溝道區(qū)域；在去除所述犧牲柵極結(jié)構(gòu)之后，去除所述第一鰭結(jié)構(gòu)的暴露的所述溝道區(qū)域中的所述第二半導(dǎo)體層，從而暴露所述第一鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第一半導(dǎo)體層；以及在所述第一鰭結(jié)構(gòu)的所述溝道區(qū)域中的暴露的所述第一半導(dǎo)體層周圍形成柵極介電層和柵電極層。

根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括：第一溝道層，設(shè)置在襯底上方；第一源極/漏極區(qū)域，設(shè)置在所述襯底上方；柵極介電層，設(shè)置在所述第一溝道層的每個(gè)上并且包裹所述第一溝道層的每個(gè)；以及柵電極層，設(shè)置在所述柵極介電層上并且包裹所述第一溝道層的每個(gè)，其中：所述第一溝道層的每個(gè)均包括由第一半導(dǎo)體材料制成的半導(dǎo)體線；所述半導(dǎo)體布線延伸至所述第一源極/漏極區(qū)域，以及所述第一源極/漏極中的所述半導(dǎo)體線由第二半導(dǎo)體材料包裹圍繞。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制并且僅用于說明的目的。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1至圖31示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造gaafet器件的示例性順序工藝。

圖32a至圖35b示出了根據(jù)本發(fā)明的其它實(shí)施例的用于制造gaafet器件的示例性工藝。

圖36至圖39b示出了根據(jù)本發(fā)明的其它實(shí)施例的用于制造gaafet器件的示例性工藝。

圖40是根據(jù)本發(fā)明的各個(gè)實(shí)施例的示出s/d結(jié)構(gòu)和溝道蝕刻工藝的組合的表。

具體實(shí)施方式

應(yīng)該理解，以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，元件的尺寸不限于所公開的范圍或值，但可能依賴于工藝條件和/或器件期望的性質(zhì)。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)例。為了簡單和清楚的目的，各個(gè)部件可以以任意比例繪制。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應(yīng)的解釋。此外，術(shù)語“由…制成”可以意味著“包括”或“由…組成”。

圖1至圖31是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造gaafet器件的示例性順序工藝。應(yīng)該明白，可以在圖1至圖31所示的工藝之前、期間和/或之后提供額外的操作，并且對于方法的額外的實(shí)施例，可以替換或消除以下所描述的一些操作。操作/工藝的順序可以互換。

如圖1所示，在襯底10上方形成堆疊的半導(dǎo)體層。堆疊的半導(dǎo)體層包括第一半導(dǎo)體層20和第二半導(dǎo)體層25。

在一個(gè)實(shí)施例中，襯底10包括至少在它的表面部分上的單晶半導(dǎo)體層。襯底10可以包括單晶半導(dǎo)體層，諸如但不限于si、ge、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb和inp。在這個(gè)實(shí)施例中，襯底10由si制成。

襯底10可以包括在它的表面區(qū)域中的一個(gè)或多個(gè)緩沖層(未示出)。該緩沖層可以用于將晶格常數(shù)從襯底的晶格常數(shù)逐漸改變至源極/漏極區(qū)域的晶格常數(shù)。在本發(fā)明中，源極和漏極互換使用并且基本沒有結(jié)構(gòu)的不同。術(shù)語“源極/漏極”(s/d)指的是源極和漏極的一個(gè)。可以由外延生長單晶半導(dǎo)體材料(諸如但不限于si、ge、gesn、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、gan、gap和inp)形成緩沖層。在特定實(shí)施例中，襯底10包括在硅襯底10上外延生長的硅鍺(sige)緩沖層。sige緩沖層的鍺濃度可以從最底緩沖層的30原子百分比的鍺增大至最頂緩沖層的70原子百分比的鍺。

第一半導(dǎo)體層20和第二半導(dǎo)體層25由具有不同晶格常熟的材料制成并且可以包括si、ge、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb和inp的一層或多層。

在一些實(shí)施例中，第一半導(dǎo)體層20和第二半導(dǎo)體層25由si、si化合物、sige、ge或ge化合物制成。在一個(gè)實(shí)施例中，第一半導(dǎo)體層20是si1-xgex(其中，x大于約0.3)或ge(x＝1.0)并且第二半導(dǎo)體層25是si或si1-ygey(其中，y小于約0.4)，并且x＞y。在本發(fā)明中，“m”化合物或“m基化合物”意味著化合物的主體是m。

在另一實(shí)施例中，第二半導(dǎo)體層25是si1-ygey(其中，y大于約0.3)或ge，并且第一半導(dǎo)體層20是si或si1-xgex(其中，x小于約0.4)，并且x＜y。在又一實(shí)施例中，第一半導(dǎo)體層20由si1-xgex制成，其中，x在約0.3至約0.8的范圍內(nèi)，并且第二半導(dǎo)體層25由si1-xgex制成，其中，x在約0.1至約0.4的范圍內(nèi)。在本發(fā)明的一個(gè)實(shí)施例中，第一半導(dǎo)體層20由si1-xgex制成，其中，0.1＜x＜0.9(此后稱為sige)，并且第二半導(dǎo)體層25由si制成。

在圖1中，設(shè)置了第一半導(dǎo)體層20的六個(gè)層和第二半導(dǎo)體層25的六個(gè)層。然而，層數(shù)不限于六個(gè)，并且可以小到1(每層)。在一些實(shí)施例中，形成第一半導(dǎo)體層和第二半導(dǎo)體層的每個(gè)的2至10層。通過調(diào)整堆疊層的數(shù)量，可以調(diào)整gaafet器件的驅(qū)動(dòng)電流。

在襯底10上方外延形成第一半導(dǎo)體層20和第二半導(dǎo)體層25。第一半導(dǎo)體層20的厚度可以等于或大于第二半導(dǎo)體層25的厚度，并且在一些實(shí)施例中，在約5nm至約50nm的范圍內(nèi)，并且在其它實(shí)施例中，在約10nm至約30nm的范圍內(nèi)。在一些實(shí)施例中，第二半導(dǎo)體層25的厚度在約5nm至約30nm的范圍內(nèi)，并且在其它實(shí)施例中，在約10nm至約20nm的范圍內(nèi)。每個(gè)第一半導(dǎo)體層20的厚度可以相同或可以改變。

在一些實(shí)施例中，底部第一半導(dǎo)體層(距離襯底10最近的層)比其余的第一半導(dǎo)體層都厚。在一些實(shí)施例中，底部第一半導(dǎo)體層的厚度在約10nm至約50nm的范圍內(nèi)，并且在其它實(shí)施例中，在約20nm至約40nm的范圍內(nèi)。

下一步，如圖2所示，在堆疊層上方形成掩模層30。在一些實(shí)施例中，掩模層30包括第一掩模層32、第二掩模層34和第三掩模層36。第一掩模層32是由氧化硅制成的墊氧化物層(可以通過熱氧化形成)。第二掩模層34由氮化硅(sin)制成并且第三掩模層36由氧化硅制成，通過包括低壓cvd(lpcvd)和等離子體增強(qiáng)cvd(pecvd)的化學(xué)汽相沉積(cvd)、物理汽相沉積(pvd)、原子層沉積(ald)或其它合適的工藝形成第二掩模層34和第三掩模層36。通過使用包括光刻和蝕刻的圖案化操作將掩模層30圖案化成掩模圖案。

下一步，如圖3所示，通過使用圖案化掩模層來圖案化第一半導(dǎo)體層20和第二半導(dǎo)體層25的堆疊層，從而該堆疊層形成為在y方向上延伸的鰭結(jié)構(gòu)fn和fp。在隨后的制造操作中，鰭結(jié)構(gòu)fn用于形成n-型fet并且鰭結(jié)構(gòu)fp用于形成p-型fet。每個(gè)鰭結(jié)構(gòu)均包括底層15，該底層15是蝕刻的襯底的部分。

在一些實(shí)施例中，鰭結(jié)構(gòu)沿著x方向的寬度w1在約5nm至約40nm的范圍內(nèi)，并且在其它實(shí)施例中，在約6nm至約15nm的范圍內(nèi)。鰭結(jié)構(gòu)沿著z方向的高度h1在約30nm至約200nm的范圍。

在形成鰭結(jié)構(gòu)之后，在襯底上方形成包括一層或多層絕緣材料的隔離絕緣層50，從而使得鰭結(jié)構(gòu)完全地嵌入在隔離絕緣層50內(nèi)。用于隔離絕緣層50的絕緣材料可以包括通過lpcvd(低壓化學(xué)汽相沉積)、等離子體cvd或可流動(dòng)cvd形成的氧化硅、氮化硅、氮氧化硅(sion)、siocn、氟摻雜的硅酸鹽玻璃(fsg)或低k介電材料。在隔離絕緣層50的形成之后，可以實(shí)施退火操作。之后，如圖4所示，實(shí)施諸如化學(xué)機(jī)械拋光(cmp)方法和/或回蝕方法的平坦化操作，從而使得墊氧化物層32的上表面從絕緣材料層處暴露。在一些實(shí)施例中，暴露了鰭結(jié)構(gòu)的上表面。

在一些實(shí)施例中，如圖4所示，在圖3的結(jié)構(gòu)上方形成第一襯墊層42并且在第一襯墊層42上方進(jìn)一步形成第二襯墊層44。第一襯墊層42由氧化硅或氧化硅基材料制成并且第二襯墊層44由sin或氮化硅基材料制成。在一些實(shí)施例中，第二襯墊層44由氧化硅或氧化硅基材料制成并且第一襯墊層42由sin或氮化硅基材料制成。

之后，如圖5所示，使隔離絕緣層50凹進(jìn)以部分地暴露鰭結(jié)構(gòu)的部分。如圖5所示，暴露的鰭結(jié)構(gòu)fp和fn都包括第一半導(dǎo)體層20p和20n以及第二半導(dǎo)體層25p和25n的堆疊結(jié)構(gòu)。

如圖5所示，最底第一半導(dǎo)體層完全地從隔離絕緣層50處暴露。在其它實(shí)施中，最底第一半導(dǎo)體層部分地嵌入在隔離絕緣層50內(nèi)。

在暴露鰭結(jié)構(gòu)fp和fn的上部(堆疊層部分)之后，在暴露的鰭結(jié)構(gòu)上方形成犧牲柵極結(jié)構(gòu)。

通過在鰭結(jié)構(gòu)上方第一毯式沉積犧牲柵極介電層75(例如，見圖12b)來形成犧牲柵極結(jié)構(gòu)。犧牲柵極介電層包括氧化硅、氮化硅或氮氧化硅的一層或多層。在一些實(shí)施例中，犧牲柵極介電層的厚度在約1nm至約5nm的范圍內(nèi)。之后，在犧牲柵極介電層和鰭結(jié)構(gòu)上方毯式沉積犧牲柵電極層70，從而使得鰭結(jié)構(gòu)完全地嵌入在犧牲柵電極層70內(nèi)。犧牲柵電極層包括硅，諸如多晶硅或非晶硅。在一些實(shí)施例中，犧牲柵電極層的厚度在約100nm至約200nm的范圍內(nèi)。在一些實(shí)施例中，犧牲柵電極層經(jīng)受平坦化操作。使用cvd(包括lpcvd和pecvd)、pvd、ald或其它合適的工藝來沉積犧牲柵極介電層和犧牲柵電極層。

隨后，如圖6所示，在犧牲柵電極層70上方形成掩模層71。掩模層71包括墊sin層72和氧化硅掩模層74。

下一步，如圖7所示，對掩模層71實(shí)施圖案化操作并且將犧牲柵電極層圖案化為犧牲柵極結(jié)構(gòu)g1至g5。圖7示出了在暴露的鰭結(jié)構(gòu)上方形成犧牲柵極結(jié)構(gòu)之后的結(jié)構(gòu)。在鰭結(jié)構(gòu)中將變成溝道區(qū)域的部分上方形成犧牲柵極結(jié)構(gòu)。犧牲柵極結(jié)構(gòu)限定了gaafet的溝道區(qū)域。此外，通過圖案化犧牲柵極結(jié)構(gòu)，部分地暴露了第一半導(dǎo)體層和第二半導(dǎo)體層在犧牲柵極結(jié)構(gòu)的相對兩側(cè)的堆疊層以作為源極/漏極(s/d)區(qū)域。在本發(fā)明中，源極和漏極互換使用并且它們的結(jié)構(gòu)基本相同。

在圖7所示的一個(gè)實(shí)施例中，在鰭結(jié)構(gòu)fp和fn上方形成犧牲柵極結(jié)構(gòu)g1，而僅在鰭結(jié)構(gòu)fp上方形成犧牲柵極結(jié)構(gòu)g2和g3并且僅在鰭結(jié)構(gòu)fn上方形成犧牲柵極結(jié)構(gòu)g4和g5。犧牲柵極結(jié)構(gòu)的配置不限于圖7。在一些實(shí)施例中，犧牲柵電極層70的寬度在約5nm至約25nm的范圍內(nèi)。

在形成犧牲柵極結(jié)構(gòu)之后，如圖8所示，通過使用cvd或其它合適的方法共形地形成用于側(cè)壁間隔件的絕緣材料的毯式層77。圖8是對應(yīng)于圖7的線x1-x1(g1和g3、g5之間)的切割圖。毯式層77以共形的方式沉積，從而使得毯式層77在犧牲柵極結(jié)構(gòu)的垂直面(諸如側(cè)壁)、水平面和頂面上形成為具有基本相等的厚度。在一些實(shí)施例中，毯式層77沉積有約2nm至約10nm的范圍內(nèi)的厚度。在一個(gè)實(shí)施例中，毯式層77的絕緣材料是氮化硅基材料，諸如sin、sion、siocn或sicn和它們的組合。

此外，如圖9所示，在犧牲柵極結(jié)構(gòu)的相對側(cè)壁上形成側(cè)壁間隔件76。在形成毯式層77之后，例如，使用反應(yīng)離子蝕刻(rie)對毯式層77實(shí)施各向異性蝕刻。在各向異性蝕刻工藝期間，從水平面去除大多數(shù)絕緣材料，留下垂直面(諸如犧牲柵極結(jié)構(gòu)的側(cè)壁和暴露的鰭結(jié)構(gòu)的側(cè)壁)上的介電間隔件層。掩模層74可以從側(cè)壁間隔件暴露。在一些實(shí)施例中，如圖9所示，隨后實(shí)施各向同性蝕刻以從暴露的鰭結(jié)構(gòu)fn和fp的側(cè)壁處去除絕緣材料。在其它實(shí)施例中，部分地去除位于鰭結(jié)構(gòu)的側(cè)壁上的絕緣材料。在一些實(shí)施例中，各向同性蝕刻是濕蝕刻工藝。在一些實(shí)施例中，在形成側(cè)壁間隔件76之后，g1與g2、g2或g1與g4和g5之間的間隔在約5nm至約25nm的范圍內(nèi)。

隨后，如圖10所示，由保護(hù)層55覆蓋包括鰭結(jié)構(gòu)fn的n-型fet區(qū)域。在一些實(shí)施例中，保護(hù)層55由sin制成。可以通過cvd和圖案化操作形成保護(hù)層55。

如圖11所示，在由保護(hù)層55覆蓋n-型fet區(qū)域之后，去除鰭結(jié)構(gòu)fp的s/d區(qū)域中的第一半導(dǎo)體層20p。

可以使用相對于第二半導(dǎo)體層25p能選擇性地蝕刻第一半導(dǎo)體層20p的蝕刻劑來去除或蝕刻第一半導(dǎo)體層20p。

當(dāng)?shù)谝话雽?dǎo)體層20p是ge或sige并且第二半導(dǎo)體層25p是si時(shí)，可以使用濕蝕刻劑(諸如但不限于氫氧化銨(nh4oh)、四甲基氫氧化銨(tmah)、乙二胺鄰苯二酚(edp)、氫氧化鉀(koh)溶液、鹽酸(hcl)溶液或熱氨溶液)來選擇性地去除第一半導(dǎo)體層20p。也可以使用等離子體干蝕刻或化學(xué)汽相蝕刻。

當(dāng)?shù)谝话雽?dǎo)體層20p是si并且第二半導(dǎo)體層25p是ge或sige時(shí)，可以使用濕蝕刻劑(諸如但不限于氫氧化銨(nh4oh)、四甲基氫氧化銨(tmah)、乙二胺鄰苯二酚(edp)、氫氧化鉀(koh)溶液、鹽酸(hcl)溶液或熱氨溶液)來選擇性地去除第一半導(dǎo)體層20p。也可以使用等離子體干蝕刻或化學(xué)汽相蝕刻。

圖12a至圖15b示出了本發(fā)明的一個(gè)實(shí)施例中的蝕刻第一半導(dǎo)體層20p的工藝。圖12a、圖13a、圖14a和圖15a示出了沿著x方向的s/d區(qū)域的截面圖，并且圖12b、圖13b、圖14b和圖15b示出了沿著y方向的鰭結(jié)構(gòu)的截面圖。

圖12a、圖13a、圖14a和圖15a也示出了隔離絕緣層50以及第一襯墊層42和第二襯墊層44。圖12b、圖13b、圖14b和圖15b也示出了犧牲柵極介電層75、犧牲柵電極層70和側(cè)壁間隔件76。

圖12a和圖12b示出了暴露鰭結(jié)構(gòu)fp的s/d區(qū)域之后的結(jié)構(gòu)。圖13a和圖13b示出了去除鰭結(jié)構(gòu)fp的s/d區(qū)域處的第一半導(dǎo)體層20p之后的結(jié)構(gòu)。在圖13a和圖13b的階段中，第一半導(dǎo)體層20p的端部位于包括側(cè)壁間隔件76的側(cè)面的平面處。

在一些實(shí)施例中，如圖14a和圖14b所示，進(jìn)一步水平蝕刻位于犧牲柵極結(jié)構(gòu)下方的第一半導(dǎo)體層20p。在圖14a和圖14b的階段中，第一半導(dǎo)體鰭20p的端部位于側(cè)壁間隔件76之下。蝕刻的量w2多于約0nm并且少于側(cè)壁間隔件76的厚度。在一些實(shí)施例中，w2在約1nm至約5nm的范圍內(nèi)，并且在其它實(shí)施例中，在約2nm至約4nm的范圍內(nèi)。

此外，如圖15a和圖15b所示，在一些實(shí)施例中，當(dāng)去除第一半導(dǎo)體層20p時(shí)，也蝕刻了第二半導(dǎo)體層25p。在一些實(shí)施例中，剩余的第二半導(dǎo)體層25p的量w2’在約1nm至約10nm的范圍內(nèi)。

圖16a至圖16d示出了形成p-型fet的s/d外延層80p之后的結(jié)構(gòu)。圖16b示出了沿著鰭結(jié)構(gòu)fp的截面圖。圖16c示出了s/d區(qū)域的沿著x方向的截面圖并且圖16d示出了鰭結(jié)構(gòu)的沿著y方向的截面圖。s/d外延層80p包括sige和ge的一個(gè)或多個(gè)。如圖16c所示，s/d外延層80p包裹在第二半導(dǎo)體層25p周圍。

在形成s/d外延層80p之后，形成s/d外延層80n的同時(shí)保護(hù)層56覆蓋p-型區(qū)域。如圖17所示，去除n-型區(qū)域中的保護(hù)層55而p-型區(qū)域由保護(hù)層56覆蓋。

下一步，如圖18所示，與圖11的操作類似，去除s/d區(qū)域的第一半導(dǎo)體層20n。

圖19a至圖22b示出了本發(fā)明的一個(gè)實(shí)施例中蝕刻第一半導(dǎo)體層20n的工藝。圖19a、圖20a、圖21a和圖22a示出了s/d區(qū)域的沿著x方向的截面圖，并且19b、圖20b、圖21b和圖22b示出了鰭結(jié)構(gòu)的沿著y方向的截面圖。

圖19a、圖20a、圖21a和圖22a也示出了隔離絕緣層50以及第一襯墊層42和第二襯墊層44。圖19b、圖20b、圖21b和圖22b也示出了犧牲柵極介電層75、犧牲柵電極層70和側(cè)壁間隔件76。

圖19a和圖19b示出了暴露鰭結(jié)構(gòu)fn的s/d區(qū)域之后的結(jié)構(gòu)。圖20a和圖20b示出了去除鰭結(jié)構(gòu)fn的s/d區(qū)域處的第一半導(dǎo)體層20n之后的結(jié)構(gòu)。在圖20a和圖20b的階段中，第一半導(dǎo)體層20n的端部位于包括側(cè)壁間隔件76的側(cè)面的平面處。

在一些實(shí)施例中，如圖21a和圖21b所示，進(jìn)一步水平蝕刻位于犧牲柵極結(jié)構(gòu)下方的第一半導(dǎo)體層20n。在圖21a和圖21b的階段中，第一半導(dǎo)體鰭20n的端部位于側(cè)壁間隔件之下。蝕刻的量w3多于約0nm并且少于側(cè)壁間隔件76的厚度。在一些實(shí)施例中，w3在約1nm至約5nm的范圍內(nèi)，并且在其它實(shí)施例中，在約2nm至約4nm的范圍內(nèi)。

此外，如圖22a和圖22b所示，在一些實(shí)施例中，當(dāng)去除第一半導(dǎo)體層20n時(shí)，也蝕刻了第二半導(dǎo)體層25n。在一些實(shí)施例中，剩余的第二半導(dǎo)體層25n的量w3’在約1nm至約10nm的范圍內(nèi)。

圖23a至圖23c示出了形成n-型fet的s/d外延層80n之后的結(jié)構(gòu)。圖23b示出了s/d區(qū)域的沿著x方向的截面圖，并且圖23c示出了鰭結(jié)構(gòu)的沿著y方向的截面圖。s/d外延層80n包括sic、sip和sicp的一個(gè)或多個(gè)。如圖23b所示，s/d外延層80n包裹在第二半導(dǎo)體層25n周圍。

通過使用cvd、ald或分子束外延(mbe)的外延生長方法來形成s/d外延層80p和80n。形成s/d外延層80p和80n的順序可以互換。

在形成s/d外延層80n之后，去除保護(hù)層56。圖24示出了在形成s/d外延層80p和80n以及去除保護(hù)層之后沿著鰭結(jié)構(gòu)fn的截面圖。

如圖25所示，在形成s/d外延層之后，在整個(gè)結(jié)構(gòu)上方形成層間介電層(ild)90并且之后通過cmp操作平坦化層間介電層90的上部，從而暴露犧牲柵電極層70的上表面。

用于ild層90的材料包括包含si、o、c和/或h的化合物(諸如sicoh和sioc)。諸如聚合物的有機(jī)材料可以用于ild層90。此外，在一些實(shí)施例中，在形成ild層90之前，在圖24的結(jié)構(gòu)上方形成氧化硅層92，并且之后在氧化硅層92上方進(jìn)一步形成sin層94。也可以在ild層90上方形成sin層96以保護(hù)ild層90在犧牲柵極介電層的蝕刻期間免受蝕刻的影響。

隨后，如圖26a和圖26b所示，去除犧牲柵電極70和犧牲柵極介電層75，從而暴露隨后變成gaafet的溝道層的鰭結(jié)構(gòu)fp和fn。圖26b是對應(yīng)于圖26a的線x2-x2的切割圖。

在犧牲柵極結(jié)構(gòu)的去除期間，ild層90保護(hù)了s/d結(jié)構(gòu)80p和80n。可以使用等離子體干蝕刻和/或濕蝕刻去除犧牲柵極結(jié)構(gòu)。當(dāng)犧牲柵電極70是多晶硅并且ild層90是氧化硅時(shí)，諸如tmah溶液的濕蝕刻劑可以用于選擇性地去除犧牲柵電極70。之后，使用等離子體干蝕刻和/或濕蝕刻去除犧牲柵極介電層75。

在去除犧牲柵極結(jié)構(gòu)之后，形成溝道層的布線結(jié)構(gòu)。在本發(fā)明的一些實(shí)施例中，分別形成n-溝道層(n-型fet)的布線結(jié)構(gòu)和p-溝道層(p-型fet)的布線結(jié)構(gòu)。

如圖27所示，p-型區(qū)域由保護(hù)層57覆蓋。此外，去除第一半導(dǎo)體層20n，從而形成第二半導(dǎo)體層25n的布線結(jié)構(gòu)。

圖28a至圖29c示出了本發(fā)明的一個(gè)實(shí)施例中蝕刻溝道區(qū)域中的第一半導(dǎo)體層20n的工藝。圖28a至圖28c示出了去除第一半導(dǎo)體層20n之前的結(jié)構(gòu)，并且圖29a至圖29c示出了去除第一半導(dǎo)體層20n之后的結(jié)構(gòu)。圖28a和圖29a示出了沿著y方向的截面圖，圖28b和圖29b示出了溝道區(qū)域的沿著x方向的截面圖，并且圖28c和圖29c示出了s/d區(qū)域的沿著x方向的截面圖。

如圖28a至圖28c所示，在n-型fet的位于第一ild層90和側(cè)壁間隔件76下方的s/d區(qū)域處形成s/d外延層80n。如圖29a至圖29c所示，通過使用濕蝕刻操作從溝道區(qū)域去除第一半導(dǎo)體層20n?？梢圆捎门c用于s/d區(qū)域的蝕刻操作類似的蝕刻操作用于溝道區(qū)域的蝕刻操作。

在本發(fā)明的一個(gè)實(shí)施例中，s/d外延層80n由sip、sic或sicp形成，而第一半導(dǎo)體層20n由sige形成。相應(yīng)地，第一半導(dǎo)體層20n的蝕刻停止在s/d外延層80n處。該結(jié)構(gòu)可以防止柵電極接觸s/d外延層。

在其它實(shí)施例中，通過從溝道區(qū)域選擇性地去除第二半導(dǎo)體層25n而由第一半導(dǎo)體層20n形成布線結(jié)構(gòu)。

在形成n-型fet的布線結(jié)構(gòu)(溝道層)之后，去除保護(hù)層57，并且在形成p-型fet的溝道層時(shí)，保護(hù)層覆蓋n-型區(qū)域。

對于p-型fet，如圖30a和圖30b所示，部分地蝕刻第二半導(dǎo)體層25p。圖30a示出了蝕刻第二半導(dǎo)體層25p之前的結(jié)構(gòu)，并且圖30b示出了部分地蝕刻第二半導(dǎo)體層25p之后的結(jié)構(gòu)。如圖30b所示，鄰近的第一半導(dǎo)體層20p沒有完全地分隔開而是通過蝕刻的第二半導(dǎo)體層25p連接。因此，p-型fet的溝道層包括第一半導(dǎo)體層和第二半導(dǎo)體層。在這種情況下，保持了通過剩余的第二半導(dǎo)體層25p施加至第一半導(dǎo)體層20p的應(yīng)力，同時(shí)可以獲得s/d層80p的相對更大的表面面積。

在一些實(shí)施例中，如圖30c所示，蝕刻的第二半導(dǎo)體層25p基本具有矩形截面形狀。在一些實(shí)施例中，蝕刻的第二半導(dǎo)體層25p的厚度w4在約1nm至約15nm的范圍內(nèi)。

如圖31所示，在形成n-型fet和p-型fet的溝道層之后，在每個(gè)溝道層周圍均形成柵極介電層100，并且在柵極介電層100上形成柵電極層110。應(yīng)該注意，在圖30c中示出的結(jié)構(gòu)可以應(yīng)用于圖31中示出的結(jié)構(gòu)中。

在特定實(shí)施例中，柵極介電層100包括介電材料104(諸如氧化硅、氮化硅或高k介電材料)其它合適的介電材料和/或它們的組合的一層或多層。高k介電材料的實(shí)例包括hfo2、hfsio、hfsion、hftao、hftio、hfzro、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(hfo2-al2o3)合金、其它合適的高k介電材料和/或它們的組合。在一些實(shí)施例中，柵極介電層100包括在溝道層和介電材料104之間形成的界面層102。

可以由cvd、ald或任何合適的方法形成柵極介電層100。在一個(gè)實(shí)施例中，使用諸如ald的高度共形沉積工藝來形成柵極介電層100以確保在每個(gè)溝道層周圍形成的柵極介電層均具有均勻的厚度。在一個(gè)實(shí)施例中，柵極介電層100的厚度在約1nm至約6nm的范圍內(nèi)。

在柵極介電層100上形成柵電極層110以圍繞每個(gè)溝道層。柵電極層110包括導(dǎo)電材料(諸如多晶硅、鋁、銅、鈦、鉭、鎢、鈷、鉬、鉭、鎳、硅化鎳、硅化鈷、tin、wn、tial、tialn、tacn、tac、tasin、金屬合金、其它合適的材料和/或它們的組合)的一層或多層。

可以由cvd、ald、電鍍或其它合適的方法形成柵電極層110。柵電極層也沉積在ild層90的上表面上方。之后，例如，通過使用cmp來平坦化形成在ild層90上方的柵極介電層和柵電極層，直至暴露ild層90或sin層96的頂面。

在本發(fā)明的特定實(shí)施例中，一個(gè)或多個(gè)功函調(diào)整層(未示出)介于柵極介電層100和柵電極110之間。功函調(diào)整層由諸如tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi或tialc的單層或這些材料的兩種或多種的多層的導(dǎo)電材料制成。對于n-溝道fet，tan、taalc、tin、tic、co、tial、hfti、tisi和tasi的一種或多種用作功函調(diào)整層，并且對于p-溝道fet，tialc、al、tial、tan、taalc、tin、tic和co的一種或多種用作功函調(diào)整層?？梢酝ㄟ^ald、pvd、cvd、電子束蒸發(fā)或其它合適的工藝來形成功函調(diào)整層。此外，可以使用不同的金屬層分別形成n-溝道fet和p-溝道fet的功函調(diào)整層。

圖32a和圖35b示出了用于形成本發(fā)明的其它實(shí)施例中的s/d區(qū)域的工藝。與圖12a至圖15b類似，圖32a、圖33a、圖34a和圖35a示出了s/d區(qū)域的沿著x方向的截面圖，并且圖32b、圖33b、圖34b和圖35b示出了鰭結(jié)構(gòu)的沿著y方向的截面圖。圖32a至圖35b示出了n-型fet的s/d區(qū)域并且可以對p-型fet施加基本類似的操作。不同于圖12a至圖15b，從s/d區(qū)域去除第二半導(dǎo)體層。

圖32a和圖32b示出了暴露鰭結(jié)構(gòu)fn的s/d區(qū)域之后的結(jié)構(gòu)。圖33a和圖33b示出了去除鰭結(jié)構(gòu)fn的s/d區(qū)域處的第二半導(dǎo)體層25n之后的結(jié)構(gòu)。此外，在一些實(shí)施例中，如圖34a和圖34b所示，蝕刻剩余的第一半導(dǎo)體層20n，從而減小第一半導(dǎo)體層的直徑。

與圖14a和圖14b類似，如圖33b和34b所示，水平蝕刻位于犧牲柵極結(jié)構(gòu)下方的第二半導(dǎo)體層25n。第二半導(dǎo)體鰭25n的端部位于側(cè)壁間隔件之下。蝕刻的量w3多于約0nm并且少于側(cè)壁間隔件76的厚度。在一些實(shí)施例中，w3在約1nm至約5nm的范圍內(nèi)，并且在其它實(shí)施例中，在約2nm至約4nm的范圍內(nèi)。

隨后，如圖35a和圖35b所示，在第一半導(dǎo)體層20n周圍形成n-型fet的s/d外延層80n。s/d外延層80n包括sic、sip和sicp的一個(gè)或多個(gè)。如圖35a所示，s/d外延層80n包裹在第一半導(dǎo)體層20n周圍。

圖36和圖37示出了用于形成本發(fā)明的一個(gè)實(shí)施例中的溝道層的工藝。

圖36是去除犧牲柵極結(jié)構(gòu)之后的n-型fet的結(jié)構(gòu)，該結(jié)構(gòu)是圖35b之后的結(jié)構(gòu)，并且基本對應(yīng)于圖28a。在這個(gè)實(shí)施例中，如圖37所示，從溝道區(qū)域去除第一半導(dǎo)體層20n。不同于圖29a，由于在s/d區(qū)域中的各第一半導(dǎo)體層之間形成s/d外延層80n，因此s/d外延層80n不能用作蝕刻溝道區(qū)域中的第一半導(dǎo)體層20n的蝕刻停止層。相應(yīng)地，例如，通過蝕刻時(shí)間控制第一半導(dǎo)體層20n的蝕刻。

圖38是去除犧牲柵極結(jié)構(gòu)之后的p-型fet的結(jié)構(gòu)，該結(jié)構(gòu)是圖35b之后的結(jié)構(gòu)，并且基本對應(yīng)于圖28a。與圖30b和圖30c類似，如圖39a和圖39b所示，部分地蝕刻第二半導(dǎo)體層25p。

圖40示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的針對溝道層的s/d蝕刻和柵極蝕刻的可能的組合以及相應(yīng)的圖。

應(yīng)該明白，gaafet進(jìn)一步經(jīng)受cmos工藝以形成諸如接觸件/通孔、互連金屬層、介電層、鈍化層等的各個(gè)部件。

此處描述的各個(gè)實(shí)施例或?qū)嵗峁┝顺浆F(xiàn)有技術(shù)的若干優(yōu)勢。例如，在本發(fā)明中，s/d外延層可以在溝道蝕刻操作中用作蝕刻停止層，從而防止金屬柵電極接觸s/d區(qū)域。因此，gaafet包括堆疊的納米線(si和/或sige)，在堆疊的納米線的制造工藝中，在同一工藝步驟中實(shí)施柵極和源極/漏極處的選擇性蝕刻。在gaafet中，源極/漏極層完全地或部分地外延生長在蝕刻的si或sige堆疊層上，這增大了用于置放接觸件定位的表面面積。此外，由于上述配置，可以生長具有摻雜劑的更多失誤s/d外延層，這減小了s/d外延層與s/d外延層上的接觸插塞之間的接觸電阻。

應(yīng)該明白，不是所有的優(yōu)勢都有必要已經(jīng)在此處討論，沒有特定的優(yōu)勢對所有實(shí)施例或?qū)嵗际切枰?，并且其它?shí)施例或?qū)嵗梢蕴峁┎煌膬?yōu)勢。

根據(jù)本發(fā)明的一個(gè)方面，在制造半導(dǎo)體器件的方法中，在襯底上方形成交替地堆疊在第一方向上的第一半導(dǎo)體層和第二半導(dǎo)體層的堆疊結(jié)構(gòu)。將堆疊結(jié)構(gòu)圖案化成鰭結(jié)構(gòu)。在鰭結(jié)構(gòu)上方形成犧牲柵極結(jié)構(gòu)，從而使得犧牲柵極結(jié)構(gòu)覆蓋鰭結(jié)構(gòu)的部分而鰭結(jié)構(gòu)的剩余部分保持暴露。該剩余部分為源極/漏極區(qū)域并且由犧牲柵極結(jié)構(gòu)覆蓋的鰭結(jié)構(gòu)的部分為溝道區(qū)域。去除鰭結(jié)構(gòu)的源極/漏極區(qū)域中的第二半導(dǎo)體層，從而使得源極/漏極區(qū)域中的第一半導(dǎo)體層暴露并且彼此間隔開。使溝道區(qū)域中的第二半導(dǎo)體層在垂直于第一方向的第二方向上向內(nèi)朝著犧牲柵極結(jié)構(gòu)凹進(jìn)。在源極/漏極區(qū)域中的暴露的第一半導(dǎo)體層上形成外延源極/漏極結(jié)構(gòu)，從而使得外延源極/漏極結(jié)構(gòu)包裹在源極/漏極區(qū)域中的暴露的第一半導(dǎo)體層的每個(gè)周圍。去除犧牲柵極結(jié)構(gòu)以暴露鰭結(jié)構(gòu)的溝道區(qū)域。在去除犧牲柵極結(jié)構(gòu)之后，去除鰭結(jié)構(gòu)的暴露的溝道區(qū)域中的第二半導(dǎo)體層，從而暴露溝道區(qū)域中的第一半導(dǎo)體層。在溝道區(qū)域中的暴露的第一半導(dǎo)體層周圍形成柵極介電層和柵電極層。

在一些實(shí)施例中，該方法還包括：在使所述第二半導(dǎo)體層水平凹進(jìn)之后，部分地蝕刻所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層。

在一些實(shí)施例中，所述第一半導(dǎo)體層由si或si基化合物制成。

在一些實(shí)施例中，所述第二半導(dǎo)體層由sige制成。

在一些實(shí)施例中，所述外延源極/漏極結(jié)構(gòu)包括sip、sicp和sic中的至少一個(gè)。

在一些實(shí)施例中，所述外延源極/漏極結(jié)構(gòu)包括sige或ge。

在一些實(shí)施例中，該方法還包括：在所述犧牲柵極結(jié)構(gòu)的兩個(gè)側(cè)壁上形成側(cè)壁間隔件，其中，在使所述第二半導(dǎo)體層水平凹進(jìn)之后，所述第二半導(dǎo)體層的至少一個(gè)端面位于所述側(cè)壁間隔件的一個(gè)的下方。

在一些實(shí)施例中，在去除所述源極/漏極區(qū)域中的所述第二半導(dǎo)體層中，通過濕蝕刻去除所述第二半導(dǎo)體層。

在一些實(shí)施例中，在去除暴露的所述溝道區(qū)域中的所述第二半導(dǎo)體層中，通過濕蝕刻去除所述第二半導(dǎo)體層。

根據(jù)本發(fā)明的另一方面，在制造半導(dǎo)體器件的方法中，在襯底上方形成交替地堆疊在第一方向上的第一半導(dǎo)體層和第二半導(dǎo)體層的堆疊結(jié)構(gòu)。將堆疊結(jié)構(gòu)圖案化成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)。在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)上方形成犧牲柵極結(jié)構(gòu)，從而使得犧牲柵極結(jié)構(gòu)覆蓋第一鰭結(jié)構(gòu)的部分和第二鰭結(jié)構(gòu)的部分，而第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的剩余部分保持暴露。該剩余部分分別為第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的源極/漏極區(qū)域。由犧牲柵極結(jié)構(gòu)覆蓋的第一鰭結(jié)構(gòu)的部分為第一鰭結(jié)構(gòu)的溝道區(qū)域并且由犧牲柵極結(jié)構(gòu)覆蓋的第二鰭結(jié)構(gòu)的部分為第二鰭結(jié)構(gòu)的溝道區(qū)域。用第一保護(hù)層覆蓋第二鰭結(jié)構(gòu)。去除第一鰭結(jié)構(gòu)的源極/漏極區(qū)域中的第二半導(dǎo)體層，從而使得第一鰭結(jié)構(gòu)的源極/漏極區(qū)域中的第一半導(dǎo)體層暴露并且彼此間隔開。使第一鰭結(jié)構(gòu)的溝道區(qū)域中的第二半導(dǎo)體層在垂直于第一方向的第二方向上向內(nèi)朝著犧牲柵極結(jié)構(gòu)凹進(jìn)。在第一鰭結(jié)構(gòu)的源極/漏極區(qū)域中的暴露的第一半導(dǎo)體層上形成第一外延源極/漏極結(jié)構(gòu)，從而使得第一外延源極/漏極結(jié)構(gòu)包裹在第一鰭結(jié)構(gòu)的源極/漏極區(qū)域中的暴露的第一半導(dǎo)體層的每個(gè)周圍。去除第一鰭結(jié)構(gòu)上方的犧牲柵極結(jié)構(gòu)以暴露第一鰭結(jié)構(gòu)的溝道區(qū)域。在去除犧牲柵極結(jié)構(gòu)之后，去除第一鰭結(jié)構(gòu)的暴露的溝道區(qū)域中的第二半導(dǎo)體層，從而暴露第一鰭結(jié)構(gòu)的溝道區(qū)域中的第一半導(dǎo)體層。在第一鰭結(jié)構(gòu)的溝道區(qū)域中的暴露的第一半導(dǎo)體層周圍形成柵極介電層和柵電極層。

在一些實(shí)施例中，該方法還包括：去除所述第一保護(hù)層；用第二保護(hù)層覆蓋所述第一鰭結(jié)構(gòu)，從所述第二鰭結(jié)構(gòu)去除所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第二半導(dǎo)體層；去除所述第二鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的所述第二半導(dǎo)體層，從而使得所述第二鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的所述第一半導(dǎo)體層暴露并且彼此間隔開；使所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第二半導(dǎo)體層在所述第二方向上向內(nèi)朝著所述犧牲柵極結(jié)構(gòu)凹進(jìn)；在所述第二鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層上形成第二外延源極/漏極結(jié)構(gòu)，從而使得所述第二外延源極/漏極結(jié)構(gòu)包裹在所述第二鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的暴露的所述第一半導(dǎo)體層的每個(gè)的周圍；去除所述第二鰭結(jié)構(gòu)上方的所述犧牲柵極結(jié)構(gòu)以暴露所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域；在去除所述犧牲柵極結(jié)構(gòu)之后，去除所述第二鰭結(jié)構(gòu)的暴露的所述溝道區(qū)域中的所述第二半導(dǎo)體層，從而暴露所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第一半導(dǎo)體層；以及在所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的暴露的所述第一半導(dǎo)體層周圍形成柵極介電層和柵電極層。

在一些實(shí)施例中，該方法還包括：去除所述第一保護(hù)層；用第二保護(hù)層覆蓋所述第一鰭結(jié)構(gòu)，從所述第二鰭結(jié)構(gòu)去除所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第二半導(dǎo)體層；在所述第二鰭結(jié)構(gòu)的所述源極/漏極區(qū)域中的所述第一半導(dǎo)體層和所述第二半導(dǎo)體層上方形成第二外延源極/漏極結(jié)構(gòu)；去除所述第二鰭結(jié)構(gòu)上方的所述犧牲柵極結(jié)構(gòu)以暴露所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域；在去除所述犧牲柵極結(jié)構(gòu)之后，去除所述第二鰭結(jié)構(gòu)的暴露的所述溝道區(qū)域中的所述第二半導(dǎo)體層，從而暴露所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的所述第一半導(dǎo)體層；以及在所述第二鰭結(jié)構(gòu)的所述溝道區(qū)域中的暴露的所述第一半導(dǎo)體層周圍形成柵極介電層和柵電極層。

在一些實(shí)施例中，所述第一半導(dǎo)體層由si或si基化合物制成。

在一些實(shí)施例中，所述第二半導(dǎo)體層由sige制成。

在一些實(shí)施例中，所述第一外延源極/漏極結(jié)構(gòu)包括sige或ge，以及所述第二外延源極/漏極結(jié)構(gòu)包括sip、sicp和sic的至少一個(gè)。

在一些實(shí)施例中，所述第一半導(dǎo)體層由si或si基化合物制成。

在一些實(shí)施例中，所述第二半導(dǎo)體層由sige制成。

在一些實(shí)施例中，所述第一外延源極/漏極結(jié)構(gòu)包括sige，以及所述第二外延源極/漏極結(jié)構(gòu)包括sip、sicp和sic的至少一個(gè)。

根據(jù)本發(fā)明的另一方面，半導(dǎo)體器件包括設(shè)置在襯底上方的第一溝道層、設(shè)置在襯底上方的第一源極/漏極區(qū)域、設(shè)置在每個(gè)第一溝道層上并且包裹每個(gè)第一溝道層的柵極介電層以及設(shè)置在柵極介電層上并且包裹每個(gè)第一溝道層的柵電極層。第一溝道層的每個(gè)均包括由第一半導(dǎo)體材料制成的半導(dǎo)體線。半導(dǎo)體線延伸至第一源極/漏極區(qū)域。第一源極/漏極中的半導(dǎo)體線由第二半導(dǎo)體材料包裹圍繞。

在一些實(shí)施例中，所述第一半導(dǎo)體材料是si并且所述第二半導(dǎo)體材料是sip、sicp和sic中的至少一個(gè)。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)施與本人所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。