本發(fā)明的實施方案涉及電子系統(tǒng)，并且更特別地涉及射頻靜電放電保護(ESD)電路。

背景技術(shù)：

射頻系統(tǒng)會暴露于靜電放電(ESD)事件，或者具有快速變化的電壓和高功率的相對短持續(xù)時間的電信號。

ESD事件會由于IC的相對小面積上的過電壓條件和/或高水平的功率耗散而破壞電子系統(tǒng)內(nèi)的集成電路(IC)。高功率耗散會升高IC溫度，并且會導(dǎo)致若干問題，諸如柵極氧化物穿通、結(jié)損壞、金屬損壞和表面電荷累積。而且，ESD事件可以包括鎖存(換言之，低阻抗路徑的不利形成)，從而破壞IC的功能以及可能導(dǎo)致對IC的永久損壞。因此，需要提供一種具有諸如在IC加電條件和掉電條件下應(yīng)對這種ESD事件的保護的IC。

技術(shù)實現(xiàn)要素：

在一個方面，集成電路包括第一引腳、第二引腳和靜電放電(ESD)保護電路，所述ESD保護電路包括串聯(lián)地電連接在所述第一引腳與第二引腳之間的兩對以上場效應(yīng)晶體管(FET)。兩對以上FET中的每一個均包括：負(fù)ESD保護FET，其包括彼此電連接的源極和柵極以及漏極；以及正ESD保護FET，其包括彼此電連接的源極和柵極以及漏極。負(fù)ESD保護FET的漏極與所述正ESD保護FET的漏極電連接。

在另一方面，提供一種裝置。該裝置包括第一引腳、第二引腳和電連接在第一引腳與第二引腳之間的ESD保護電路。該ESD保護電路包括：第一負(fù)ESD保護FET，其包括源極和與第一引腳電連接的柵極；第一正ESD保護FET，其包括源極和與第一中間節(jié)點電連接的柵極以及與第一負(fù) ESD保護FET的漏極電連接的漏極；第二負(fù)ESD保護FET，其包括源極和與第一中間節(jié)點電連接的柵極；以及第二正ESD保護FET，其包括彼此電連接的源極和柵極以及與所述第二負(fù)ESD保護FET的漏極電連接的漏極。

在另一方面，提供了集成電路的ESD保護方法。該方法包括：接收第一引腳上的射頻信號；以及利用串聯(lián)地電連接在第一引腳與第二引腳之間的兩對以上FET來向第一引腳提供ESD保護。兩對以上FET中的每一對均包括正ESD保護FET和負(fù)ESD保護FET。正ESD保護FET的源極和柵極彼此電連接，負(fù)ESD保護FET的源極和柵極彼此電連接，并且正ESD保護FET的漏極與負(fù)ESD保護FET的漏極電連接。該方法還包括：通過將兩對以上FET的多個p-n結(jié)的第一部分正向偏置以及通過將多個p-n結(jié)的第二部分反向偏置，響應(yīng)于第一引腳的電壓變化，抑制ESD保護電路的總電容的變化。

在另一方面，提供集成電路。該集成電路包括第一引腳、第二引腳、襯底和在襯底上的ESD保護電路。該ESD保護電路包括正向ESD保護電路，其被配置為提供應(yīng)對在第一引腳與第二引腳之間接收到的正極性ESD事件的保護。正向ESD保護電路包括具有與第一引腳電連接的陽極的第一類型的第一二極管。ESD保護電路還包括反向ESD保護電路，其被配置為提供應(yīng)對在第一引腳與第二引腳之間接收到的負(fù)極性ESD事件的保護。反向ESD保護電路包括具有與第一引腳電連接的陰極的第二類型的第一二極管。襯底與第一類型的第一二極管的陽極之間的電容小于襯底與第一類型的第一二極管的陰極之間的電容，并且襯底與第二類型的第一二極管的陰極之間的電容小于襯底與第二類型的第一二極管的陽極之間的電容。

在另一方面，提供ESD保護方法。該方法包括：利用正向ESD保護電路保護集成電路的第一引腳免于正極性ESD事件破壞；利用反向ESD保護電路保護第一引腳免于負(fù)極性ESD事件破壞；以及利用第一類型的第一二極管將第一引腳隔離于正向ESD保護電路到集成電路的襯底的電容，以及利用第二類型的第一二極管將第一引腳隔離于反向ESD保護電路到襯底的電容。第一類型的第一二極管具有與第一引腳電連接的陽極，并且襯底與第一類型的第一二極管的陽極之間的電容小于襯底與第一類型的 第一二極管的陰極之間的電容。另外地，第二類型的第一二極管具有與第一引腳電連接的陰極，并且襯底與第二類型的第一二極管的陰極之間的電容小于襯底與第二類型的第一二極管的陽極之間的電容。

在另一方面，提供一種集成電路。該集成電路包括第一引腳、第二引腳、正向ESD保護電路以及反向ESD保護電路。正向ESD保護電路包括串聯(lián)地電連接在第一引腳與第二引腳之間的一個或多個P+/N-EPI二極管、一個或多個ESD保護器件以及一個或多個P-EPI/N+二極管。一個或多個P+/N-EPI二極管中的第一P+/N-EPI二極管包括與第一引腳電連接的陽極。反向ESD保護電路串聯(lián)地電連接在第二引腳與第一引腳之間的一個或多個P+/N-EPI二極管、一個或多個ESD保護器件以及一個或多個P-EPI/N+二極管。一個或多個P-EPI/N+二極管中的第一P-EPI/N+二極管包括與第一引腳電連接的陰極。

在另一方面，提供一種集成電路。該集成電路包括高頻信號引腳、地引腳、多個ESD保護電路以及被配置為將高頻信號引腳隔離于多個ESD保護電路的電容的至少一部分的一個或多個電感器。多個ESD保護電路包括第一ESD保護電路和第二ESD保護電路，其中多個ESD保護電路被配置為響應(yīng)于ESD事件而激活以在高頻信號引腳與地引腳之間提供電通路。一個或多個電感器包括電連接在第一ESD保護電路與第二ESD保護電路之間的第一電感器。

在另一方面，提供了用于提供高頻信號引腳與地引腳之間的ESD保護的ESD保護網(wǎng)絡(luò)。ESD保護網(wǎng)絡(luò)包括：第一ESD保護電路，其包括與高頻信號引腳電連接的第一端子以及與地引腳電連接的第二端子；第一電感器，其包括與第一ESD保護電路的第一端子電連接的第一端以及第二端；以及第二ESD保護電路，其包括與所述第一電感器的第二端電連接的第一端子以及與所述地引腳電連接的第二端子。第一電感器被配置為將高頻信號引腳隔離于第二ESD保護電路的電容。

在另一方面，提供一種提供ESD保護的方法。該方法包括：接收高頻信號引腳上的信號；利用包括第一ESD保護電路和第二ESD保護電路的多個ESD保護電路來向高頻信號引腳提供ESD保護；以及利用一個或多個電感器將高頻信號引腳隔離于多個ESD保護電路的電容的至少一部分。 隔離高頻信號引腳包括利用一個或多個電感器中的第一電感器將第二ESD保護電路的電容隔離于高頻信號。第一電感器電連接在第一ESD保護電路與第二ESD保護電路之間。

在另一方面，提供一種集成電路。該集成電路可以包括：高頻信號引腳；地引腳；多個靜電放電(ESD)保護電路，其包括第一ESD保護電路和第二ESD保護電路，其中所述多個ESD保護電路被配置為響應(yīng)于ESD事件而激活以提供所述高頻信號引腳與所述地引腳之間的電通路；以及一個或多個電感器，其被配置為將所述高頻信號引腳隔離于所述多個ESD保護電路的電容的至少部分，其中所述一個或多個電感器包括電連接在所述第一ESD保護電路與所述第二ESD保護電路之間的第一電感器。

根據(jù)一個實施例，在上述集成電路中，所述第一ESD保護電路可以包括第一端子和第二端子，其中所述第一端子與所述高頻信號引腳電連接且所述第二端子與所述地引腳電連接。其中所述第二ESD保護電路包括第一端子和第二端子，其中所述第二端子與所述地引腳電連接。其中所述第一電感器電連接在所述第一ESD保護電路的第一端子與所述第二ESD保護電路的第一端子之間。

根據(jù)一個實施例，在上述集成電路中，所述多個ESD保護電路可以進一步包括第三ESD保護電路，所述第三ESD保護電路包括第一端子和第二端子，其中所述第二端子與所述地引腳電連接，并且其中所述一個或多個電感器進一步包括電連接在所述第二ESD保護電路的第一端子與所述第三ESD保護電路的第一端子之間的第二電感器。

根據(jù)一個實施例，在上述集成電路中，所述第三ESD保護電路的電容大于所述第二ESD保護電路的電容，并且其中所述第二ESD保護電路的電容可以大于所述第一ESD保護電路的電容。

根據(jù)一個實施例，在上述集成電路中，所述高頻信號引腳可以被配置為接收至少32GHz的頻率的信號。

根據(jù)一個實施例，在上述集成電路中，所述高頻信號引腳可以被配置為接收具有在6-32GHz范圍內(nèi)的帶寬的窄帶信號。

根據(jù)一個實施例，在上述集成電路中，所述多個ESD保護電路可以在襯底上，其中所述第一ESD保護電路可以包括：正向ESD保護電路，其包括具有與所述高頻信號引腳電連接的陽極的第一類型的第一二極管；以及反向ESD保護電路，其包括具有與所述高頻信號引腳電連接的陰極的第二類型的第一二極管，其中所述襯底與所述第一類型的第一二極管的陽極之間的電容小于所述襯底與所述第一類型的第一二極管的陰極之間的電容，并且其中所述襯底與所述第二類型的第一二極管的陰極之間的電容小于所述襯底與所述第二類型的第一二極管的陽極之間的電容。

根據(jù)一個實施例，在上述集成電路中，所述第一ESD保護電路可以包括：串聯(lián)地電連接在所述高頻信號引腳與所述地引腳之間的一個或多個P+/N-EPI二極管；以及串聯(lián)地電連接在所述地引腳與所述高頻信號引腳之間的一個或多個P-EPI/N+二極管。

根據(jù)一個實施例，在上述集成電路中，所述一個或多個P+/N-EPI二極管可以包括至少兩個P+/N-EPI二極管，并且其中所述一個或多個P-EPI/N+二極管包括至少兩個P-EPI/N+二極管。

在另一方面，提供一種用于提供高頻信號引腳與地引腳之間的ESD保護的靜電放電(ESD)保護網(wǎng)絡(luò)。所述ESD保護網(wǎng)絡(luò)可以包括：第一ESD保護電路，其包括與所述高頻信號引腳電連接的第一端子以及與所述地引腳電連接的第二端子；第一電感器，其包括與所述第一ESD保護電路的第一端子電連接的第一端和第二端；以及第二ESD保護電路，其包括與所述第一電感器的第二端電連接的第一端子以及與所述地引腳電連接的第二端子，其中所述第一電感器被配置為將所述高頻信號引腳隔離于所述第二ESD保護電路的電容。

根據(jù)一個實施例，上述ESD保護網(wǎng)絡(luò)可以進一步包括：第二電感器，其包括與所述第二ESD保護電路的第一端子電連接的第一端以及第二端；以及第三ESD保護電路，其包括與所述第二電感器的第二端電連接的第一端子以及與所述地引腳電連接的第二端子。

根據(jù)一個實施例，在上述ESD保護網(wǎng)絡(luò)中，所述第三ESD保護電路的電容可以大于所述第二ESD保護電路的電容，并且其中所述第二ESD 保護電路的電容大于所述第一ESD保護電路的電容。

根據(jù)一個實施例，在上述ESD保護網(wǎng)絡(luò)中，所述第一ESD保護電路可以包括：串聯(lián)地電連接在所述高頻信號引腳與所述地引腳之間的一個或多個P+/N-EPI二極管；以及串聯(lián)地電連接在所述地引腳與所述高頻信號引腳之間的一個或多個P-EPI/N+二極管。

根據(jù)一個實施例，在上述ESD保護網(wǎng)絡(luò)中，所述一個或多個P+/N-EPI二極管可以包括至少兩個P+/N-EPI二極管，并且其中所述一個或多個P-EPI/N+二極管包括至少兩個P-EPI/N+二極管。

根據(jù)一個實施例，在上述ESD保護網(wǎng)絡(luò)中，所述第二ESD保護電路可以包括：串聯(lián)地電連接在所述第一電感器的第二端與所述地引腳之間的一個或多個P+/N-EPI二極管；以及串聯(lián)地電連接在所述地引腳與所述第一電感器的所述第二端之間的一個或多個P-EPI/N+二極管。

在另一方面，提供一種提供靜電放電(ESD)保護的方法。所述方法可以包括：接收高頻信號引腳上的信號；使用包括第一ESD保護電路和第二ESD保護電路的多個ESD保護電路向所述高頻信號引腳提供ESD保護；以及利用一個或多個電感器將所述高頻信號引腳隔離于所述多個ESD保護電路的電容的至少部分，其中隔離所述高頻信號引腳包括利用所述一個或多個電感器中的第一電感器將所述第二ESD保護電路的電容隔離于所述高頻信號，其中所述第一電感器電連接在所述第一ESD保護電路與所述第二ESD保護電路之間。

根據(jù)一個實施例，在上述方法中，接收所述高頻信號引腳上的信號可以包括接收射頻信號或微波頻率信號中的至少一個。

根據(jù)一個實施例，上述方法可以進一步包括：利用所述第一ESD保護電路的正向保護電路來保護所述高頻信號引腳免于正極性ESD事件破壞；以及利用所述第一ESD保護電路的反向保護電路來保護所述高頻信號引腳免于負(fù)極性ESD事件破壞。

根據(jù)一個實施例，在上述方法中，保護所述高頻信號引腳免于正極性ESD事件破壞可以包括利用一個或多個P+/N-EPI二極管來提供ESD保護， 并且其中保護所述高頻信號引腳免于負(fù)極性ESD事件破壞包括利用一個或多個P-EPI/N+二極管來提供ESD保護。

根據(jù)一個實施例，在上述方法中，所述多個ESD保護電路可以進一步包括第三ESD保護電路，其中所述方法可以進一步包括：利用所述一個或多個電感器中的第二電感器將所述第三ESD保護電路的電容隔離于所述高頻信號，其中所述第二電感器電連接在所述第二ESD保護電路與所述第三ESD保護電路之間。

附圖說明

圖1是根據(jù)一個實施方案的包括靜電放電(ESD)保護電路的射頻集成電路(IC)的電路圖。

圖2是用于射頻系統(tǒng)的ESD保護電路的另一實施方案的電路圖。

圖3A是根據(jù)一個實施方案的NMOS器件的注解剖視圖。

圖3B是ESD保護電路及其寄生電容模型的一個實施方案的電路圖。

圖3C是根據(jù)另一實施方案的NMOS器件的注解剖視圖。

圖4A是ESD保護電路的兩個實施例的電容對電壓的曲線圖。

圖4B是ESD保護電路的兩個實施例的三階互調(diào)(IM3)對頻率的曲線圖。

圖4C是ESD保護電路的兩個實施例的三階截點(IP3)對頻率的曲線圖。

圖5是根據(jù)另一實施方案的包括ESD保護電路的射頻IC的電路圖。

圖6是用于射頻系統(tǒng)的ESD保護電路的另一實施方案的電路圖。

圖7是用于耐高壓射頻系統(tǒng)的ESD保護電路的另一實施方案的電路圖。

圖8A是根據(jù)一個實施方案的P+/N-EPI二極管器件的注解剖視圖。

圖8B是根據(jù)一個實施方案的P-EPI/N+二極管器件的注解剖視圖。

圖9A是根據(jù)另一實施方案的P+/N-EPI二極管器件的注解剖視圖。

圖9B是根據(jù)另一實施方案的P-EPI/N+二極管器件的注解剖視圖。

圖10是ESD二極管的兩個實施例的電容對電壓的曲線圖。

圖11是根據(jù)另一實施方案的硅控整流器(SCR)器件的注解剖視圖。

圖12A是ESD保護電路的一個實施例的用于連接的襯底以及用于浮動襯底的電容對電壓的曲線圖。

圖12B是用于ESD保護電路的一個實施例的電流和電壓對時間的曲線圖。

圖13是根據(jù)一個實施方案的包括分布式ESD保護網(wǎng)絡(luò)的射頻IC的電路圖。

圖14是用于射頻系統(tǒng)的分布式ESD保護網(wǎng)絡(luò)的另一實施方案的電路圖。

圖15A是ESD保護電路的回流損失(S11)對頻率的兩個實施例的曲線圖。

圖15B是ESD保護電路的兩個實施例的電壓對時間的曲線圖。

具體實施方式

實施例的下面的詳細(xì)說明呈現(xiàn)了本發(fā)明的具體實施方案的各描述。然而，本發(fā)明能夠以權(quán)利要求所限定和覆蓋的多種不同方式來具體實施。在本說明中，參考附圖，在附圖中相似的附圖標(biāo)記可以指示相同或功能上相似的元件。

在本文中使用的諸如上方、下方、上面等術(shù)語是指器件如圖中所示定向并且應(yīng)當(dāng)進行相應(yīng)地解釋。還應(yīng)當(dāng)理解，因為半導(dǎo)體器件(諸如晶體管)內(nèi)的區(qū)域由半導(dǎo)體材料的不同部分與不同的雜質(zhì)或不同雜質(zhì)濃度進行摻雜來限定，在完成的器件中實際上不存在不同區(qū)域之間的離散的物理邊界，而是相反區(qū)域可以從一個過渡到另一個。如附圖中所示的一些邊界是這種類型并且僅為輔助閱讀者的目的而圖示為不連貫結(jié)構(gòu)。在下面描述的實施方案中，p型區(qū)域可以包括p型半導(dǎo)體材料，諸如硼，作為摻雜劑。此外，n型區(qū)域可以包括n型半導(dǎo)體材料，諸如磷，作為摻雜劑。本領(lǐng)域技術(shù)人員將理解下面描述的區(qū)域中不同濃度的摻雜劑。

為了幫助確保電子系統(tǒng)是穩(wěn)定的，制造商可以在定義的應(yīng)力條件下測試電子系統(tǒng)，定義的應(yīng)力條件可通過各組織設(shè)定的標(biāo)準(zhǔn)來描述，諸如聯(lián)合 電子器件工程委員會(JEDEC)、國際電子技術(shù)委員會(IEC)和國際標(biāo)準(zhǔn)化組織(ISO)。標(biāo)準(zhǔn)能夠涵蓋各種各樣的靜電放電(ESD)事件。為滿足這些標(biāo)準(zhǔn)，集成電路可以包括ESD保護電路。

在沒有保護方案的情況下，射頻系統(tǒng)會被ESD事件損壞。雖然ESD保護電路能夠連接到射頻系統(tǒng)的射頻信號引腳以提供ESD保護，但是ESD保護電路不期望裝載射頻信號引腳。該裝載會不利地影響多種重要的射頻特性，包括例如射頻系統(tǒng)的S參數(shù)，諸如回流損失(S11)和/或回流增益(S12)。

例如，ESD保護電路具有電容，這為射頻信號引腳裝載了隨頻率而變化的阻抗。不僅ESD保護電路的電容的大小重要，而且電路的電容的變化相對于跨ESD保護電路的電壓也是重要的。例如，具有隨電壓變化的電容的ESD保護電路會使得射頻系統(tǒng)的線性度降級，諸如使得系統(tǒng)的三階互調(diào)(IM3)和/或三階截點(IP3)降級。另外地，回流損失會隨電容而變化，并且因此，ESD保護電路的總電容和ESD保護電路的電容對頻率的變化會影響回流損失。

發(fā)明人已經(jīng)認(rèn)識到，當(dāng)ESD保護電路被布置而使得擴散電容和耗盡電容響應(yīng)于電壓變化而相互抵消時，ESD保護電路展現(xiàn)出高度線性的電容對電壓特性。正向偏置的p-n結(jié)具有與p-n結(jié)的中立區(qū)域中的過量載流子相關(guān)聯(lián)的擴散電容，而反向偏置的p-n結(jié)具有與p-n結(jié)的耗盡區(qū)域中的電荷變化相關(guān)聯(lián)的耗盡電容。由于擴散電容隨電壓增加且耗盡電容隨電壓減小，所以正向偏置結(jié)和反向偏置結(jié)的一系列組合可以具有響應(yīng)于電壓變化而相對恒定的總電容。例如，在給定偏置電壓，偏置電壓的第一部分可以跨正向偏置結(jié)和對應(yīng)的擴散電容，而偏置電壓的第二部分可以跨反向偏置結(jié)和對應(yīng)的耗盡電容。

在本文的一些配置中，射頻集成電路(IC)包括ESD保護電路，所述ESD保護電路包括串聯(lián)地電連接在射頻信號引腳與射頻地引腳之間的多個場效應(yīng)晶體管(FET)。FET包括源極-主體p-n結(jié)和漏極-主體p-n結(jié)。在不存在ESD事件時射頻IC正常工作期間，射頻信號能夠在射頻信號引腳上被接收，并且跨ESD保護電路的電壓會隨時間而變化。

ESD保護電路被配置為使得在射頻信號引腳的正常工作電壓范圍上， FET的p-n結(jié)的第一部分是正向偏置的并且作為擴散電容而工作并且FET的p-n結(jié)的第二部分是反向偏置的并且作為耗盡電容而工作。正向偏置的p-n結(jié)和反向偏置的p-n結(jié)串聯(lián)地電連接在射頻信號引腳與射頻信號引腳之間，跨ESD保護電路的電壓的變化導(dǎo)致跨p-n結(jié)的電壓變化。雖然p-n結(jié)的單個電容隨跨ESD保護電路的電壓而變化，但是正向偏置結(jié)和反向偏置結(jié)的組合的總電容保持相對恒定。因此，即使當(dāng)射頻信號引腳的電壓隨時間變化(例如，在射頻信號周期內(nèi))時，ESD保護電路也展現(xiàn)出總電容的相對小的變化。

例如，即使當(dāng)耗盡電容響應(yīng)于信號引腳電壓的變化而增加時，對應(yīng)的擴散電容也減小而使得ESD保護電路的總電容幾乎相同。因此，ESD保護電路能夠在射頻信號引腳的電壓操作范圍內(nèi)展現(xiàn)出基本上平坦的電容對電壓特性。ESD保護電路的電容的恒定性使得射頻IC展現(xiàn)出優(yōu)良的性能，包括高線性度。

提供用于射頻電路的ESD保護的裝置和方法。在一些配置中，射頻系統(tǒng)包括射頻信號引腳、射頻地引腳和電連接在射頻信號引腳與射頻地引腳之間的ESD保護電路。ESD保護電路包括電連接在射頻信號引腳與射頻地引腳之間的具有相同器件極性的兩對以上的場效應(yīng)晶體管(FET)的串聯(lián)組合。每對PFET包括：負(fù)ESD保護FET，用于提供應(yīng)對負(fù)極性ESD事件的保護，以及正ESD保護FET，用于提供應(yīng)對正極性ESD事件的保護。負(fù)ESD保護FET的源極和柵極彼此連接，并且正ESD保護FET的源極和柵極彼此連接。另外地，負(fù)ESD保護FET的漏極連接至正ESD保護FET的漏極。

圖1是根據(jù)一個實施方案的包括靜電放電(ESD)保護電路的射頻集成電路(IC)10的電路圖。射頻IC 10包括射頻信號引腳RFP、射頻地引腳RFGND、射頻電路1和ESD保護電路2。射頻電路1電連接到射頻信號引腳RFP，并且ESD保護電路2電連接在射頻信號引腳RFP與射頻地引腳RFGND之間。

雖然僅示出了與射頻IC 10的接口相關(guān)聯(lián)的一些電路系統(tǒng)，射頻IC 10典型地包括附加的電路系統(tǒng)。另外地，射頻IC 10可以包括附加的引腳和其他結(jié)構(gòu)。這些細(xì)節(jié)為清晰的目的從圖1中省去。

射頻電路1可以對應(yīng)于各種射頻電路系統(tǒng)。在一個實施方案中，射頻電路1包括射頻開關(guān)，諸如絕緣體上硅(SOI)開關(guān)。在另一實施方案中，射頻電路包括濾波器、放大器(例如，低噪聲放大器)、諧振器、調(diào)諧器、混頻器或衰減器中的至少一個。

射頻信號引腳RFP對應(yīng)于信號引腳，包括例如射頻IC 10焊盤、端口、引線和/或用于與外部電路系統(tǒng)通信的其他結(jié)構(gòu)。射頻地引腳RFGND對應(yīng)于射頻IC 10的射頻地。射頻地引腳RFGND可以通過多種方式來實現(xiàn)，并且能夠?qū)?yīng)于焊盤、端口、引線、裸片葉片、貫通襯底過孔和/或用于對射頻IC 10提供地的其他結(jié)構(gòu)。

ESD保護電路2包括第一對FET 25a，其包括第一負(fù)ESD保護FET 11和第一正ESD保護FET 21。另外，ESD保護電路2進一步包括第二對FET 25b，其包括第二負(fù)ESD保護FET 12和第二正ESD保護FET 22。

在圖示的配置中，第一負(fù)ESD保護FET 11和第二負(fù)ESD保護FET 12均為n型FET，諸如n型金屬氧化物半導(dǎo)體(NMOS)晶體管。另外，第一正ESD保護FET 21和第二正ESD保護FET 22均為n型FET，諸如NMOS晶體管。因此，負(fù)ESD保護FET 11，12和正ESD保護FET 21，22為相同類型的器件極性，在該實施方案中其為n型。

如圖1所示，第一負(fù)ESD保護FET 11的源極和柵極彼此電連接以及與射頻信號引腳RFP電連接。另外，第一負(fù)ESD保護FET 11的漏極與第一正ESD保護FET 21的漏極電連接。此外，第一正ESD保護FET 21的源極和柵極在第一中間節(jié)點N₁處與第二負(fù)ESD保護FET 12的源極和漏極電連接。另外，第二負(fù)ESD保護FET 12的漏極與第二正ESD保護FET 22的漏極電連接。此外，第二正ESD保護FET 22的源極和柵極彼此電連接且與射頻地引腳RFGN的電連接。

圖示的ESD保護電路2雙向地操作以保護射頻電路1免于相對于射頻地引腳RFGN的電壓升高射頻信號引腳RFP的電壓的正極性ESD事件以及相對于射頻地引腳RFGN的電壓升高射頻信號引腳RFP的電壓的負(fù)極性ESD事件破壞。

當(dāng)射頻信號引腳RFP的電壓相對于射頻地引腳RFGND的電壓升高時，第一負(fù)ESD保護FET 11和第二負(fù)ESD保護FET 12作為響應(yīng)于相對 小的正向電壓而接通的二極管連接的FET而工作。然而，第一正ESD保護FET 21和第二正ESD保護FET 22提供正向電壓阻斷并且在存在射頻信號引腳RFP的正常輸入電壓范圍內(nèi)的正電壓的情況下保持ESD保護電路2關(guān)斷。然而，當(dāng)射頻信號引腳RFP的電壓在正極性ESD事件期間達到正向觸發(fā)電壓時，第一正ESD保護FET 21和第二正ESD保護FET 22激活以提供從射頻信號引腳RFP到射頻地引腳RFGND的低阻抗路徑從而提供ESD保護。第一正ESD保護FET 21和第二正ESD保護FET 22能夠基于諸如雪崩擊穿的各種觸發(fā)機制響應(yīng)于正極性ESD事件而激活。

當(dāng)射頻信號引腳RFP的電壓相對于射頻地引腳RFGND的電壓下降時，第一正ESD保護FET 21和第二正ESD保護FET 22作為響應(yīng)于相對小的反向電壓而接通的二極管連接的FET而工作。然而，第一負(fù)ESD保護FET 11和第二負(fù)ESD保護FET 12提供反向電壓阻斷且在存在正常輸入電壓范圍內(nèi)的負(fù)電壓的情況下保持ESD保護電路2關(guān)斷。然而，當(dāng)射頻信號引腳RFP的電壓在負(fù)極性ESD事件期間內(nèi)達到反向觸發(fā)電壓時，第一負(fù)ESD保護FET 11和第二負(fù)ESD保護FET 12激活以提供從射頻信號引腳RFP到射頻地引腳RFGN的低阻抗路徑從而提供ESD保護。第一反ESD保護FET 11和第二反ESD保護FET 12能夠基于諸如雪崩擊穿的各種觸發(fā)機制響應(yīng)于負(fù)極性ESD事件而激活。

因此，ESD保護電路2雙向地操作，并且ESD保護電路2的正向保護特性基于第一正ESD保護FET 21和第二正ESD保護FET，并且反向保護特性基于第一負(fù)ESD保護FET 11和第二負(fù)ESD保護FET 12。

雖然ESD保護電路2示出了包括兩對FET 25a，25b的實施方案，但是ESD保護電路2能夠修改成包含附加的FET對來實現(xiàn)期望的保護特性。例如，包括串聯(lián)的附加FET對能夠升高ESD保護電路的正向和反向觸發(fā)電壓，從而提供適合于在射頻信號引腳RFP上的特定信號擺動的保護特性。在一個實施方案中，ESD保護電路包括2對與10對之間的FET，每對均包括負(fù)ESD保護FET和正ESD保護FET。

ESD保護電路2提供相對低的電容以及平坦的電容對電壓特征。例如，圖1所示的FET的結(jié)電容彼此串聯(lián)，這有助于減小總電容。因此，ESD保護電路的電容的量值能夠相對較小。

另外，ESD保護電路2是利用關(guān)于正信號電壓和負(fù)信號電壓對稱的FET的構(gòu)造來實現(xiàn)的，這減少了在ESD保護電路2上的電容對電壓的變化。例如，射頻信號引腳RFP能夠接收在射頻地引腳RFGND的電壓4之上和之下擺動的射頻信號3。在常規(guī)的射頻ESD保護電路中，與射頻信號擺動相關(guān)聯(lián)的電壓變化能夠改變ESD保護電路的電容，這會使得線性度降級。

相反，圖示的ESD保護電路2是利用關(guān)于射頻信號引腳RFP和射頻地引腳RFGN對稱地電連接的FET來實現(xiàn)的。因此，由ESD保護電路2提供的電容負(fù)載可以在對應(yīng)的正電壓電平和負(fù)電壓電平處(例如，+1V處和-1V處)幾乎相等。利用對稱FET配置來配置ESD保護電路2有助于提供平坦電容對電壓特性。

此外，圖示的配置以如下方式來實現(xiàn)：當(dāng)射頻信號引腳RFP的電壓為正時以及當(dāng)射頻信號引腳RFP的電壓為負(fù)時，每對FET 25a，25b均包括耗盡電容和擴散電容的混合。由于擴散電容隨電壓而增加并且耗盡電容隨電壓而減小，所以正向偏置結(jié)和反向偏置結(jié)的串聯(lián)組合可具有響應(yīng)于電壓變化相對恒定的總電容。因此，即使當(dāng)射頻信號3存在且在射頻地引腳RFGN的電壓4之上和之下擺動時，每對FET 25a，25b均包括正向偏置和反向偏置的p-n結(jié)的混合。

因此，在射頻信號引腳RFP的給定電壓處，信號引腳電壓的第一部分可以跨正向偏置結(jié)(擴散電容)，并且偏置電壓的第二部分可以跨反向偏置結(jié)(耗盡電容)。由于擴散電容隨電壓增加且耗盡電容隨電壓減小，所以正向偏置結(jié)和反向偏置結(jié)的串聯(lián)組合能夠具有響應(yīng)于電壓變化相對線性的總電容。

因此，ESD保護電路2能夠在射頻信號引腳RFP的電壓工作范圍內(nèi)展現(xiàn)出基本上平坦的電容對電壓特性。因此，ESD保護電路2提供了ESD保護，同時對IC的射頻性能具有相對小的影響。

圖2是用于射頻系統(tǒng)的ESD保護電路的另一實施方案的電路圖。ESD保護電路30包括三對FET 25a-25c，它們串聯(lián)地電連接在射頻信號引腳RFP與射頻地引腳RFGND之間。

第一對FET 25a包括第一負(fù)ESD保護FET 11和第一正ESD保護FET 21。第一負(fù)ESD保護FET 11包括與射頻信號引腳電連接的源極和柵極， 以及與第一正ESD保護FET 21的漏極電連接的漏極。另外，第一正ESD保護FET 21的源極和柵極與第一中間節(jié)點N₁電連接。第二對FET 25b包括第二負(fù)ESD保護FET 12和第二正ESD保護FET 22。第二負(fù)ESD保護FET 12包括與第一中間節(jié)點N₁電連接的源極和柵極以及與第二正ESD保護FET 22的漏極電連接的漏極。另外，第二正ESD保護FET 22的源極和柵極與第二中間節(jié)點N₂電連接。第三對FET 25c包括第三負(fù)ESD保護FET 13和第三正ESD保護FET 23。第三負(fù)ESD保護FET 13包括與第二中間節(jié)點N₂電連接的源極和柵極，以及與第三正ESD保護FET 23的漏極電連接的漏極。另外，第三正ESD保護FET 23的源極和柵極與射頻地引腳RFGND電連接。

與圖1的包括兩對FET的ESD保護電路2相反，圖2的ESD保護電路30包括三對FET。一個或多個附加對FET可以添加到ESD保護電路30中以實現(xiàn)期望的正向和反向保護特性。

ESD保護電路30的附加細(xì)節(jié)可類似于如上所述的那些。

圖3A是根據(jù)一個實施方案的n型金屬氧化物半導(dǎo)體(NMOS)器件40的注解剖視圖。NMOS器件40包括支撐襯底201、埋置氧化物或絕緣體層202、深溝槽隔離區(qū)域203、淺溝槽隔離區(qū)域205、第一n型有源(N+)區(qū)域31a、第二N+區(qū)域31b、第一p型有源(P+)區(qū)域32a、第二P+區(qū)域32b、p型阱(PW)33、柵極絕緣體208和柵極209。NMOS器件40進一步包括柵極端子(G)、源極端子(S)和漏極端子(D)。

NMOS器件40利用絕緣體上硅(SOI)工藝來實現(xiàn)。支撐襯底201能夠利用諸如高摻雜襯底的半導(dǎo)體襯底來實現(xiàn)。在一些配置中，支撐襯底201在工作期間被控制到參考電壓，諸如地。在其他配置中，支撐襯底201能夠電浮動或者不受外部電壓控制。如圖3A所示，埋置氧化物層202定位在支撐襯底201的上面。埋置氧化物層202能夠?qū)?yīng)于電絕緣體，諸如二氧化硅(SiO₂)。雖然圖示的實施方案使用了埋置氧化物層，但是其他配置是可能的，諸如使用不是氧化物的電絕緣體的配置。

如圖3A所示，PW 33定位在埋置氧化物層202的上面。在一些配置中，PW 33是通過定位在埋置氧化物層202上面的外延層的植入而形成的。另外，深溝槽隔離區(qū)域203和淺溝槽隔離區(qū)域205能夠通過蝕刻外延層以 及用諸如二氧化硅的介電物填充溝槽以及利用諸如化學(xué)-機械整平法的任何適合的方法去除過量的介電物而形成。包括深溝槽隔離區(qū)域203和淺溝槽隔離區(qū)域205能夠有助于通過提供橫向解耦來減小器件的寄生電容。

柵極絕緣體208形成在PW 33的一部分的上面，并且柵極209形成在柵極絕緣體208的上面。柵極絕緣體208和柵極209能夠利用各種材料來制作。如本文所使用的，以及如本領(lǐng)域普通技術(shù)人員將理解的，MOS晶體管可以具有由諸如多晶硅的非金屬材料制成的柵極，并且可以具有不僅僅通過氧化硅而是還通過諸如高k介電物的其他介電物來實現(xiàn)的介電區(qū)域。

N+區(qū)域31a，31b以及P+區(qū)域32a，32b能夠通過植入而形成。P+區(qū)域32a，32b具有比PW 33高的峰值摻雜濃度。在一個實施方案中，P+區(qū)域32a，32b和N+區(qū)域31a，31b具有范圍在大約1x 10²⁰cm^-3至大約8x 10²⁰cm^-3的內(nèi)的峰值摻雜濃度，PW 33具有范圍在大約1.5x 10¹⁶cm^-3至大約7.5x 10¹⁶cm^-3內(nèi)的峰值摻雜濃度，并且載體襯底201具有范圍在大約1.0x 10¹³cm^-3至大約5.0x 10¹⁵cm^-3內(nèi)的峰值摻雜濃度。

在圖示的配置中，第一N+區(qū)域31a定位在PW 33中且在柵極209的第一側(cè)，并且第二N+區(qū)域31b定位在PW 33中且在柵極209的與第一側(cè)相對的第二側(cè)。第一N+區(qū)域31a充當(dāng)晶體管源極，并且第二N+區(qū)域31b充當(dāng)晶體管漏極。第一P+區(qū)域32a和第二P+區(qū)域32b定位在PW 33中，并且能夠用于控制NMOS器件的主體電壓。

參考圖3A，在圖示的剖視圖中已經(jīng)注解了各種電連接。例如，源極端子電連接到第一P+區(qū)域32a和第一N+區(qū)域31a。另外，漏極端子電連接到第二N+區(qū)域31b。此外，在該實施方案中，柵極端子電連接到柵極209，還連接到源極端子。圖示的電連接能夠在后臺處理中利用觸頭和金屬化來實現(xiàn)。

NMOS器件40已經(jīng)被注解而顯示出器件的剖面的一些電容組件，包括第一或源極-主體結(jié)電容器41、第二或漏極-主體結(jié)電容器42和柵極電容器43。

第一結(jié)電容器41對應(yīng)于第一N+區(qū)域31a與PW 33之間的p-n結(jié)的電容，并且第二結(jié)電容器42對應(yīng)于第二N+區(qū)域31b與PW 33之間的p-n結(jié)的電容。第一結(jié)電容器41和第二結(jié)電容器42可以是耗盡電容或擴散電容， 取決于偏置。柵極電容器43對應(yīng)于柵極端子與漏極端子之間的電容。柵極電容器43的電容隨偏置電壓而變化，偏置電壓包括反向柵極偏壓。

NMOS器件40圖示出圖1-2的FET的一個實施方案。然而，圖1-2的FET能夠利用其他晶體管配置來實現(xiàn)。

圖3B是ESD保護電路50及其寄生電容模型51的一個實施方案的電路圖。

圖3B的ESD保護電路50類似于圖1的ESD保護電路2，除了ESD保護電路50包括具體晶體管實現(xiàn)之外。特別地，圖3B的ESD保護電路50包括第一NMOS晶體管40a、第二NMOS晶體管40b、第三NMOS晶體管40c和第四NMOS晶體管40d，它們都利用圖3A的NMOS器件40來實現(xiàn)。

如圖3B所示，第一NMOS晶體管40a的柵極、源極和主體與射頻信號引腳RFP電連接。另外，第一NMOS晶體管40a的漏極與第二NMOS晶體管40b的漏極電連接。此外，第二NMOS晶體管40b的柵極、源極和主體在共同節(jié)點處與第三NMOS晶體管40c的柵極、源極和主體電連接。另外，第三NMOS晶體管40c的漏極與第四NMOS晶體管40d的漏極電連接。此外，第四NMOS晶體管40d的柵極、源極和主體與射頻地引腳RFGND電連接。第一NMOS晶體管40a和第三NMOS晶體管40c充當(dāng)負(fù)ESD保護FET，并且第二NMOS晶體管40b和第四NMOS晶體管40d充當(dāng)正ESD保護FET。

ESD保護電路50的晶體管電容已經(jīng)在寄生電容模型51中進行了建模。特別地，第一NMOS晶體管40a的電容已經(jīng)利用第一源極-主體結(jié)電容器41a(對應(yīng)于圖3A的源極-主體結(jié)電容器41)、第一漏極-主體結(jié)電容器42a(對應(yīng)于圖3A的漏極-主體結(jié)電容器42)以及第一柵極電容器43a(對應(yīng)于圖3A的柵極電容器43)來建模。類似地，第二至第四NMOS晶體管40b-40d的電容已經(jīng)分別利用第四源極-主體結(jié)電容器41b-41d、第二至第四漏極-主體結(jié)電容器42b-42d以及第二至第四柵極電容器43b-43d來建模。

ESD保護電路50和寄生電容模型51已經(jīng)被注解而示出跨第一NMOS晶體管40a的偏置電壓V0、跨第二NMOS晶體管40b的偏置電壓V1、跨 第三NMOS晶體管40c的偏置電壓V2以及跨第四NMOS晶體管40d的偏置電壓V3。根據(jù)射頻信號引腳RFP與射頻地引腳RFGND之間的電壓差，偏置電壓V0-V3的極性和量值會改變。

在一個實施例中，射頻信號引腳RFP與射頻地引腳RFGND之間的電壓差是+3V，并且對應(yīng)的偏置電壓V0,V1,V2和V3分別是+0.1V,+1.4V,+0.1V,和+1.4V。雖然已經(jīng)提供了偏置電壓的一個實施例，其他值是可能的，諸如取決于實現(xiàn)方式和/或處理的值。

根據(jù)偏置電壓V0-V3的電壓值，源極-主體結(jié)電容器41a-41d的電容、漏極-主體結(jié)電容器42a-42d的電容以及柵極電容器43a-43d的電容能夠變化。源極-主體結(jié)電容器41a-41d的電容以及漏極-主體結(jié)電容器42a-42d的電容的變化基于結(jié)是正向偏置還是反向偏置以及基于電壓的量值。另外，柵極電容器43a-43d的電容的變化能夠取決于在晶體管中是否存在反相層以及取決于反向柵極偏置效應(yīng)。例如，當(dāng)特定的NMOS晶體管處于大的反向偏壓時，不存在反相層并且反向柵極偏置效應(yīng)會導(dǎo)致閾值電壓升高并且導(dǎo)致柵極電容相應(yīng)減小。因此，處于大的反向偏壓下的NMOS晶體管可以具有由結(jié)電容器所主導(dǎo)的總電容。相反，處于正向偏置下的NMOS晶體管可以具有由柵極電容器所主導(dǎo)的總電容。

例如，當(dāng)射頻信號引腳RFP與射頻地引腳RFGND之間的電壓差為正且第一NMOS晶體管和第三NMOS晶體管40a，40c接通時，源極-主體結(jié)電容器41a，41c以及漏極-主體結(jié)電容器42a，42c的電容值相比于柵極電容器43a，43c較小。另外，當(dāng)射頻信號引腳RFP與射頻地引腳RFGND之間的電壓差為正且第二NMOS晶體管和第四NMOS晶體管40b，40d關(guān)斷時，源極-主體結(jié)電容器41b，41d的電容值以及漏極-主體結(jié)電容器42b，42d的電容值相比于柵極電容器43b，43d較大。

在一個實施例中，偏置電壓V0,V1,V2,和V3分別是+0.1V,+1.4V,+0.1V,和+1.4V，ESD保護電路50的總電容可通過第一柵極電容器43a、第二漏極-主體結(jié)電容器42b、第二源極-主體結(jié)電容器41b、第三柵極電容器43c、第四漏極-主體結(jié)電容器42d和第四源極-主體結(jié)電容器41d的串聯(lián)組合來近似。

ESD保護電路50具有能夠負(fù)載射頻信號引腳RFP的電容。然而，ESD 保護電路的電容包括彼此串聯(lián)的電容組件，這減小了總電容。另外，ESD保護電路2能夠展現(xiàn)出高度線性的電容對電壓特性，因為ESD保護電路的NMOS晶體管40a-40d布置成使得耗盡電容和擴散電容響應(yīng)于電壓變化而彼此抵消。

例如，當(dāng)射頻信號引腳RFP與射頻地引腳RFGND之間的電壓差為正時，ESD保護電路50的總電容能夠通過第一柵極電容器43a、第二漏極-主體結(jié)電容器42b、第二源極-主體結(jié)電容器41b、第三柵極電容器43c、第四漏極-主體結(jié)電容器42d和第四源極-主體結(jié)電容器41d的串聯(lián)組合來近似。在該偏置下，第二漏極-主體結(jié)電容器42b對應(yīng)于耗盡電容，第二源極-主體結(jié)電容器41b對應(yīng)于擴散電容，第四漏極-主體結(jié)電容器42d對應(yīng)于耗盡電容，并且第四源極-主體結(jié)電容器42d對應(yīng)于擴散電容。

ESD保護電路50包括射頻信號引腳RFP與射頻地引腳RFGND之間的p-n結(jié)的串聯(lián)組合。對于正信號引腳電壓和負(fù)信號引腳電壓，p-n結(jié)的第一半被正向偏置且作為擴散電容而工作，p-n結(jié)的第二半被反向偏置且作為耗盡電容而工作。因此，為正信號引腳電壓和負(fù)信號引腳電壓提供了相等數(shù)量的正向偏置結(jié)和反向偏置結(jié)，這使得響應(yīng)于電壓變化而平衡電容變化。由于擴散電容隨電壓而增大且耗盡電容隨電壓而減小，所以ESD保護電路50在射頻地引腳RFGND的電壓之上和之下擺動的射頻信號存在的情況下展現(xiàn)出高的線性度。

此外，ESD保護電路50的線性度能夠通過存在與耗盡電容和擴散電容串聯(lián)的相對恒定的柵極氧化物電容而進一步增強。

圖3C是根據(jù)另一實施方案的NMOS器件45的注解剖視圖。NMOS器件45類似于圖3A的NMOS器件40，除了NMOS器件45進一步包括源極-側(cè)部硅化物區(qū)域46a、漏極-側(cè)部硅化物區(qū)域46b、源極-側(cè)部鎮(zhèn)流晶體管47a和漏極-側(cè)部鎮(zhèn)流晶體管47b。

源極-側(cè)部鎮(zhèn)流晶體管47a是通過在N+區(qū)域31a的位于源極-側(cè)部硅化物區(qū)域46a與柵極209之間的部分上阻斷硅化物來提供的。類似地，漏極-側(cè)部鎮(zhèn)流晶體管47b是通過在N+區(qū)域31b的位于漏極-側(cè)部硅化物區(qū)域46b一柵極209之間的部分上阻斷硅化物來提供的。在一個實施方案中，源極-側(cè)部硅化物阻斷窗和/或漏極-側(cè)部硅化物阻斷窗具有范圍在大約0.2μm至 大約2.0μm內(nèi)例如1.5μm的寬度。

包括鎮(zhèn)流晶體管47a，47b提供較高的暫態(tài)電流處置能力。NMOS器件45的附加細(xì)節(jié)可類似于之前描述的。

圖4A是用于ESD保護電路的兩個實施例的電容對電壓的曲線圖70。曲線圖70對應(yīng)于在25℃下電容對DC電壓的模擬。

曲線圖70包括ESD保護電路的電容對電壓的第一繪圖71，ESD保護電路包括各自利用一對二極管連接的NFET實現(xiàn)的單獨的正向保護子電路和反向保護子電路。特別地，正向保護子電路和反向保護子電路彼此并聯(lián)地電連接在射頻芯引腳與射頻地引腳之間。另外，正向保護子電路包括第一對二極管連接NFET，其串聯(lián)地電連接在射頻地引腳與射頻信號引腳之間，并且反向保護電路包括第二對二極管連接NFET，其串聯(lián)地電連接在射頻信號引腳與射頻地引腳之間。

曲線圖70包括用于圖1的ESD保護電路2的一個實現(xiàn)方式的電容對電壓的第二繪圖72。

如圖4A所示，第二繪圖72的ESD保護電路展現(xiàn)出比第一繪圖71的ESD保護電路低的總電容。另外，第二繪圖72的ESD保護電路可以具有相對于第一繪圖71的ESD保護電路而言較小的電容對電壓的變化。例如，第二繪圖72的ESD保護電路展現(xiàn)出在射頻信號引腳RFP與射頻地引腳RFGND之間的電壓差+/-5V內(nèi)小于大約1-3fF的電容變化。

圖4B是用于ESD保護電路的兩個實施例的三階互調(diào)(IM3)對頻率的曲線圖80。曲線圖80對應(yīng)于10GHz輸入信號，0dBm功率，在25℃下的模擬，IM3軸對應(yīng)于以dBm計的輸出功率。

曲線圖80包括第一繪圖81，對應(yīng)于使用各自利用如之前參考圖4A所描述的一對二極管連接NFET實現(xiàn)的單獨的正向保護子電路和反向保護子電路的ESD保護電路的IM3對頻率。曲線圖80進一步包括第二繪圖82，對應(yīng)于圖1的ESD保護電路2的一個實現(xiàn)方式的IM3對頻率。

如圖4B所示，第二繪圖82的ESD保護電路展現(xiàn)出相對于第一繪圖81的ESD保護電路的優(yōu)良的IM3性能。

圖4C是ESD保護電路的兩個實施例的三階截點(IP3)對頻率的曲線圖90。曲線圖90對應(yīng)于在25℃下且對于0dbm功率級的IP3對頻率模 擬的模擬。

曲線圖90包括第一繪圖91，其對應(yīng)于使用各自利用如之前參考圖4A所描述的一對二極管連接NFET實現(xiàn)的單獨的正向和反向保護子電路的ESD保護電路的IP3對頻率。曲線圖90還包括第二繪圖92，其對應(yīng)于圖1的ESD保護電路2的一個實現(xiàn)方式的IP3對頻率。

如圖4C所示，第二繪圖92的ESD保護電路具有相對于第一繪圖91的ESD保護電路而言高的IP3。

在本文的一些配置中，ESD保護電路是利用第一類型的二極管和第二類型的二極管來實現(xiàn)的，第一類型的二極管和第二類型的二極管具有關(guān)于二極管的陽極和陰極而言非對稱的襯底電容特性。特別地，第一類型的二極管被實現(xiàn)而使得陽極的襯底電容比陰極的襯底電容小得多，并且第二類型的二極管被實現(xiàn)而使得陰極的襯底電容比陽極的襯底電容小得多。第一類型的二極管能夠?qū)?yīng)于植入輕摻雜n型區(qū)域諸如N-EPI層的P+區(qū)域。另外，第二類型的二極管能夠?qū)?yīng)于植入輕摻雜p型區(qū)域諸如P-EPI層的N+區(qū)域。

ESD保護電路保護電路提供了對射頻信號引腳的ESD保護并且利用至少一個第一類型的二極管和至少一個第二類型的二極管來實現(xiàn)。另外，二極管以將二極管的襯底電容屏蔽或隔離于射頻信號引腳的方式連接到射頻信號引腳。特別地，由于第一類型的二極管的陰極襯底電容大于第一類型的二極管的陽極襯底電容，所以第一類型的二極管的陽極電連接到射頻信號引腳。另外，由于第二類型的二極管的陽極襯底電容大于第二類型的二極管的陰極襯底電容，所以第二類型的二極管的陰極電連接到射頻信號引腳。

在一個實施方案中，襯底與第一類型的二極管的陽極之間的電容比襯底與第一類型的二極管的陰極之間的電容小至少因子2，并且襯底與第二類型的二極管的陰極之間的電容比襯底與第二類型的二極管的陽極之間的電容小至少因子2。

通過以這種方式配置ESD保護電路，ESD保護電路的襯底電容被屏蔽于射頻信號引腳。襯底電容會使得射頻性能降級，諸如回流損失(S11)。因此，以這種方式配置ESD保護電路使得射頻信號引腳有較小的電容負(fù)載 并且得到優(yōu)良的性能。

圖5是根據(jù)另一實施方案的包括ESD保護電路的射頻IC 100的電路圖。IC 100包括射頻信號引腳RFP、射頻地引腳RFGND、和射頻電路1，這些如上所述。IC 100還包括電連接在射頻信號引腳RFP與射頻地引腳RFGND之間的ESD保護電路102。

ESD保護電路102包括串聯(lián)地電連接在射頻信號引腳RFP與射頻地引腳RFGN之間的正或正向ESD保護電路103和負(fù)或反向ESD保護電路104。正ESD保護電路103提供了應(yīng)對相對于射頻地引腳RFGND而升高射頻信號引腳RFP的電壓的正極性ESD事件的保護。負(fù)ESD保護電路104提供了應(yīng)對相對于射頻地引腳RFGND降低射頻信號引腳RFP的電壓的負(fù)極性ESD事件的保護。

正ESD保護電路103包括P+/N-EPI二極管111、ESD保護器件131和P-EPI/N+二極管121，它們都串聯(lián)地電連接在射頻信號引腳RFP與射頻地引腳RFGND之間。如圖5中所示，P+/N-EPI二極管111的陽極電連接到射頻信號引腳RFP，并且P+/N-EPI二極管111的陰極電連接到ESD保護器件131的陽極。另外，P-EPI/N+二極管121的陽極電連接到ESD保護器件131的陰極，并且P-EPI/N+二極管121的陰極電連接到射頻地引腳RFGND。

負(fù)ESD保護電路104包括P+/N-EPI二極管112、ESD保護器件132和P-EPI/N+二極管122，它們串聯(lián)地電連接在射頻地引腳RFGND與射頻信號引腳RFP之間。如圖5所示，P+/N-EPI二極管112的陽極電連接到射頻地引腳RFGND，并且P+/N-EPI二極管112的陰極電連接到ESD保護器件132的陽極。另外，P-EPI/N+二極管122的陽極電連接到ESD保護器件132的陰極，并且P-EPI/N+二極管122的陰極電連接到射頻信號引腳RFP。

圖示的ESD保護102是利用具有不同襯底電容特性的兩種二極管來實現(xiàn)的。特別地，P+/N-EPI二極管的陰極與襯底之間的寄生電容比P+/N-EPI二極管的陽極與襯底之間的寄生電容大得多。另外，在P-EPI/N+二極管的陽極與襯底之間的寄生電容比P-EPI/N+二極管的陰極與襯底之間的寄生電容大。因此，P+/N-EPI二極管的寄生襯底電容105占有地位于陰極上，而P-EPI/N+二極管的寄生襯底電容106占有地位于陽極上。

ESD保護電路102有益地將射頻信號引腳RFP屏蔽于與P+/N-EPI二極管111，112和P-EPI/N+二極管121，122相關(guān)聯(lián)的寄生襯底電容105，106。以這種方式配置ESD保護電路102使得對射頻信號引腳RFP的電容負(fù)載較小。

另外，ESD保護器件131，132電連接在P+/N-EPI二極管與P-EPI/N+二極管之間，這有助于將ESD保護器件131，132的寄生電容屏蔽于射頻信號引腳RFP。ESD保護器件131，132能夠利用各種ESD保護器件來實現(xiàn)，包括例如硅控整流器(SCR)器件、二極管器件、雙極晶體管器件和/或場效應(yīng)晶體管器件。

此外，P+/N-EPI二極管111、ESD保護器件131和P-EPI/N+二極管121的結(jié)電容彼此串聯(lián)地電連接，這提供了相對于包括并聯(lián)的結(jié)電容的配置而言較低的射頻信號引腳RFP的總電容負(fù)載。類似地，P+/N-EPI二極管112、ESD保護器件132和P-EPI/N+二極管122的結(jié)電容彼此串聯(lián)地電連接以對射頻信號引腳RFP提供較低的總電容負(fù)載。

圖示的ESD保護電路102還包括相對于射頻信號引腳RFP和射頻地引腳RFGND為對稱配置而電連接的組件，這有助于提供相對平坦的電容對電壓特性，甚至在射頻地引腳RFGND的電壓4之上和之下擺動的射頻信號3存在的情況下。

雖然圖5示出了正ESD保護電路103包括一個P+/N-EPI二極管、一個ESD保護器件和一個P-EPI/N+二極管的配置，正ESD保護電路103可適于包括附加的組件，包括一個或多個附加P+/N-EPI二極管、ESD保護器件和/或P-EPI/N+二極管。同樣，負(fù)ESD保護電路104可適于包括附加的組件，包括一個或多個附加P+/N-EPI二極管、ESD保護器件和/或P-EPI/N+二極管。

雖然圖5示出了第一類型的二極管是P+/N-EPI二極管且第二類型的二極管是P-EPI/N+二極管的配置，本文的教導(dǎo)能夠適用于陽極和陰極具有非對稱襯底電容特性的其他二極管的配置。

圖6是用于射頻系統(tǒng)的ESD保護電路140的另一實施方案的電路圖。ESD保護電路140包括正ESD保護電路123和負(fù)ESD保護電路124。圖6的ESD保護電路140圖示出圖5的ESD保護電路102的一種實現(xiàn)方式， 其中ESD保護器件131，132分別實現(xiàn)為SCR器件141，142。

正ESD保護電路123包括P+/N-EPI二極管111、SCR器件141和P-EPI/N+二極管121，它們串聯(lián)地電連接在射頻信號引腳RFP與射頻地引腳RFGND之間。SCR器件141包括NPN雙極晶體管151、PNP雙極晶體管152和電阻器153。NPN雙極晶體管151的發(fā)射極電連接到P-EPI/N+二極管121的陽極，NPN雙極晶體管151的基極電連接到PNP雙極晶體管152的集電極，并且NPN雙極晶體管151的集電極電連接到PNP雙極晶體管152的基極。另外，PNP雙極晶體管152的發(fā)射極電連接到P+/N-EPI二極管111的陰極，并且電阻器153電連接在PNP雙極晶體管152的基極與發(fā)射極之間。

負(fù)ESD保護電路124包括P+/N-EPI二極管112、SCR器件142和P-EPI/N+二極管122，它們串聯(lián)地電連接在射頻地引腳RFGND與射頻信號引腳RFP之間。SCR器件142包括NPN雙極晶體管161、PNP雙極晶體管162和電阻器163。NPN雙極晶體管161的發(fā)射極電連接到P-EPI/N+二極管122的陽極，NPN雙極晶體管161的基極電連接到PNP雙極晶體管162的集電極，并且NPN雙極晶體管161的集電極電連接到PNP雙極晶體管162的基極。另外，PNP雙極晶體管162的發(fā)射極電連接到P+/N-EPI二極管112的陰極，并且電阻器163電連接在PNP雙極晶體管162的基極與發(fā)射極之間。

圖6的SCR器件141，142示出了圖5的ESD保護器件131，132的一個實現(xiàn)方式。然而，ESD保護器件131，132能夠以多種方式來實現(xiàn)。

ESD保護器件140的附加細(xì)節(jié)可類似于之前所描述的那些。

圖7是用于耐高壓射頻系統(tǒng)的ESD保護電路160的另一實施方案的電路圖。ESD保護電路160包括正ESD保護電路163和負(fù)ESD保護電路164。

如圖7所示，正ESD保護電路163包括第一P+/N-EPI二極管111a、第二P+/N-EPI二極管111b、第一SCR器件141a、第二SCR器件141b、第三SCR器件141c、第一P-EPI/N+二極管121a和第二P-EPI/N+二極管121b，它們串聯(lián)地電連接在射頻信號引腳RFP與射頻地引腳RFGND之間。另外，負(fù)ESD保護電路164包括第一P+/N-EPI二極管112a、第二P+/N-EPI二極管112b、第一SCR器件142a、第二SCR器件142b、第三SCR器件 142c、第一P-EPI/N+二極管122a和第二P-EPI/N+二極管122b，它們串聯(lián)地電連接在射頻地引腳RFGND與射頻信號引腳RFP之間。

因此，圖示的正ESD保護電路163和負(fù)ESD保護電路164各自包括兩個P+/N-EPI二極管、三個SCR器件以及兩個P-EPI/N+二極管的串聯(lián)組合。然而，可以選擇其他數(shù)量的P+/N-EPI二極管、P-EPI/N+二極管和/或SCR或其他ESD保護器件來針對特定的射頻應(yīng)用實現(xiàn)期望的雙向ESD保護特性。在一個實施方案中，正ESD保護電路和負(fù)ESD保護電路各自包括1與4個之間的P+/N-EPI二極管以及1與4個之間的P+/N-EPI二極管。在一個實施方案中，正ESD保護電路和負(fù)ESD保護電路各自包括串聯(lián)地電連接在P+/N-EPI二極管與P-EPI/N+二極管之間的1與10個之間的SCR器件或者其他ESD保護器件。

ESD保護電路160的附加細(xì)節(jié)可類似于之前所描述的那些。

圖8A是根據(jù)一個實施方案的P+/N-EPI二極管器件200的注解剖視圖。P+/N-EPI二極管器件200包括支撐襯底201、埋置氧化物層202、深溝槽隔離區(qū)域203、淺溝槽隔離區(qū)域205、n型埋置層(NBL)211、n型外延(N-EPI)層212、n型插入(NPLG)區(qū)域220、P+區(qū)域221、N+區(qū)域223、陽極觸頭222和陰極觸頭224。P+/N-EPI二極管器件200還包括陽極端子(ANODE)和陰極端子(CATHODE)。

N-EPI層212定位在埋置氧化物層202上方。NBL 211定位在N-EPI層212與埋置氧化物層202之間，并且在一些實現(xiàn)方式中，NBL 211是通過植入N-EPI層212的下部而形成的。NPLG區(qū)域220形成在N-EPI層212中，并且N+區(qū)域223形成在NPLG區(qū)域220中。P+區(qū)域221形成在N-EPI層212中，并且STI 205形成在P+區(qū)域221與N+區(qū)域224之間。陽極觸頭222形成在P+區(qū)域221上方并且充當(dāng)陽極端子。另外，陰極觸頭224形成在N+區(qū)域223上方并且充當(dāng)陰極端子。

P+區(qū)域和N+區(qū)域具有比NPLG區(qū)域220高的峰值摻雜濃度。另外，NPLG區(qū)域220具有比N-EPI層212高的摻雜濃度。此外，NBL 211具有比N-EPI層212高的摻雜濃度。在一個實施方案中，P+區(qū)域和N+區(qū)域具有在大約1x 10²⁰cm^-3至大約8x 10²⁰cm^-3的范圍內(nèi)的峰值摻雜濃度，NPLG具有在大約10¹⁹cm^-3至大約10²⁰cm^-3的范圍內(nèi)的峰值摻雜濃度，NBL具有 在大約10¹⁸cm^-3至大約10¹⁹cm^-3的范圍內(nèi)的峰值摻雜濃度，并且N-EPI層具有在大約10¹⁴cm^-3至大約10¹⁵cm^-3的范圍內(nèi)的峰值摻雜濃度。

P+/N-EPI二極管器件200已經(jīng)被注解而顯示出器件剖面的一些電路組件，包括P+/N-EPI二極管227、結(jié)電容228、和襯底電容229。結(jié)電容228和P+/N-EPI二極管227并聯(lián)地電連接在器件的陽極和陰極端子之間。另外，襯底電容229包括電連接到器件的陰極端子的第一端以及電連接到襯底201的第二端。

P+/N-EPI二極管器件200示出了圖5-7所示的P+/N-EPI二極管的一個實施方案。P+/N-EPI二極管器件200的陰極具有相對于P+/N-EPI二極管器件的陽極大得多的到襯底201的電容。本文的ESD保護電路有益地將P+/N-EPI二極管的陰極與射頻信號引腳耦合以避免為射頻信號引腳負(fù)載較大的到襯底的寄生電容。

如上所述，P+/N-EPI二極管器件200包括N-EPI層212，其具有一些實現(xiàn)方式中可對應(yīng)于背景摻雜濃度的相對低的n型濃度。

基于P+區(qū)域221與N-EPI層212之間的p-n結(jié)實現(xiàn)二極管能夠提供類似于PIN二極管的極低的電容。雖然該P+/N-EPI二極管可以在較低電流電平下具有較大的串聯(lián)導(dǎo)通態(tài)電阻，但是發(fā)明人已經(jīng)認(rèn)識到，在高電流ESD事件期間，N-EPI層212被充溢著顯著降低N-EPI層的電阻的載流子。因此，在與ESD事件相關(guān)聯(lián)的高電流條件下，二極管能夠以導(dǎo)電率調(diào)制和對應(yīng)的較低導(dǎo)通態(tài)電阻來工作。因此，P+/N-EPI二極管能夠有益地經(jīng)由導(dǎo)電率調(diào)制而對ESD事件提供較低的寄生電容和較低的導(dǎo)通態(tài)電阻。

P+/N-EPI二極管器件200具有正向恢復(fù)，這在P+/N-EPI二極管器件200快速地從關(guān)斷狀態(tài)切換到導(dǎo)通狀態(tài)時而發(fā)生。在相對快速的ESD事件期間，N-EPI層212可初始地具有相對低的導(dǎo)電率，這會導(dǎo)致大的正向累積和對應(yīng)的電壓過沖。隨著注入的電荷充溢N-EPI層212，器件的導(dǎo)電率被調(diào)制，并且跨P+/N-EPI二極管器件200的電壓降至穩(wěn)態(tài)值。

通過包含接觸N-EPI層212和/或NBL 211的NPLG區(qū)域220，能夠降低與在P+/N-EPI二極管器件200中使用N-EPI層212相關(guān)聯(lián)的過沖。NPLG區(qū)域220相對深地延伸并且相對于阱植入展現(xiàn)出相對高的橫向擴散。NPLG區(qū)域220在STI 205下面的橫向擴散使得陽極端子與陰極端子之間有較短 的電通路，從而減小關(guān)斷狀態(tài)電阻和電壓過沖。

P+/N-EPI二極管器件200的附加細(xì)節(jié)可類似于之前所描述的那些。

圖8B是根據(jù)一個實施方案的P-EPI/N+二極管器件230的注解剖視圖。P-EPI/N+二極管器件230包括支撐襯底201、埋置氧化物層202、深溝槽隔離區(qū)域203、淺溝槽隔離區(qū)域205、p型埋置層(PBL)214、p型外延(E-EPI)層215、p型插入(PPLG)區(qū)域240、P+區(qū)域241、N+區(qū)域243、陽極觸頭242、和陰極觸頭244。P-EPI/N+二極管器件230進一步包括陽極端子(ANODE)和陰極端子(CATHODE)。

P-EPI層215定位在埋置氧化物層202的上方。PBL 214定位在P-EPI層215與埋置氧化物層202之間，并且在一些實現(xiàn)方式中通過植入P-EPI層215的下部而形成。PPLG區(qū)域240形成在P-EPI層212中，P+區(qū)域241形成在PPLG區(qū)域240中。N+區(qū)域243形成在P-EPI層215中，并且STI 205形成在N+區(qū)域243與P+區(qū)域241之間。陽極觸頭242形成在P+區(qū)域241的上方并且充當(dāng)陽極端子。另外，陰極觸頭244形成在N+區(qū)域243上方并且充當(dāng)陰極端子。

P+區(qū)域和N+區(qū)域具有比PPLG區(qū)域240高的峰值摻雜濃度。另外，PPLG區(qū)域240具有比P-EPI層215高的摻雜濃度。此外，PBL 214具有比P-EPI層215高的摻雜濃度。在一個實施方案中，P+區(qū)域和N+區(qū)域具有在大約1x 10²⁰cm^-3至大約8x 10²⁰cm^-3的范圍內(nèi)的峰值摻雜濃度，PPLG具有在大約10¹⁹cm^-3至大約10²⁰cm^-3的范圍內(nèi)的峰值摻雜濃度，PBL具有在大約10¹⁸cm^-3至大約10¹⁹cm^-3的范圍內(nèi)的峰值摻雜濃度，并且P-EPI層具有在大約10¹⁴cm^-3至大約10¹⁵cm^-3的范圍內(nèi)的峰值摻雜濃度。

P-EPI/N+二極管器件230已經(jīng)被注解而顯示出器件剖面的一些電路組件，包括P-EPI/N+二極管247、結(jié)電容248和襯底電容249。結(jié)電容248和P-EPI/N+二極管247并聯(lián)地電連接在器件的陽極與陰極端子之間。另外，襯底電容249包括與器件的陽極端子電連接的第一端和與襯底201電連接的額第二端。

P-EPI/N+二極管器件230示出了圖5-7所示的P-EPI/N+二極管的一個實施方案。P-EPI/N+二極管器件230的陽極具有相對于P-EPI/N+二極管器件230的陰極大得多的到襯底201的電容。本文的ESD保護電路有益地將 P-EPI/N+二極管的陰極與射頻信號引腳耦合，以避免對射頻芯引腳負(fù)載較大的到襯底的寄生電容。

圖示的P-EPI/N+二極管器件230包括P-EPI層215，其具有在一些實現(xiàn)方式中能夠?qū)?yīng)于背景摻雜濃度的相對低的p型濃度。

基于P-EPI層215與N+區(qū)域243之間的p-n結(jié)實現(xiàn)二極管能夠提供類似于PIN二極管的極低的電容。雖然該P-EPI/N+二極管可以在低電流電平處具有較大的串聯(lián)導(dǎo)通態(tài)電阻，發(fā)明人已經(jīng)認(rèn)識到，在高電流ESD事件期間，P-EPI層215充溢著經(jīng)由導(dǎo)電調(diào)制而顯著降低P-EPI層電阻的載流子。因此，P-EPI/N+二極管能夠有益地提供在與ESD事件相關(guān)聯(lián)的高電流電平下的低寄生電容和低導(dǎo)通態(tài)電阻的有益之處。

P-EPI/N+二極管器件230的附加細(xì)節(jié)可以類似于之前所描述的那些。

圖9A是根據(jù)另一實施方案的P+/N-EPI二極管器件250的注解剖視圖。圖9A的P+/N-EPI二極管器件250類似于圖8A的P+/N-EPI二極管器件200，除了P+/N-EPI二極管器件250省去了圖8A的NBL 211之外。省去NBL 211能夠減小襯底電容器228的電容值并且增加器件的擊穿電壓。

P+/N-EPI二極管器件250的附加細(xì)節(jié)可以類似于之前所描述的那些。

圖9B是根據(jù)另一實施方案的P-EPI/N+二極管器件270的注解剖視圖。圖9B的P-EPI/N+二極管器件270類似于圖8B的P-EPI/N+二極管器件230，除了P-EPI/N+二極管器件270省去圖8B的PBL 214之外。省去PBL 214能夠減小襯底電容器248的電容值并且增加器件的擊穿電壓。

P-EPI/N+二極管器件270的附加細(xì)節(jié)可以類似于之前所描述的那些。

圖10是ESD二極管的兩個實施例的電容對電壓的曲線圖280。曲線圖280包括圖8B的P-EPI/N+二極管器件230的一個實現(xiàn)方式的模擬的電容對電壓的第一繪圖281。曲線圖280進一步包括圖9B的P-EPI/N+二極管器件270的一個實現(xiàn)方式的模擬的電容對電壓的第二繪圖282。

如第一繪圖281與第二繪圖282的比較所示，省去PBL 214減小器件的寄生電容。

圖11是根據(jù)一個實施方案的硅控整流器(SCR)器件300的注解剖視圖。SCR器件300包括支撐襯底201、埋置氧化物層202、深溝槽隔離區(qū)域203、淺溝槽隔離區(qū)域205、P-EPI層325、p型阱(PW)301、n型阱(NW) 303、第一P+區(qū)域321a、第二P+區(qū)域321b、第一N+區(qū)域323a、第二N+區(qū)域323b、第三N+區(qū)域323c、第一陽極觸頭322a、第二陽極觸頭322b、陰極觸頭324和多晶硅柵極結(jié)構(gòu)327。SCR器件300還包括陽極端子(ANODE)和陰極端子(CATHODE)。

SCR器件300已經(jīng)被注解以顯示出器件剖面的一些電路組件，包括NPN雙極晶體管351、PNP雙極晶體管352、第一結(jié)電容器361、第二結(jié)電容器362、第三結(jié)電容器363、陽極襯底電容器364和陰極襯底電容器365。第一結(jié)電容器361、第二結(jié)電容器362和第三結(jié)電容器363串聯(lián)地電連接在陽極端子與陰極端子之間。陽極襯底電容器364電連接在陽極端子與襯底之間，并且陰極襯底電容器365電連接在陰極端子與襯底之間。

NPN雙極晶體管351的發(fā)射極電連接至陽極端子，NPN雙極晶體管351的基極電連接至PNP雙極晶體管352的集電極，NPN雙極晶體管351的集電極電連接至PNP雙極晶體管352的基極。另外，PNP雙極晶體管352的發(fā)射極電連接至陰極端子，并且電阻器353電連接在PNP雙極晶體管352的基極與發(fā)射極之間。

SCR器件300示出了圖6-7的ESD保護器件的SCR器件的一個實施方案。通過利用P-EPI/N+二極管和P+/N-EPI二極管將SCR器件與射頻信號引腳RFP耦合，ESD保護器件有益地隔離SCR器件的陽極和陰極的襯底電容。

第一結(jié)電容器361對應(yīng)于第一P+區(qū)域321a與NW 303之間的p-n結(jié)的電容。另外，第二結(jié)電容器362對應(yīng)于NW 303與PW 301之間的p-n結(jié)的電容。進而，第三結(jié)電容器363對應(yīng)于PW 301與第一N+區(qū)域323a之間的p-n結(jié)的電容。SCR器件300的總的結(jié)電容對應(yīng)于第一結(jié)電容器361、第二結(jié)電容器362和第三結(jié)電容器363的串聯(lián)組合。對于給定的偏壓，SCR器件300可以包括正向偏置p-n結(jié)和反向偏置p-n結(jié)的組合，并且因此包括擴散電容和耗盡電容的混合。正向偏置結(jié)和反向偏置結(jié)的串聯(lián)組合會使得總電容對電壓的較小的變化，從而提供較高的總線性度。

圖示的SCR器件300實現(xiàn)在P-EPI層325中，在該實施方案中P-EPI層325是電浮動的。將SCR器件300實現(xiàn)在電浮動的EPI層中能夠減小器件的總電容和/或增加器件能夠工作的電壓范圍。

SCR器件300包括定位在第一P+區(qū)域321a與第三N+區(qū)域323c之間的多晶硅柵極結(jié)構(gòu)327。多晶硅柵極結(jié)構(gòu)327不作為場效應(yīng)晶體管的柵極工作，因為不同摻雜極性的區(qū)域在多晶硅柵極結(jié)構(gòu)327的相對側(cè)。然而，多晶硅柵極結(jié)構(gòu)327已經(jīng)有益地用于作為植入阻斷區(qū)域工作以允許在暫態(tài)應(yīng)力條件下更均勻的電流傳導(dǎo)和更快的響應(yīng)。第三N+區(qū)域323c沿著NW 303與PW 301之間的邊界定位，并且能夠用于通過增加靠近NW 303與PW 301之間的界面的電子濃度來提供對SCR器件300的觸發(fā)電壓的控制。

圖12A是ESD保護電路的一個實施例的連接的襯底和浮動襯底的電容對電壓的曲線圖380。曲線圖380包括圖7的ESD保護電路160的一個實現(xiàn)方式的電容對電壓的第一繪圖381，襯底的電壓被控制到地。曲線圖380還包括圖7的ESD保護電路160的一個實現(xiàn)方式的電容對電壓的第二繪圖382，襯底是電浮動的。如圖12A所示，當(dāng)襯底浮動時，ESD保護電路顯現(xiàn)出較低的電容。

圖12B是ESD保護電路的一個實施例的電流和電壓對時間的曲線圖400。曲線圖400包括圖7的ESD保護電路160的一個實現(xiàn)方式響應(yīng)于人體模型(HBM)2kV ESD事件的模擬的電流對時間的第一繪圖401和模擬的電壓對電流的第二繪圖402。

在本文的一些配置中，分布式ESD保護網(wǎng)絡(luò)電連接到射頻信號引腳以提供ESD保護。分布式ESD保護網(wǎng)絡(luò)是利用使用電感器彼此電連接的多個ESD保護電路來實現(xiàn)的。通過以這種方式配置分布式ESD保護網(wǎng)絡(luò)，分布式ESD保護網(wǎng)絡(luò)的電容能夠分布在電感器之間并且因此隔離于射頻信號引腳。

ESD保護電路對以超過與ESD事件相關(guān)聯(lián)的頻率的高頻工作的射頻電路提供保護。例如，ESD事件的信號成分的頻率能夠與在例如100MHz-1GHz的范圍內(nèi)的頻率相關(guān)聯(lián)，而射頻信號引腳所感興趣的工作頻率高得多。

包含電感器對分布式ESD保護網(wǎng)絡(luò)的性能具有相對較小的影響，因為電感器將相對低的阻抗呈現(xiàn)給ESD事件。然而，由于信號頻率高得多，所以電感器將較大的阻抗呈現(xiàn)給信號。因此，在信號頻率下，相對大部分的分布式ESD保護網(wǎng)絡(luò)的電容被屏蔽或隔離于射頻信號引腳。以這種方式配 置ESD保護電路提供了較低的總電容，這改進了高頻性能。

本文的教導(dǎo)能夠用于為高頻端口提供高度線性的低電容ESD保護電路。雖然在射頻信號引腳的保護的背景下描述和圖示，但是本文的教導(dǎo)能夠適用于以超過射頻的頻率工作的信號引腳，包括例如微波頻率。

在一些配置中，分布式ESD保護網(wǎng)絡(luò)與低電容/高線性度ESD保護電路相結(jié)合來實現(xiàn)，諸如之前關(guān)于圖1-12B所描述的那些。因此，分布式ESD保護網(wǎng)絡(luò)能夠提供用于雙向高頻信號擺動的穩(wěn)健的ESD保護。例如，本文的教導(dǎo)能夠用于提供能夠在例如高達大約+/-10V的電壓下以高度線性的電容工作的分布式ESD保護網(wǎng)絡(luò)。在這些配置中，ESD保護電路能夠以內(nèi)置電容線性化來操作。另外，電感器能夠用于以減小感興趣頻率處的電容負(fù)載的方式來分布ESD保護電路的電容。因此，ESD保護電路作為在減小信號引腳上的負(fù)載的同時提供穩(wěn)健的ESD保護的ESD保護電路分布式陣列而工作。

圖13是根據(jù)另一實施方案的包括分布式ESD保護網(wǎng)絡(luò)的射頻IC 500的電路圖。IC 500包括射頻信號引腳RFP、射頻地引腳RFGND和射頻電路1，這些均如上所述。IC 100還包括分布式ESD保護網(wǎng)絡(luò)，該分布式ESD保護網(wǎng)絡(luò)包括第一ESD保護電路501、第二ESD保護電路502、第三ESD保護電路503、第一電感器511和第二電感器512。

如圖13所示，第一ESD保護電路501包括與射頻信號引腳RFP電連接的第一端子以及與射頻地引腳RFGND電連接的第二端子。另外，第一電感器511包括與射頻信號引腳RFP電連接的第一端以及與第二ESD保護電路502的第一端子電連接的第二端。第二ESD保護電路502還包括與射頻地引腳RFGND電連接的第二端子。進而，第二電感器512包括與第二ESD保護電路502的第一端子電連接的第一端以及與第三ESD保護電路503的第一端子電連接的第二端。第三ESD保護電路503還包括與射頻地引腳RFGND電連接的第二端子。

雖然IC 500圖示出包括三個ESD保護電路和兩個電感器的分布式ESD保護網(wǎng)絡(luò)，但是IC 500可適于包含更多或更少的ESD保護電路和/或電感器。例如，在一個實施方案中，IC包括一個電感器和兩個ESD保護電路，第一ESD保護電路電連接在信號引腳與地引腳之間，第二ESD保 護電路與信號引腳和地引腳之間的電感器串聯(lián)地電連接。在另一實施方案中，IC以類似于圖13所示的構(gòu)造來實現(xiàn)，但是IC包括如圖13所示連接的一個或多個附加電感器和對應(yīng)的ESD保護電路。因此，能夠提供電感器和ESD保護電路的鏈接以實現(xiàn)期望的ESD保護特性。

第一電感器511將第二ESD保護電路502的電容隔離于射頻信號引腳RFP，從而減小ESD保護電路502的電容負(fù)載對射頻電路1工作的影響。雖然第一電感器511作為在射頻信號引腳RFP上接收到的射頻信號的扼流器而工作，但是第一電感器511被定尺寸以允許與ESD事件關(guān)聯(lián)的信號頻率通過。例如，ESD事件能夠與100MHz-1GHz的范圍內(nèi)的信號頻率相關(guān)聯(lián)，而射頻信號引腳RFP能夠接收至少30GHz的頻率的信號。

在一個實施方案中，在射頻信號引腳RFP上接收到的射頻信號3是具有在6-32GHz的范圍內(nèi)的帶寬的窄帶信號。當(dāng)射頻信號3的頻帶在與射頻信號引腳RFP上接收到的ESD事件相關(guān)聯(lián)的頻帶之上時，電感器511，512會對與射頻信號引腳RFP耦合的射頻電路2的工作具有相對較小的影響。

在一些配置中，ESD保護電路501-503在尺寸上彼此依比例而定。例如，在一個實施方案中，第二ESD保護電路502比第一ESD保護電路501大并且因此具有較高的電容。在另一實施方案中，第三ESD保護電路503比第二ESD保護電路502大并且具有較高的電容，并且第二ESD保護電路502大于第一ESD保護電路501并且具有較高的電容。

電感器511，512可以具有被選擇以提供射頻信號引腳RFP的期望隔離度的電感。在一個實施方案中，第一電感器511具有在0.1nH至10nH的范圍內(nèi)的電感，并且第二電感器512具有在0.1nH至10nH的范圍內(nèi)的電感。在一些配置中，一個或多個電感器能夠?qū)崿F(xiàn)以在預(yù)定義頻率下偏移和調(diào)諧ESD保護電路的電容。以這種方式配置ESD保護電路能夠提供與高射頻性能耦合的穩(wěn)健的ESD保護。

因此，在一些配置中，利用較大量的電感將提供較高ESD處置能力但是具有較高電容的較大的ESD保護電路隔離于射頻信號引腳RFP。

圖14是用于射頻系統(tǒng)的分布式ESB保護網(wǎng)絡(luò)510的另一實施方案的電路圖。分布式ESD保護網(wǎng)絡(luò)510包括第一ESD保護電路521、第二ESD保護電路522、第三ESD保護電路523、第一電感器511和第二電感器512。 圖14的分布式ESD保護網(wǎng)絡(luò)510類似于圖13的分布式ESD保護網(wǎng)絡(luò)，除了分布式ESD保護網(wǎng)絡(luò)510包括利用P+/N-EPI二極管和P-EPI/N+二極管實現(xiàn)的ESD保護電路的具體實施方案之外。

特別地，第一ESD保護電路521包括第一對串聯(lián)的P+/N-EPI二極管531a，531b和第一對串聯(lián)的P-EPI/N+二極管541a，541b，第一對串聯(lián)的P+/N-EPI二極管531a，531b和第一對串聯(lián)的P-EPI/N+二極管541a，541b并聯(lián)地電連接。第一對串聯(lián)的P+/N-EPI二極管531a，531b控制第一ESD保護電路521的正向保護特性，并且串聯(lián)的P-EPI/N+二極管541a，541b控制第一ESD保護電路521的反向保護特性。類似地，第二ESD保護電路522包括第二對串聯(lián)的P+/N-EPI二極管532a，532b以及第二對串聯(lián)的P-EPI/N+二極管542a，542b，第二對串聯(lián)的P+/N-EPI二極管532a，532b以及第二對串聯(lián)的P-EPI/N+二極管542a，542b并聯(lián)地電連接。同樣，第三ESD保護電路523包括第三對串聯(lián)的P+/N-EPI二極管533a,533b和第三對串聯(lián)的P-EPI/N+二極管543a,543b，第三對串聯(lián)的P+/N-EPI二極管533a,533b和第三對串聯(lián)的P-EPI/N+二極管543a,543b并聯(lián)地電連接。

圖示的P+/N-EPI二極管和P-EPI/N+二極管能夠以多種方式實現(xiàn)，包括例如使用上文關(guān)于圖8A-9B所描述的任何實施方案。

雖然圖14示出了利用P+/N-EPI二極管和P-EPI/N+二極管實現(xiàn)的圖13的ESD保護電路501-503的實施方案。ESD保護電路501-503能夠以其他方式來實現(xiàn)。例如，ESD保護電路501-503可以利用各種ESD保護器件來實現(xiàn)，包括例如硅控整流器(SCR)器件、二極管器件、雙極晶體管器件和場效應(yīng)晶體管器件或者它們的組合。在一個實施方案中，ESD保護電路501-503中的至少一個包括P+/N-EPI二極管，諸如圖8A或圖9A所示的P+/N-EPI二極管。在另一實施方案中，ESD保護電路501-503中的至少一個包括P-EPI/N+二極管，諸如圖8B或圖9B所示的P-EPI/N+二極管。在另一實施方案中，ESD保護電路501-503中的至少一個包括SCR器件，諸如圖11的SCR器件11。在另一實施方案中，ESD保護電路501-503中的至少一個包括是利用FET ESD保護電路來實現(xiàn)的，諸如圖1-3B的ESD保護電路。

雖然圖14示出了ESD保護電路521-523各自包括兩個P+/N-EPI二極 管和兩個P-EPI/N+二極管，其他配置是可能的。例如，ESD保護電路521-523可以包括更多或更少的P+/N-EPI二極管和/或P-EPI/N+二極管以實現(xiàn)期望的保護特性。

在一些配置中，ESD保護電路521-523二極管的尺寸相對于彼此依比例而定。例如，在一些配置中，第二ESD保護電路522的二極管在尺寸上大于第一ESD保護電路521的二極管。

雖然圖14示出了其中第一、第二和第三ESD保護電路521-523利用彼此類似的電路拓?fù)浣Y(jié)構(gòu)實現(xiàn)的配置，但是第一、第二和第三ESD保護電路521-523能夠利用不同的電路拓?fù)浣Y(jié)構(gòu)來實現(xiàn)。

分布式ESD保護網(wǎng)絡(luò)510的附加細(xì)節(jié)可類似于如上所述的那些。

圖15A是ESD保護電路的兩個實施例的回流損失(S11)對頻率的曲線圖570。曲線圖570包括用于圖14的分布式ESD保護網(wǎng)絡(luò)510的一個實現(xiàn)方式的回流損失的第一繪圖571。曲線圖570還包括電感器511，512縮短(省去)的回流損失的第二繪圖572。

如圖15A所示，包括電感器511，512改善了回流損失。

圖15B是ESD保護電路的兩個實施例的電壓對時間的曲線圖580。曲線圖580包括圖14的分布式ESD保護網(wǎng)絡(luò)510的一個實現(xiàn)方式響應(yīng)于人體模型(HBM)ESD事件的電壓對時間的第一繪圖581。曲線圖580還包括其中電感器511，512縮短(省去)的電壓對時間的第二繪圖582。

如圖15B所示，電感器511，512會在ESD事件期間導(dǎo)致一些小的電壓峰值或過沖。然而，ESD電平固定以其他方式保持基本不變。因此，包含電感器使得ESD性能保持基本不變，同時通過減小射頻信號引腳RFP的電容負(fù)載而增強射頻性能。

本文的ESD保護電路能夠利用各種制造工藝來實現(xiàn)。在一些實施例中，ESD保護電路是利用互補金屬氧化物半導(dǎo)體(CMOS)SOI工藝來實現(xiàn)的。在其他實施方案中，ESD保護電路是利用III-V化合物半導(dǎo)體BiCMOS工藝來實現(xiàn)的，諸如尺寸為0.18μm或更小的SiGe BiCMOS工藝。在這些配置中，深氧化物溝槽和埋置SOI(絕緣體上硅)襯底能夠用于提供隔離。在其他實施方案中，本文的ESD保護電路能夠利用BCD MOS和體CMOS技術(shù)來實現(xiàn)。

應(yīng)用

采用上述保護方案的設(shè)備能夠?qū)崿F(xiàn)到各種電子設(shè)備和接口應(yīng)用中，包括那些工作于射頻和/或微波頻率的電子設(shè)備和接口應(yīng)用。電子設(shè)備的示例可以包括但不限于消費電子產(chǎn)品、消費電子產(chǎn)品的零件、電子測試裝備、高穩(wěn)健性工業(yè)和汽車應(yīng)用等。電子設(shè)備的示例還可以包括光學(xué)網(wǎng)絡(luò)或其它通信網(wǎng)絡(luò)的電路。消費電子產(chǎn)品可以包括，但不限于，移動電話、電話、電視機、計算機監(jiān)控器、計算機、手持式計算機、個人數(shù)字助理(PDA)、汽車、車輛發(fā)動機管理控制器、傳動控制器、座椅安全帶控制器、防抱死制動系統(tǒng)、攝像錄像機、照相機、數(shù)字照相機、便攜式記憶芯片等。此外，電子設(shè)備可以包括非成品。

前面的說明書和權(quán)利要求可能提到元件或特征“連接”或“耦合”在一起。如本文所使用的，除非上下文明確說明，否則“連接”意指一個元件/特征直接或間接地連接到另一元件/特征，而不一定是機械地。同樣，除非明確說明，否則，“耦合”意指一個元件/特征直接或間接地耦合到另一元件/特征，而不一定是機械地。因此，雖然圖中所示的各個示意圖描繪了元件和組件的示例布置，但是額外的中間元件、器件、特征或組件能夠存在于實際的實施方案中(假設(shè)描繪的電路的功能不會受到不利影響)。

雖然已經(jīng)根據(jù)一些實施方案描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員而言顯而易見的其它實施方案，包括那些未提供本文闡述的全部特征和優(yōu)點的實施方案，同樣在本發(fā)明的范圍內(nèi)。而且，上述的各個實施方案能夠組合以提供另外的實施方案。另外，在一個實施例的上下文中所顯示的一些特征同樣能夠并入其它實施方案中。因此，本發(fā)明的范圍僅參考隨附的權(quán)利要求書來限定。