本發(fā)明涉及半導體領(lǐng)域，具體地，本發(fā)明涉及一種半導體器件以及制備方法、電子裝置。

背景技術(shù)：

隨著對于高容量的半導體存儲裝置需求的日益增加，這些半導體存儲裝置的集成密度受到人們的更多關(guān)注，為了增加半導體存儲裝置的集成密度，現(xiàn)有技術(shù)中采用了許多不同的方法，例如通過減小晶片尺寸和/或改變結(jié)構(gòu)單元而在單一晶片上形成多個存儲單元，對于通過改變單元結(jié)構(gòu)增加集成密度的方法來說，可以嘗試過通過改變有源區(qū)的平面布置或改變單元布局來減小單元面積。

在微米級和亞微米級集成電路制造工藝中在電路中，常常會用到有自對準的金屬硅化物(salicide)和無自對準的金屬硅化物(salicide)兩種器件，因此要用到金屬硅化物阻擋層(sab)工藝?，F(xiàn)有工藝采用四乙氧基硅烷(teos)與氧氣(o2)形成的氧化膜作為金屬硅化物阻擋層膜，通過光刻和刻蝕來形成金屬硅化物阻擋層區(qū)，其中刻蝕工藝一般包含干法與濕刻兩種刻蝕工藝的結(jié)合。最后通過淀積金屬鈷(cobalt)與熱退火(rta)等工藝過程完成金屬硅化物(salicide)結(jié)構(gòu)。

目前的工藝中采用常規(guī)方法形成的金屬硅化物阻擋層區(qū)，干法刻蝕工藝將淀積的氧化膜sro完全去除，同時繼續(xù)將前層爐管生成的柵氧化合物(gox)刻蝕掉一定厚度，之后再通過濕法刻蝕將殘留下來的柵氧化合物(gox)去除完全。

由于干刻工藝主要是通過等離子(plasma)作用，干法配合濕法刻蝕的主要作用是，防止干法蝕刻將氧化物完全刻蝕干凈，所引入的等離子(plasma)將會對具有薄柵氧化物的低壓mos(lvmos)造成影響，甚至會導致器件失效。然而對于該常規(guī)半導體制造工藝中，表面帶有光刻膠的產(chǎn)品處于濕法酸槽中酸液的浸泡、沖擊，金屬硅化物阻擋層光刻膠脫 落(prpeeling)將是常見的缺陷問題，該缺陷現(xiàn)象將造成金屬硅化物區(qū)域的錯亂，影響器件接觸電阻，造成產(chǎn)品低良率等一系列問題；且濕法藥液使用周期較短，不利于生產(chǎn)成本。

因此，需要對現(xiàn)有技術(shù)中的制備方法做進一步的改進，以便消除所述弊端。

技術(shù)實現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種半導體器件的制備方法，包括：

步驟s1：提供半導體襯底，所述半導體襯底包括高壓器件區(qū)域和低壓器件區(qū)域，在所述高壓器件區(qū)域的半導體襯底上形成有圖案化的高壓柵極氧化物層；

步驟s2：在所述低壓器件區(qū)域的半導體襯底上和所述高壓柵極氧化物層的兩側(cè)形成低壓柵極氧化物層；

步驟s3：在所述低壓柵極氧化物層上形成低壓柵極結(jié)構(gòu)及其間隙壁，同時在所述高壓柵極氧化物層上形成高壓柵極結(jié)構(gòu)及其間隙壁，其中在所述高壓器件區(qū)域中所述間隙壁的關(guān)鍵尺寸和所述高壓柵極結(jié)構(gòu)的關(guān)鍵尺寸之和等于下方的所述高壓柵極氧化物層的關(guān)鍵尺寸；

步驟s4：在所述高壓器件區(qū)域和所述低壓器件區(qū)域形成金屬硅化物阻擋層并圖案化，以露出所述低壓柵極結(jié)構(gòu)兩側(cè)的所述低壓柵極氧化物層和所述高壓柵極結(jié)構(gòu)；

步驟s5：去除露出的所述低壓柵極氧化物層，以露出要形成自對準硅化物的區(qū)域；

步驟s6：在露出的所述區(qū)域和所述高壓柵極結(jié)構(gòu)上形成自對準硅化物。

可選地，所述步驟s1包括：

步驟s11：提供半導體襯底，在所述半導體襯底中形成有高壓阱區(qū)和 低壓阱區(qū)，所述高壓阱區(qū)和所述低壓阱區(qū)之間形成有隔離結(jié)構(gòu)；

步驟s12：在所述高壓阱區(qū)和所述低壓阱區(qū)上形成高壓柵極氧化物層，然后圖案化所述高壓柵極氧化物層，以減小所述高壓柵極氧化物層的關(guān)鍵尺寸，同時去除所述低壓阱區(qū)上的所述高壓柵極氧化物層。

可選地，所述高壓柵極氧化物層的厚度為130～140埃；

所述低壓柵極氧化物層的厚度為24～29埃。

可選地，所述步驟s3包括：

步驟s31：在所述低壓柵極氧化物層和所述高壓柵極氧化物層上形成柵極材料層，以覆蓋所述低壓柵極氧化物層和所述高壓柵極氧化物層；

步驟s32：圖案化所述柵極材料層，以分別在所述低壓柵極氧化物層和所述高壓柵極氧化物層上形成所述高壓柵極結(jié)構(gòu)和所述低壓柵極結(jié)構(gòu)，其中所述高壓柵極氧化物層上的所述高壓柵極結(jié)構(gòu)的關(guān)鍵尺寸小于所述高壓柵極氧化物層的關(guān)鍵尺寸；

步驟s33：在所述高壓柵極結(jié)構(gòu)和所述低壓柵極結(jié)構(gòu)的側(cè)壁上形成間隙壁，其中在所述高壓器件區(qū)域中所述間隙壁位于所述高壓柵極氧化物層上且完全能覆蓋所述高壓柵極氧化物層。

可選地，在所述步驟s33之后還進一步包括在所述高壓柵極結(jié)構(gòu)和所述低壓柵極結(jié)構(gòu)的兩側(cè)形成高壓源漏區(qū)和低壓源漏區(qū)的步驟。

可選地，在所述步驟s4中，形成所述金屬硅化物阻擋層并圖案化，以露出所述高壓源漏區(qū)和所述低壓源漏區(qū)。

可選地，所述金屬硅化物阻擋層的厚度為740～900埃。

可選地，在所述步驟s5中通過干法蝕刻去除所述低壓柵極氧化物層。

本發(fā)明還提供了一種基于上述方法制備得到的半導體器件。

本發(fā)明還提供了一種電子裝置，包括上述的半導體器件。

本發(fā)明公開了一種解決金屬硅化物阻擋層光刻膠脫落的制造方法，在所述方法中將高壓hvmos的源漏區(qū)域的光罩極性定義為刻蝕區(qū)(clear)，高壓hv區(qū)柵極氧化物的關(guān)鍵尺寸(gateoxcd)大于其低壓區(qū)柵極結(jié)構(gòu)的關(guān)鍵尺寸(gatepolycd)，多出的區(qū)域等同于柵極間隙壁(gatespacer)區(qū)域。使得在后續(xù)金屬硅化物阻擋層流程中只需一步干法蝕刻(dryetch)就可以同時去除lv和hv的自對準硅化物(salicide)區(qū)域上的氧化物，mos電性不會受到影響，而且不會造成金屬硅化物阻擋層光刻膠脫落，避免電路失效；并且利于節(jié)約生產(chǎn)成本。最終自對準硅化物(salicide)結(jié) 構(gòu)不會受到不利影響。

本發(fā)明的好處在于：

1、采用本發(fā)明的制造方法，低壓mos和高壓mos的自對準硅化物(salicide)結(jié)構(gòu)完成，降低源漏接觸電阻，滿足器件要求。

2、采用本發(fā)明的制造方法，與傳統(tǒng)方法略有差異：形成低壓和高壓mos的不同柵氧厚度的光罩，將其中高壓mos的源漏區(qū)極性定義為刻蝕區(qū)；同時hvmos區(qū)域的柵極氧化物的關(guān)鍵尺寸長度要比柵極結(jié)構(gòu)的關(guān)鍵尺寸大，多出的區(qū)域等同于柵極間隙壁區(qū)域。這樣高壓mos的同低壓mos的源漏區(qū)上的柵氧厚度相同，而且hvmos管的電性不存在差異，使得后續(xù)通過金屬硅化物阻擋層流程中干法刻蝕的控制，就可以完全去除氧化物，不需要再經(jīng)過濕法藥液的工藝，使得金屬硅化物阻擋層光刻膠保持形貌上的穩(wěn)定性，不會發(fā)生光刻膠脫落的缺陷，避免電路失效；并且利于節(jié)約生產(chǎn)成本。最終自對準硅化物結(jié)構(gòu)不會受到不利影響。

3、采用本發(fā)明，金屬硅化物阻擋層工藝中只需要一次干法刻蝕，工藝比較簡單，確保缺陷的良好，制造成本比較低，而且可以達到與傳統(tǒng)制造方法相同的性能要求。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1a-1h為本發(fā)明一實施方式中所述半導體器件的制備過程示意圖；

圖2為本發(fā)明一具體實施方式中所述半導體器件的制備工藝流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。

應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的 尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。應當明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應當明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術(shù)語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

實施例1

下面結(jié)合附圖1a-1h對本發(fā)明所述半導體器件的制備方法做進一步的說 明。

首先，執(zhí)行步驟101，提供半導體襯底1，所述半導體襯底1包括高壓器件區(qū)域3和低壓器件區(qū)域2，在所述高壓器件區(qū)域上形成有圖案化的高壓柵極氧化物層5。

具體地，如圖1a所述，在該步驟中所述半導體襯底1可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

在該實施例中，所述半導體襯底1的材料優(yōu)選為硅。

所述半導體襯底1包括高壓器件區(qū)域3和低壓器件區(qū)域2，在所述半導體襯底中形成有高壓阱區(qū)和低壓阱區(qū)，所述高壓阱區(qū)和所述低壓阱區(qū)之間形成有隔離結(jié)構(gòu)4。

所述淺溝槽隔離的形成方法可以選用現(xiàn)有技術(shù)中常用的方法，例如首先，在半導體襯底1上依次形成第一氧化物層和第一氮化物層。接著，執(zhí)行干法刻蝕工藝，依次對第一氮化物層、第一氧化物層和半導體襯底進行刻蝕以形成溝槽。具體地，可以在第一氮化物層上形成具有圖案的光刻膠層，以該光刻膠層為掩膜對第一氮化物層進行干法刻蝕，以將圖案轉(zhuǎn)移至第一氮化物層，并以光刻膠層和第一氮化物層為掩膜對第一氧化物層和半導體襯底進行刻蝕，以形成溝槽。當然還可以采用其它方法來形成溝槽，由于該工藝以為本領(lǐng)域所熟知，因此不再做進一步描述。

然后，在溝槽內(nèi)填充淺溝槽隔離材料，以形成淺溝槽隔離結(jié)構(gòu)。具體地，可以在第一氮化物層上和溝槽內(nèi)形成淺溝槽隔離材料，所述淺溝槽隔離材料可以為氧化硅、氮氧化硅和/或其它現(xiàn)有的低介電常數(shù)材料；執(zhí)行化學機械研磨工藝并停止在第一氮化物層上，以形成具有淺溝槽隔離結(jié)構(gòu)4。

在本發(fā)明中所述淺溝槽隔離4可以將所述半導體襯底分為高壓器件區(qū)域3和低壓器件區(qū)域2。

然后在所述高壓阱區(qū)和所述低壓阱區(qū)上形成高壓柵極氧化物層5，其中，通過爐管熱過程生成高壓柵極氧化物層5，其中，所述高壓柵極氧化物層5的厚度為130～140埃。

然后通過掩膜層14圖案化所述高壓柵極氧化物層，以減小所述高壓柵極氧化物層5的關(guān)鍵尺寸，同時去除所述低壓阱區(qū)上的所述高壓柵極氧 化物層，如圖1b所示。

執(zhí)行步驟102，在所述低壓器件區(qū)域2和所述高壓柵極氧化物層5的兩側(cè)形成低壓柵極氧化物層6。

具體地，如圖1c所示，在該步驟中通過爐管熱過程生成所述低壓柵極氧化物層6，所述低壓柵極氧化物層6位于所述低壓阱區(qū)上，同時還形成于所述高壓柵極氧化物層5兩側(cè)用于形成源漏的區(qū)域上。

可選地，所述低壓柵極氧化物層6的厚度為24～29埃。

執(zhí)行步驟103，在所述低壓柵極氧化物層6和所述高壓柵極氧化物層5上形成高壓柵極結(jié)構(gòu)15、低壓柵極結(jié)構(gòu)10，和位于柵極結(jié)構(gòu)側(cè)壁上的間隙壁，其中在所述高壓器件區(qū)域3中所述間隙壁的關(guān)鍵尺寸和所述高壓柵極結(jié)構(gòu)的關(guān)鍵尺寸之和等于下方的所述高壓柵極氧化物層5的關(guān)鍵尺寸。

具體地，在該步驟中首先在所述低壓柵極氧化物層6和所述高壓柵極氧化物層5上形成柵極材料層，以覆蓋所述低壓柵極氧化物層6和所述高壓柵極氧化物層5。

其中所述柵極材料層可以選用常用的半導體材料或者金屬材料，并不局限于某一種，在該步驟中所述柵極材料層選用多晶硅。

可選地，在所述柵極材料層上形成圖案化的光刻膠層16，其中在所述高壓器件區(qū)中光刻膠層16的關(guān)鍵尺寸a小于所述高壓柵極氧化物層5的關(guān)鍵尺寸b，如圖1d所示，其中所述高壓柵極氧化物層5的關(guān)鍵尺寸b多出的區(qū)域等于后續(xù)步驟中形成的間隙壁的尺寸，通過該步驟中的設(shè)置可以在后續(xù)的步驟中高壓mos的同低壓mos的源漏區(qū)上的柵氧厚度相同，而且hvmos管的電性不存在差異，使得后續(xù)通過金屬硅化物阻擋層流程中干法刻蝕的控制，就可以完全去除氧化物，不需要再經(jīng)過濕法藥液的工藝，而且金屬硅化物阻擋層工藝中只需要一次干法刻蝕，工藝比較簡單。

然后以所述光刻膠層16為掩膜蝕刻所述柵極材料層，以在所述低壓柵極氧化物層6和所述高壓柵極氧化物層5上形成高壓柵極結(jié)構(gòu)、低壓柵極結(jié)構(gòu)，如圖1e所示。

具體地，在該步驟中可以選用干法蝕刻所述柵極材料層，在所述干法蝕刻中可以選用cf4、chf3，另外加上n2、co2、o2中的一種作為蝕刻氣氛，其中氣體流量為cf410-200sccm，chf310-200sccm，n2或co2或 o210-400sccm，所述蝕刻壓力為30-0mtorr，蝕刻時間為5-120s，可選為5-60s。

可選地，形成輕摻雜源極/漏極(ldd)8于低壓柵極結(jié)構(gòu)以及高壓柵極結(jié)構(gòu)兩側(cè)的襯底中。所述形成ldd的方法可以是離子注入工藝或擴散工藝。所述ldd注入的離子類型根據(jù)將要形成的半導體器件的電性決定，即形成的器件為nmos器件，則ldd注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為pmos器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。

可選地，執(zhí)行完所述ldd之后，還進一步包含熱退火的步驟，以激活所述ldd離子，所述退火步驟一般是將所述襯底置于高真空或高純氣體的保護下，加熱到一定的溫度進行熱處理，在本發(fā)明所述高純氣體可選為氮氣或惰性氣體，所述熱退火步驟的溫度為800-1200℃，可選為1050℃，所述熱退火步驟時間為1-300s。

可選地，在所述低壓柵極結(jié)構(gòu)和所述高壓柵極結(jié)構(gòu)的偏移側(cè)壁上形成間隙壁。

具體地，在所形成的偏移側(cè)墻上形成間隙壁7(spacer)，所述間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者它們組合構(gòu)成。作為本實施例的一個優(yōu)化實施方式，所述間隙壁為氧化硅、氮化硅共同組成，具體工藝為：在半導體襯底上形成第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁。

在柵極的每個側(cè)壁上形成間隙壁，包括氮化物、氧氮化物或它們的組合，是通過沉積和刻蝕形成的。間隙壁結(jié)構(gòu)可以具有不同的厚度，但從底表面開始測量，間隙壁結(jié)構(gòu)的厚度通常為10到30nm。需要說明的是，間隙壁是可選的而非必需的，其主要用于在后續(xù)進行蝕刻或離子注入時保護柵極結(jié)構(gòu)的側(cè)壁不受損傷。

其中在該步驟中在所述高壓器件區(qū)域中，其中在所述高壓器件區(qū)域中所述間隙壁位于所述高壓柵極氧化物層5上且完全能覆蓋所述高壓柵極氧化物層，如圖1e所示。

然后執(zhí)行源漏注入，以在所述高壓柵極結(jié)構(gòu)15和所述低壓柵極結(jié)構(gòu)10的兩側(cè)形成源漏9，其中所述源漏的形成方法可以選用本領(lǐng)域常用的方法并不局限于某一種。

執(zhí)行步驟104，在所述高壓器件區(qū)域3和所述低壓器件區(qū)域2形成金屬硅化物阻擋層11并圖案化，以露出所述高壓柵極結(jié)構(gòu)和低壓柵極結(jié)構(gòu)兩側(cè)的所述低壓柵極氧化物層6。

具體地，如圖1f所示，在該步驟中通過化學氣相淀積cvd工藝淀積氧化膜，以在所述高壓器件區(qū)域3和所述低壓器件區(qū)域2形成金屬硅化物阻擋層11，所述金屬硅化物阻擋層11的厚度約為740～900埃。

然后圖案化所述金屬硅化物阻擋層11，如圖1g所示，在該步驟中在所述高壓器件區(qū)域和低壓器件區(qū)域上形成光刻膠層12，金屬硅化物阻擋層光罩光刻定義自對準的金屬硅化物(salicide)和無自對準的金屬硅化物(salicide)區(qū)域。

執(zhí)行步驟105，去除所述低壓柵極氧化物層6，以露出要形成自對準硅化物的區(qū)域。

具體地，在該步驟中所述干法去除自對準硅化物區(qū)域上的氧化物，形成圖形，同時露出所述高壓柵極結(jié)構(gòu)。

在該步驟中由于hvmos的源漏區(qū)的氧化物厚度與lvmos的相同，僅僅通過干刻就可以將氧化物去除完全，不需要再附加濕刻工藝，如圖1g所示。

執(zhí)行步驟106，在露出的所述區(qū)域和所述高壓柵極結(jié)構(gòu)上形成自對準硅化物13。

具體地，去除所述金屬硅化物阻擋層光刻膠層，并進行金屬鈷(cobalt)的淀積，快速熱退火rta等工藝，形成自對準硅化物13與非自對準硅化物結(jié)構(gòu)，如圖1h所示。

其中所述對準硅化物除了金屬鈷以外還可以選用其他金屬，并不局限于某一種。

至此，完成了本發(fā)明實施例的半導體器件的制造方法的相關(guān)步驟的介紹。在上述步驟之后，還可以包括其他相關(guān)步驟，此處不再贅述。并且，除了上述步驟之外，本實施例的制造方法還可以在上述各個步驟之中或不同的步驟 之間包括其他步驟，這些步驟均可以通過現(xiàn)有技術(shù)中的各種工藝來實現(xiàn)，此處不再贅述。

本發(fā)明公開了一種解決金屬硅化物阻擋層光刻膠脫落的制造方法，在所述方法中將光罩高壓hvmos的源漏區(qū)域的極性定義為刻蝕區(qū)(clear)，高壓hv區(qū)柵極氧化物的關(guān)鍵尺寸(gateoxcd)大于其低壓區(qū)柵極結(jié)構(gòu)的關(guān)鍵尺寸(gatepolycd)，多出的區(qū)域等同于柵極間隙壁(gatespacer)區(qū)域。使得在后續(xù)金屬硅化物阻擋層流程中只需一步干法蝕刻(dryetch)就可以同時去除lv和hv的自對準硅化物(salicide)區(qū)域上的氧化物，mos電性不會受到影響，而且不會造成金屬硅化物阻擋層光刻膠脫落，避免電路失效；并且利于節(jié)約生產(chǎn)成本。最終自對準硅化物(salicide)結(jié)構(gòu)不會受到不利影響。

本發(fā)明的好處在于：

1、采用本發(fā)明的制造方法，低壓mos和高壓mos的自對準硅化物(salicide)結(jié)構(gòu)完成，降低源漏接觸電阻，滿足器件要求。

2、采用本發(fā)明的制造方法，與傳統(tǒng)方法略有差異：形成低壓和高壓mos的不同柵氧厚度的光罩，將其中高壓mos的源漏區(qū)極性定義為刻蝕區(qū)；同時hvmos區(qū)域的柵極氧化物的關(guān)鍵尺寸長度要比柵極結(jié)構(gòu)的關(guān)鍵尺寸大，多出的區(qū)域等同于柵極間隙壁區(qū)域。這樣高壓mos的同低壓mos的源漏區(qū)上的柵氧厚度相同，而且hvmos管的電性不存在差異，使得后續(xù)通過金屬硅化物阻擋層流程中干法刻蝕的控制，就可以完全去除氧化物，不需要再經(jīng)過濕法藥液的工藝，使得金屬硅化物阻擋層光刻膠保持形貌上的穩(wěn)定性，不會發(fā)生光刻膠脫落的缺陷，避免電路失效；并且利于節(jié)約生產(chǎn)成本。最終自對準硅化物結(jié)構(gòu)不會受到不利影響。

3、采用本發(fā)明，金屬硅化物阻擋層工藝中只需要一次干法刻蝕，工藝比較簡單，確保缺陷的良好，制造成本比較低，而且可以達到與傳統(tǒng)制造方法相同的性能要求。

圖2為本發(fā)明一具體實施方式中半導體器件的制備工藝流程圖，具體地包括：

步驟s1：提供半導體襯底，所述半導體襯底包括高壓器件區(qū)域和低壓器件區(qū)域，在所述高壓器件區(qū)域的半導體襯底上形成有圖案化的高壓柵極 氧化物層；

步驟s2：在所述低壓器件區(qū)域的半導體襯底上和所述高壓柵極氧化物層的兩側(cè)形成低壓柵極氧化物層；

步驟s3：在所述低壓柵極氧化物層上形成低壓柵極結(jié)構(gòu)及其間隙壁，同時在所述高壓柵極氧化物層上形成高壓柵極結(jié)構(gòu)及其間隙壁，其中在所述高壓器件區(qū)域中所述間隙壁的關(guān)鍵尺寸和所述高壓柵極結(jié)構(gòu)的關(guān)鍵尺寸之和等于下方的所述高壓柵極氧化物層的關(guān)鍵尺寸；

步驟s4：在所述高壓器件區(qū)域和所述低壓器件區(qū)域形成金屬硅化物阻擋層并圖案化，以露出所述低壓柵極結(jié)構(gòu)兩側(cè)的所述低壓柵極氧化物層和所述高壓柵極結(jié)構(gòu)；

步驟s5：去除露出的所述低壓柵極氧化物層，以露出要形成自對準硅化物的區(qū)域；

步驟s6：在露出的所述區(qū)域和所述高壓柵極結(jié)構(gòu)上形成自對準硅化物。

實施例二

本發(fā)明還提供了一種通過實施例一所述方法制備得到的半導體器件，所述器件包括半導體襯底1，所述半導體襯底1包括高壓器件區(qū)域3和低壓器件區(qū)域2，在所述高壓器件區(qū)域上形成有圖案化的高壓柵極氧化物層5。

所述半導體襯底1可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

在該實施例中，所述半導體襯底1的材料優(yōu)選為硅。

所述半導體襯底1包括高壓器件區(qū)域3和低壓器件區(qū)域2，在所述半導體襯底中形成有高壓阱區(qū)和低壓阱區(qū)，所述高壓阱區(qū)和所述低壓阱區(qū)之間形成有隔離結(jié)構(gòu)4。

所述器件還進一步包括高壓柵極結(jié)構(gòu)15和低壓柵極結(jié)構(gòu)10，和位于柵極結(jié)構(gòu)側(cè)壁上的間隙壁，其中在所述高壓器件區(qū)域3中所述間隙壁的關(guān)鍵尺寸和所述高壓柵極結(jié)構(gòu)的關(guān)鍵尺寸等于下方的所述高壓柵極氧化物層5的關(guān)鍵尺寸。

其中所述高壓柵極氧化物層5的關(guān)鍵尺寸b多出的區(qū)域等于后續(xù)步驟 中形成的間隙壁的尺寸，通過該步驟中的設(shè)置可以在后續(xù)的步驟中高壓mos的同低壓mos的源漏區(qū)上的柵氧厚度相同，而且hvmos管的電性不存在差異，使得后續(xù)通過金屬硅化物阻擋層流程中干法刻蝕的控制，就可以完全去除氧化物，不需要再經(jīng)過濕法藥液的工藝，而且金屬硅化物阻擋層工藝中只需要一次干法刻蝕，工藝比較簡單。

可選地，在所述高壓柵極結(jié)構(gòu)15和低壓柵極結(jié)構(gòu)10的兩側(cè)形成有輕摻雜源極/漏極(ldd)。所述形成ldd的方法可以是離子注入工藝或擴散工藝。所述ldd注入的離子類型根據(jù)將要形成的半導體器件的電性決定，即形成的器件為nmos器件，則ldd注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為pmos器件，則注入的雜質(zhì)離子為硼。

可選地，在所述低壓柵極結(jié)構(gòu)和所述高壓柵極結(jié)構(gòu)的偏移側(cè)壁上形成間隙壁。

在所述高壓柵極結(jié)構(gòu)15和所述低壓柵極結(jié)構(gòu)10的兩側(cè)形成有源漏。

在所述高壓柵極結(jié)構(gòu)15和所述低壓柵極結(jié)構(gòu)10的兩側(cè)的源漏上以及所述高壓柵極結(jié)構(gòu)15還形成有自對準硅化物，其他區(qū)域則形成非自對準硅化物結(jié)構(gòu)，如圖1g-1h所示。

在所述器件制備過程中將其中高壓mos的源漏區(qū)極性定義為刻蝕區(qū)；同時hvmos區(qū)域的柵極氧化物的關(guān)鍵尺寸長度要比柵極結(jié)構(gòu)的關(guān)鍵尺寸大，多出的區(qū)域等同于柵極間隙壁區(qū)域。這樣高壓mos的同低壓mos的源漏區(qū)上的柵氧厚度相同，而且hvmos管的電性不存在差異，使得后續(xù)通過金屬硅化物阻擋層流程中干法刻蝕的控制，就可以完全去除氧化物，不需要再經(jīng)過濕法藥液的工藝，使得金屬硅化物阻擋層光刻膠保持形貌上的穩(wěn)定性，不會發(fā)生光刻膠脫落的缺陷，避免電路失效；并且利于節(jié)約生產(chǎn)成本，進一步提高了半導體器件的性能和良率。

實施例三

本發(fā)明實施例提供一種電子裝置，其包括通過實施例1的方法制備得到的半導體器件。

所述電子裝置可以選自個人計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機和數(shù)碼相機等，但并不局限于上述列舉的裝置。

本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。