本實(shí)用新型屬于超結(jié)VDMOS的制備技術(shù)領(lǐng)域，具體涉及一種超結(jié)VDMOS器件。

背景技術(shù)：

目前比較主流的高壓超結(jié)制備工藝有兩種，一種是以Infineon和ST位代表的多次注入和外延技術(shù)。另一種是以Toshiba和華宏為代表的溝槽刻蝕和回填技術(shù)。兩種技術(shù)相比來說，多次注入和外延技術(shù)比較成熟但價(jià)格昂貴，溝槽刻蝕和回填技術(shù)工藝比較簡(jiǎn)單，成本相對(duì)也比較便宜，對(duì)溝槽刻蝕和回填形成超結(jié)的技術(shù)路徑來說，擊穿電壓在很大程度上取決于溝槽的深度，深度越大，擊穿電壓越高，然而，如果溝槽的深寬比太大的話，回填P型的單晶硅工藝會(huì)是一個(gè)挑戰(zhàn)，那就是容易形成空洞而影響器件的可靠性。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本實(shí)用新型的主要目的在于提供一種超結(jié)VDMOS器件。

為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的：

本實(shí)用新型實(shí)施例提供一種超結(jié)VDMOS器件，該器件包括疊加設(shè)置的N+襯底、第一N-外延層、第二N-外延層，所述第一N-外延層內(nèi)設(shè)置有P型區(qū)，所述第二N-外延層內(nèi)設(shè)置有P-pillar區(qū)，所述P-pillar區(qū)與P型區(qū)對(duì)齊。

上述方案中，所述P-pillar區(qū)與P型區(qū)之間的距離為3um到20um。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果：

本實(shí)用新型通過注入一個(gè)嵌入的p型區(qū)和深溝槽p-pillar區(qū)對(duì)準(zhǔn)、并p型區(qū)和p-pillar區(qū)有一定距離，在保持溝槽的深寬和深寬比的情況下，能有效地提高擊穿電壓，避免因?yàn)闇喜厶?，p型Si回填引起可能的空洞，從而提高器件的可靠性。

附圖說明

圖1為本實(shí)用新型實(shí)施例提供一種超結(jié)VDMOS器件的結(jié)構(gòu)示意圖；

圖2為傳統(tǒng)溝槽超結(jié)合本實(shí)用新型超結(jié)結(jié)構(gòu)模擬的擊穿電壓對(duì)比圖；

圖3為傳統(tǒng)溝槽超結(jié)合本實(shí)用新型超結(jié)結(jié)構(gòu)模擬的電場(chǎng)延x=0的電場(chǎng)分布圖。

具體實(shí)施方式

為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

本實(shí)用新型實(shí)施例提供一種超結(jié)VDMOS器件，如圖1所示，該器件包括疊加設(shè)置的N+襯底1、第一N-外延層2、第二N-外延層10，所述第一N-外延層2內(nèi)設(shè)置有P型區(qū)3，所述第二N-外延層10內(nèi)設(shè)置有P-pillar區(qū)4，所述P-pillar區(qū)4與P型區(qū)3對(duì)齊。

所述P-pillar區(qū)4與P型區(qū)3之間的距離為3um到20um。

所述超結(jié)VDMOS的制備方法，該方法為：在N+襯底1上生長(zhǎng)第一N-外延層2，通過光刻版先進(jìn)行p型雜質(zhì)的硼注入形成P型區(qū)3，繼續(xù)外延生長(zhǎng)第二N-外延層10，在第二N-外延上通過光刻版注入硼，形成body9并推阱；接著在所述第二N-外延層10上通過光刻界定出溝槽區(qū)域并進(jìn)行深溝槽刻蝕和回填P-型單晶硅，形成超結(jié)VDMOS器件的P-pillar區(qū)4；然后進(jìn)行柵氧的熱生長(zhǎng)和N+型多晶硅的淀積；多晶硅光刻后，用光刻工藝界定出N+注入?yún)^(qū)域并注入N+外延層雜質(zhì)，并退火形成N+源區(qū)5；接著進(jìn)行層間介質(zhì)的淀積，并刻蝕出電極總線接口6；濺射金屬Al11，光刻后形成最后的器件結(jié)構(gòu)。

所述進(jìn)進(jìn)行深溝槽刻蝕和回填P-型單晶硅，形成超結(jié)VDMOS器件的P-pillar區(qū)4和位于所述第一N-外延層2的P型區(qū)3對(duì)準(zhǔn)。

所述在N+襯底1上生長(zhǎng)厚度為10-20um的第一N-外延層2。

具體通過以下步驟實(shí)現(xiàn)：

步驟一：在N+襯底1外延生長(zhǎng)厚度10-20um的第一N-外延層2，通過光刻版注入boron形成P型區(qū)3。

步驟二：在第一外延層上繼續(xù)生長(zhǎng)第二N-外延層10。

步驟三：第二N-外延層10上熱生長(zhǎng)400A氧化層，通過光刻版注入p型雜質(zhì)并推阱形成body9。

步驟四：接下來用光刻版進(jìn)行深溝槽刻蝕和p型單晶硅的回填，利用CMP技術(shù)把溝槽外部的p型Si去除，形成p-pillar區(qū)4。

步驟五：接下來進(jìn)行一定厚度的柵氧熱生長(zhǎng)并進(jìn)行N型摻雜的poly淀積，通過光刻版poly干法刻蝕，形成柵極8。

步驟六：然后通過光刻版注入N型雜質(zhì)As或P并推阱，形成N+源區(qū)5。

步驟七：接著一定厚度的SiO₂層的淀積生長(zhǎng)（即ILD層間介質(zhì)7）并進(jìn)行孔的光刻形成電極總線接口6。

步驟八：最后金屬Al11的濺射和光刻，形成器件的最終結(jié)構(gòu)，如圖1所示。

本實(shí)用新型超結(jié)結(jié)構(gòu)（圖1）與為傳統(tǒng)溝槽超結(jié)結(jié)構(gòu)對(duì)比，其中溝槽深度和整個(gè)外延層厚度相同。

圖2為傳統(tǒng)溝槽超結(jié)合本實(shí)用新型超結(jié)結(jié)構(gòu)模擬的擊穿電壓對(duì)比圖，其中溝槽深度和整個(gè)外延層厚度相同，從模擬的擊穿電壓結(jié)果來看，本實(shí)用新型引入嵌入的P型區(qū)3，能有效提高器件的擊穿電壓。

圖3為傳統(tǒng)溝槽超結(jié)合本實(shí)用新型超結(jié)結(jié)構(gòu)模擬的電場(chǎng)延x=0的電場(chǎng)分布，其中溝槽深度和整個(gè)外延層厚度相同，擊穿電壓就是電場(chǎng)沿y方向的積分，由于本實(shí)用新型嵌入p 型區(qū)的引入，使得電場(chǎng)在尾端下降更為平緩，從而使電場(chǎng)的積分面積更大，從而擊穿電壓增加。

在超結(jié)的p-pillar底部注入一個(gè)嵌入式的P型區(qū)3，這個(gè)P型區(qū)3和超結(jié)p-pillar是對(duì)準(zhǔn)的。

所述P型區(qū)3與超結(jié)的p-pillar是不相連的，距離從3um到20um之內(nèi)。

以上所述，僅為本實(shí)用新型的較佳實(shí)施例而已，并非用于限定本實(shí)用新型的保護(hù)范圍。