本申請(qǐng)涉及半導(dǎo)體集成電路的技術(shù)領(lǐng)域，具體而言，涉及一種PIP電容器的制作方法、PIP電容器及EEPROM存儲(chǔ)單元。

背景技術(shù)：

PIP(多晶硅/絕緣層/多晶硅)電容器的上下電極均為多晶硅，且PIP電容器的電極可以與MOS器件中的多晶硅柵極一起形成，從而使得PIP電容器的制作能夠與MOS器件的制作相兼容，進(jìn)而降低了PIP電容器的制造成本?；谏鲜鲈?，PIP電容器被廣泛應(yīng)用于半導(dǎo)體器件的制作。

如圖1所示，現(xiàn)有PIP電容器包括依次設(shè)置于半導(dǎo)體基體10′上的隧穿氧化物層20′和第一多晶硅層30′，覆蓋第一多晶硅層30′表面設(shè)置的絕緣層層40′，以及設(shè)置于所述絕緣層層40′上第二多晶硅層50′。該P(yáng)IP電容器通過在半導(dǎo)體基體10′上依次形成第一多晶硅層30′、絕緣層層40′和第二多晶硅層50′而成。該方法形成的PIP電容器的第一多晶硅層30′具有垂直邊角，該垂直邊角會(huì)導(dǎo)致第一多晶硅層30′和第二多晶硅之間的電場(chǎng)不均勻，且容易在該垂直邊角附近位置產(chǎn)生較高的電場(chǎng)，從而容易造成位于該垂直邊角附近的絕緣層層40′產(chǎn)生局部放電，進(jìn)而導(dǎo)致PIP電容器容易被擊穿，并使得PIP電容器具有較小的耐受電壓。

由于PIP電容器的耐受電壓較小，限制了其在高壓器件中的應(yīng)用。例如，EEPROM(電可擦可編程只讀存儲(chǔ)器)的擦寫操作需要高壓(大于15.7V)，現(xiàn)有技術(shù)中通過電荷泵電路將電源電壓提升至高壓(即電荷泵電路的輸出電壓)，以供給EEPROM的擦寫電路使用，而輸出電壓遠(yuǎn)遠(yuǎn)高于PIP電容器的耐受電壓(5V)。因此，如何提高PIP電容器的耐受電壓，成為PIP電容器的制作領(lǐng)域中亟待克服的技術(shù)難題之一。

技術(shù)實(shí)現(xiàn)要素：

本申請(qǐng)旨在提供一種PIP電容器的制作方法、PIP電容器及EEPROM存儲(chǔ)單元，以提高PIP電容器的耐受電壓。

為了實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘环NPIP電容器的制作方法，該制作方法包括：在半導(dǎo)體基體上形成第一多晶硅層；在第一多晶硅層的兩側(cè)側(cè)壁上形成第二多晶硅層，且第二多晶硅層的表面與第一多晶硅層的上表面弧狀連接；形成覆蓋第一多晶硅層和第二多晶硅層的絕緣層；在絕緣層上形成第三多晶硅層。

進(jìn)一步地，在形成第二多晶硅層的步驟中，形成表面與第一多晶硅層的上表面之間夾角 為30°～60°的第二多晶硅層。

進(jìn)一步地，形成第二多晶硅層的步驟包括：形成覆蓋第一多晶硅層和半導(dǎo)體基體的第二多晶硅材料；刻蝕第二多晶硅材料，以形成第二多晶硅層。

進(jìn)一步地，在刻蝕第二多晶硅材料的步驟中，采用干法刻蝕工藝去除位于第一多晶硅層的上表面上的第二多晶硅材料，并去除位于第一多晶硅層的兩側(cè)側(cè)壁上的部分第二多晶硅材料。

進(jìn)一步地，形成第一多晶硅層的步驟包括：在半導(dǎo)體基體的表面上形成第一多晶硅材料；在第一多晶硅形成具有圖案的光刻膠；沿光刻膠中圖案刻蝕第一多晶硅材料，以形成第一多晶硅層。

進(jìn)一步地，在形成第一多晶硅材料之前，在半導(dǎo)體基體的表面上形成氧化物材料；在刻蝕第一多晶硅材料的步驟中，依次刻蝕第一多晶硅材料和氧化物材料，以形成第一多晶硅層和位于第一多晶硅層與半導(dǎo)體基體之間的隧穿氧化物層。

進(jìn)一步地，在形成絕緣層的步驟中，形成覆蓋第一多晶硅層和第二多晶硅層的ONO層，并將ONO層作為絕緣層。

本申請(qǐng)還提供了一種PIP電容器，該P(yáng)IP電容器包括：第一多晶硅層，設(shè)置于半導(dǎo)體基體上；第二多晶硅層，設(shè)置于第一多晶硅層的兩側(cè)側(cè)壁上，且第二多晶硅層的表面與第一多晶硅層的上表面弧狀連接；絕緣層，設(shè)置于第一多晶硅層和第二多晶硅層的表面上；第三多晶硅層，設(shè)置于絕緣層上。

進(jìn)一步地，第二多晶硅層的表面與第一多晶硅層的上表面之間的夾角為30°～60°。

進(jìn)一步地絕緣層為ONO層。

本申請(qǐng)還提供了一種EEPROM存儲(chǔ)單元，該EEPROM存儲(chǔ)單元包括：半導(dǎo)體基體；選擇柵，設(shè)置于半導(dǎo)體基體上；權(quán)利要求8或9的PIP電容器，設(shè)置于半導(dǎo)體基體上；源極，設(shè)置于PIP電容器遠(yuǎn)離選擇柵一側(cè)的半導(dǎo)體基體中，漏極，設(shè)置于選擇柵遠(yuǎn)離PIP電容器的一側(cè)的半導(dǎo)體基體中。

進(jìn)一步地，PIP電容器中第一多晶硅層和第二多晶硅層形成浮柵，PIP電容器中第三多晶硅層形成控制柵。

應(yīng)用本申請(qǐng)的技術(shù)方案，本申請(qǐng)通過在第一多晶硅層的兩側(cè)側(cè)壁上形成表面與第一多晶硅層的上表面弧狀連接的第二多晶硅層，以使得第一多晶硅層的垂直邊角變得圓滑，從而減少了由垂直邊角導(dǎo)致的絕緣層的局部放電以及PIP電容器的擊穿，進(jìn)而提高了PIP電容器的耐受電壓。

附圖說明

構(gòu)成本申請(qǐng)的一部分的說明書附圖用來提供對(duì)本申請(qǐng)的進(jìn)一步理解，本申請(qǐng)的示意性實(shí) 施例及其說明用于解釋本申請(qǐng)，并不構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。在附圖中：

圖1示出了現(xiàn)有PIP電容器的剖面結(jié)構(gòu)示意圖；

圖2示出了本申請(qǐng)實(shí)施方式所提供的PIP電容器的制作方法的流程示意圖；

圖3示出了在本申請(qǐng)實(shí)施方式所提供的PIP電容器的制作方法中，在半導(dǎo)體基體上形成第一多晶硅層后的基體的剖面結(jié)構(gòu)示意圖；

圖4示出了在圖3所示的第一多晶硅層的兩側(cè)側(cè)壁上形成表面與第一多晶硅層的上表面弧狀連接的第二多晶硅層后的基體的剖面結(jié)構(gòu)示意圖；

圖5示出了形成覆蓋第圖4所示的第一多晶硅層和第二多晶硅層的絕緣層后的基體的剖面結(jié)構(gòu)示意圖；

圖6示出了在圖5所示的絕緣層上形成第三多晶硅層后的基體的剖面結(jié)構(gòu)示意圖；以及

圖7示出了本申請(qǐng)實(shí)施方式所提供的EEPROM存儲(chǔ)單元的的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本申請(qǐng)。

需要注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施方式，而非意圖限制根據(jù)本申請(qǐng)的示例性實(shí)施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用屬于“包含”和/或“包括”時(shí)，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。

為了便于描述，在這里可以使用空間相對(duì)術(shù)語，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用來描述如在圖中所示的一個(gè)器件或特征與其他器件或特征的空間位置關(guān)系。應(yīng)當(dāng)理解的是，空間相對(duì)術(shù)語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構(gòu)造上方”或“在其他器件或構(gòu)造之上”的器件之后將被定位為“在其他器件或構(gòu)造下方”或“在其他器件或構(gòu)造之下”。因而，示例性術(shù)語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對(duì)這里所使用的空間相對(duì)描述作出相應(yīng)解釋。

正如背景技術(shù)中所介紹的，現(xiàn)有制作方法得到的PIP電容器中第一多晶硅層具有垂直邊角，該垂直邊角會(huì)導(dǎo)致在該垂直邊角附近位置產(chǎn)生較高的電場(chǎng)，從而容易造成位于該垂直邊角附近的絕緣層產(chǎn)生局部放電，進(jìn)而導(dǎo)致PIP電容器容易被擊穿，并使得PIP電容器具有較小的耐受電壓。本申請(qǐng)的發(fā)明人針對(duì)上述問題進(jìn)行研究，提出了一種PIP電容器的制作方法。如圖2所示，該制作方法包括：在半導(dǎo)體基體上形成第一多晶硅層；在第一多晶硅層的兩側(cè)側(cè)壁上形成第二多晶硅層，且第二多晶硅層的表面與第一多晶硅層的上表面弧狀連接；形成覆 蓋第一多晶硅層和第二多晶硅層的絕緣層；在絕緣層上形成第三多晶硅層。

上述制作方法通過在第一多晶硅層的兩側(cè)側(cè)壁上形成表面與第一多晶硅層的上表面弧狀連接的第二多晶硅層，以使得第一多晶硅層的垂直邊角變得圓滑，從而減少了由垂直邊角導(dǎo)致的絕緣層的局部放電以及PIP電容器的擊穿，進(jìn)而提高了PIP電容器的耐受電壓。

下面將更詳細(xì)地描述根據(jù)本申請(qǐng)的示例性實(shí)施方式。然而，這些示例性實(shí)施方式可以由多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施方式。應(yīng)當(dāng)理解的是，提供這些實(shí)施方式是為了使得本申請(qǐng)的公開徹底且完整，并且將這些示例性實(shí)施方式的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員，在附圖中，為了清楚起見，擴(kuò)大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的器件，因而將省略對(duì)它們的描述。

圖3至圖6示出了本申請(qǐng)?zhí)峁┑腜IP電容器的制作方法中，經(jīng)過各個(gè)步驟后得到的基體的剖面結(jié)構(gòu)示意圖。下面將結(jié)合圖3至圖6，進(jìn)一步說明本申請(qǐng)所提供的PIP電容器的制作方法。

首先，在半導(dǎo)體基體10上形成第一多晶硅層30，其結(jié)構(gòu)如圖3所示。具體地，在一種優(yōu)選的實(shí)施方式中，形成第一多晶硅層30的步驟包括：在半導(dǎo)體基體10的表面上形成第一多晶硅材料；在第一多晶硅形成具有圖案的光刻膠；沿光刻膠中圖案刻蝕第一多晶硅材料，以形成第一多晶硅層30。

本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)知曉，本申請(qǐng)?zhí)峁┑腜IP電容器還可以包括設(shè)置在半導(dǎo)體基體10和第一多晶硅層30之間的隧穿氧化物層20。此時(shí)，形成第一多晶硅層30和隧穿氧化物層20的步驟包括：在形成第一多晶硅材料之前，在半導(dǎo)體基體10的表面上形成氧化物材料；在刻蝕第一多晶硅材料的步驟中，依次刻蝕第一多晶硅材料和氧化物材料，以形成第一多晶硅層30和位于第一多晶硅層30與半導(dǎo)體基體10之間的隧穿氧化物層20。

上述氧化物材料可以為SiO₂等。形成上述第一多晶硅材料和氧化物材料的工藝可以為化學(xué)氣相沉積或?yàn)R射等，其具體工藝參數(shù)可以根據(jù)現(xiàn)有技術(shù)進(jìn)行設(shè)定?？涛g第一過晶硅材料和氧化物材料的工藝可以為干法刻蝕，更優(yōu)選為等離子體刻蝕，刻蝕的具體工藝參數(shù)可以根據(jù)現(xiàn)有技術(shù)進(jìn)行設(shè)定。

完成在在半導(dǎo)體基體10上形成第一多晶硅層30的步驟之后，第一多晶硅層30的兩側(cè)側(cè)壁上形成第二多晶硅層40，且第二多晶硅層40的表面與第一多晶硅層30的上表面弧狀連接，其結(jié)構(gòu)如圖4所示。該步驟通過在第一多晶硅層30的兩側(cè)側(cè)壁上形成表面與第一多晶硅層30的上表面弧狀連接的第二多晶硅層40，以使得第一多晶硅層30的垂直邊角變得圓滑，從而減少了后續(xù)形成的絕緣層50中的局部放電以及PIP電容器的擊穿，進(jìn)而提高了PIP電容器的耐受電壓。

上述第二多晶硅層40的表面與第一多晶硅層30的上表面之間夾角越小，第一多晶硅層30的垂直邊角變得越圓滑，越有利于提高PIP電容器的耐受電壓?？紤]到實(shí)際工藝條件，在一種優(yōu)選實(shí)施方式中，在形成第二多晶硅層40的步驟中形成表面與第一多晶硅層30的上表面之間夾角為30°～60°的第二多晶硅層40。

本領(lǐng)域的技術(shù)人員可以根據(jù)本申請(qǐng)的教導(dǎo)，選擇形成上述第二多晶硅層40的方法。在一種優(yōu)選的實(shí)施方式中，形成第二多晶硅層40的步驟包括：形成覆蓋第一多晶硅層30和半導(dǎo)體基體10的第二多晶硅材料；刻蝕第二多晶硅材料，以形成第二多晶硅層40。

形成上述第二多晶硅材料的工藝可以為化學(xué)氣相沉積或?yàn)R射等。在刻蝕第二多晶硅材料的步驟中，刻蝕去除位于第一多晶硅層30的上表面上的第二多晶硅材料，并去除位于第一多晶硅層30的兩側(cè)側(cè)壁上的部分第二多晶硅材料，以形成第二多晶硅層40?？涛g第二多晶硅材料的工藝可以為干法刻蝕，更優(yōu)選為等離子體干法刻蝕?？涛g的工藝參數(shù)(等離子體的濺射功率、刻蝕的溫度和刻蝕時(shí)間等)可以根據(jù)現(xiàn)有技術(shù)進(jìn)行設(shè)定，在一種可選的實(shí)施方式中，濺射功率為400～1000w，刻蝕溫度為200～400℃，刻蝕時(shí)間為20～120s。

完成第一多晶硅層30的兩側(cè)側(cè)壁上形成第二多晶硅層40，且第二多晶硅層40的表面與第一多晶硅層30的上表面弧狀連接的步驟之后，形成覆蓋第一多晶硅層30和第二多晶硅層40的絕緣層50，進(jìn)而形成如圖5所示的基體結(jié)構(gòu)。該絕緣層50的結(jié)構(gòu)和材料可以按照現(xiàn)有技術(shù)進(jìn)行設(shè)定。優(yōu)選地，在形成絕緣層50的步驟中，形成覆蓋第一多晶硅層30和第二多晶硅層40的ONO層，并將ONO層作為絕緣層50。其中，ONO層是指氧化物/氮化物/氧化物層。作為示例，ONO層為SiO₂/Si₃N₄/SiO₂。形成上述絕緣層50的工藝可以為化學(xué)氣相沉積等，其具體工藝參數(shù)可以根據(jù)現(xiàn)有技術(shù)進(jìn)行設(shè)定。

完成形成覆蓋第一多晶硅層30和第二多晶硅層40的絕緣層50的步驟之后，在絕緣層50上形成第三多晶硅層60，進(jìn)而形成如圖6所示的基體結(jié)構(gòu)?？蛇x地，成第二多晶硅層40的步驟包括：形成覆蓋絕緣層50和半導(dǎo)體基體10的第三多晶硅材料；刻蝕第三多晶硅材料，以形成第三多晶硅層60。

形成上述第三多晶硅材料的工藝可以為化學(xué)氣相沉積或?yàn)R射等?？涛g第三多晶硅材料的工藝可以為干法刻蝕，更優(yōu)選為等離子體干法刻蝕?？涛g的工藝參數(shù)(等離子體的濺射功率、刻蝕的溫度和刻蝕時(shí)間等)可以根據(jù)現(xiàn)有技術(shù)進(jìn)行設(shè)定，在一種可選的實(shí)施方式中，濺射功率為400～1000w，刻蝕溫度為200～400℃，刻蝕時(shí)間為20～120s。

同時(shí)，本申請(qǐng)還提供了一種PIP電容器。如圖6所示，該P(yáng)IP電容器包括：第一多晶硅層30，設(shè)置于半導(dǎo)體基體10上；第二多晶硅層40，設(shè)置于第一多晶硅層30的兩側(cè)側(cè)壁上，且第二多晶硅層40的表面與第一多晶硅層30的上表面弧狀連接；絕緣層50，設(shè)置于第一多晶硅層30和第二多晶硅層40的表面上；第三多晶硅層60，設(shè)置于絕緣層50上。

上述PIP電容器中，通過在第一多晶硅層30的兩側(cè)側(cè)壁上設(shè)置表面與第一多晶硅層30的上表面弧狀連接的第二多晶硅層40，以使得第一多晶硅層30的垂直邊角變得圓滑，從而減少了由垂直邊角導(dǎo)致的絕緣層50的局部放電以及PIP電容器的擊穿，進(jìn)而提高了PIP電容器的耐受電壓。

根據(jù)本申請(qǐng)的教導(dǎo)本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，第二多晶硅層40的表面與第一多晶硅層30的上表面之間夾角越小，第一多晶硅層30的垂直邊角變得越圓滑，越有利于提高PIP電容器的耐受電壓?？紤]到實(shí)際工藝條件，在一種優(yōu)選實(shí)施方式中，第二多晶硅層40的表面與第 一多晶硅層30的上表面之間的夾角為30°～60°。

上述PIP電容器中絕緣層50的結(jié)構(gòu)和材料可以按照現(xiàn)有技術(shù)進(jìn)行設(shè)置。優(yōu)選地，絕緣層50為ONO層。其中，ONO層是指氧化物/氮化物/氧化物層。優(yōu)選地，ONO層為SiO₂/Si₃N₄/SiO₂。

另外，本申請(qǐng)還提供了一種包括PIP電容器的EEPROM存儲(chǔ)單元。如圖7所示，該EEPROM存儲(chǔ)單元包括：半導(dǎo)體基體10；選擇柵70，設(shè)置于半導(dǎo)體基體10上；權(quán)利要求8或9的PIP電容器，設(shè)置于半導(dǎo)體基體10上；源極80，設(shè)置于PIP電容器遠(yuǎn)離選擇柵70一側(cè)的半導(dǎo)體基體10中，漏極90，設(shè)置于選擇柵70遠(yuǎn)離PIP電容器的一側(cè)的半導(dǎo)體基體10中。

在將本申請(qǐng)?zhí)峁┑腜IP電容器用于EPROM存儲(chǔ)單元時(shí)，PIP電容器中第一多晶硅層30和第二多晶硅層40形成浮柵，PIP電容器中第三多晶硅層60形成控制柵。同時(shí)，由于PIP電容器中第一多晶硅層30的垂直邊角變得圓滑，從而減少了由垂直邊角導(dǎo)致的絕緣層50的局部放電以及PIP電容器的擊穿，進(jìn)而提高了PIP電容器的耐受電壓，并進(jìn)一步提高了EEPROM存儲(chǔ)單元的性能。

上述EPROM存儲(chǔ)單元中，源極80和漏極90中的摻雜濃度等可以根據(jù)現(xiàn)有技術(shù)進(jìn)行設(shè)定?？蛇x地，漏極90為雙摻雜漏極90(DDD)。同時(shí)，由EPROM存儲(chǔ)單元可進(jìn)一步得到EPROM。具體地，EPROM還包括設(shè)置于柵極和控制柵極上的層間介質(zhì)層，以及設(shè)置于在源極80、漏極90和控制柵上的金屬接觸層。當(dāng)然，EPROM還包括后期封裝結(jié)構(gòu)等，在此不再贅述。

從以上的描述中，可以看出，本申請(qǐng)上述的實(shí)施例實(shí)現(xiàn)了如下技術(shù)效果：本申請(qǐng)通過在第一多晶硅層的兩側(cè)側(cè)壁上形成表面與第一多晶硅層的上表面弧狀連接的第二多晶硅層，以使得第一多晶硅層的垂直邊角變得圓滑，從而減少了由垂直邊角導(dǎo)致的絕緣層的局部放電以及PIP電容器的擊穿，進(jìn)而提高了PIP電容器的耐受電壓。

以上所述僅為本申請(qǐng)的優(yōu)選實(shí)施例而已，并不用于限制本申請(qǐng)，對(duì)于本領(lǐng)域的技術(shù)人員來說，本申請(qǐng)可以有各種更改和變化。凡在本申請(qǐng)的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請(qǐng)的保護(hù)范圍之內(nèi)。