本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法。

背景技術(shù)：

現(xiàn)有技術(shù)半導(dǎo)體器件的形成步驟包括：

請參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100表面形成有晶體管，所述晶體管包括：位于半導(dǎo)體襯底100表面的柵介質(zhì)層110，覆蓋所述柵介質(zhì)層110的柵電極層120，覆蓋所述柵介質(zhì)層110和柵電極層120側(cè)壁的側(cè)墻130，以及分別位于所述側(cè)墻130兩側(cè)的源極140和漏極150；

請參考圖2，形成覆蓋所述半導(dǎo)體襯底100和整個晶體管的層間介質(zhì)層160；形成位于所述層間介質(zhì)層160表面的圖形化的光刻膠層170，所述圖形化的光刻膠層170定義出后續(xù)形成的導(dǎo)電插塞的位置；

請參考圖3，以所述圖形化的光刻膠層170為掩膜，刻蝕所述層間介質(zhì)層160，形成多個貫穿層間介質(zhì)層160的開口180，所述開口180分別暴露出晶體管的柵電極層120、源極140和漏極150；

請參考圖4，形成填充滿所述開口180(如圖3所示)的導(dǎo)電插塞190。

然而，隨著半導(dǎo)體制造技術(shù)的進一步發(fā)展，工藝節(jié)點進一步增加，上述方法形成的半導(dǎo)體器件易產(chǎn)生漏電流，半導(dǎo)體器件的性能有待進一步提高。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導(dǎo)體器件的形成方法，形成的半導(dǎo)體器件不易產(chǎn)生漏電流，半導(dǎo)體器件的性能優(yōu)越。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底；形成位于所述半導(dǎo)體襯底表面的柵介質(zhì)層和覆蓋所述柵介質(zhì)層的第一柵電極層；形成覆蓋所述柵介質(zhì)層和第一柵電極層側(cè)壁的側(cè)墻；形成位于所述側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的源極和漏極；形成犧牲層，所述犧牲層覆蓋部分側(cè)墻、半導(dǎo)體襯底表面、源極和漏極，但暴露出第一柵電極層表面；去除部分厚度的第一柵電極層，形成第二柵電極層；形成第二柵電極層后， 去除所述犧牲層；形成覆蓋第二柵電極層、側(cè)墻、半導(dǎo)體襯底表面、源極和漏極的層間介質(zhì)層；形成貫穿所述層間介質(zhì)層的多個開口，所述開口暴露出第二柵電極層、源極和漏極；形成位于所述開口內(nèi)，與第二柵電極層、源極和漏極相接觸的導(dǎo)電插塞。

可選的，所述第一柵電極層的厚度比第二柵電極層的厚度大50埃-100埃。

可選的，所述第一柵電極層的材料為多晶硅或金屬材料；所述第二柵電極層的材料為多晶硅或金屬材料。

可選的，去除部分厚度的第一柵電極層，形成第二柵電極層的工藝為干法刻蝕工藝。

可選的，當所述第一柵電極層的材料為金屬材料時，去除部分厚度的第一柵電極層，形成第二柵電極層的工藝參數(shù)為：壓強范圍為0-20毫托；功率范圍為400瓦-800瓦，刻蝕氣體為氯氣、溴化氫、氬氣和氮氣。

可選的，當所述第一柵電極層的材料為多晶硅時，去除部分厚度的第一柵電極層，形成第二柵電極層的工藝參數(shù)為：壓強范圍為0-20毫托；功率范圍為400瓦-800瓦，刻蝕氣體為氯氣、溴化氫、氬氣和氦氣。

可選的，所述犧牲層的材料為無定形碳或有機絕緣材料。

可選的，還包括：在去除犧牲層后，形成層間介質(zhì)層前，形成覆蓋第二柵電極層、源極和漏極的接觸層。

可選的，所述接觸層的材料為金屬硅化物或具有摻雜離子的半導(dǎo)體材料。

可選的，形成貫穿所述層間介質(zhì)層的多個開口后，所述側(cè)墻的高度至少為100埃-150埃。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

首先形成覆蓋所述柵介質(zhì)層的第一柵電極層，然后形成覆蓋所述柵介質(zhì)層和第一柵電極層側(cè)壁的側(cè)墻，之后再去除部分厚度的第一柵電極層形成第二柵電極層。如此以來，側(cè)墻與第二柵電極層間具有高度差，也就是說，本發(fā)明的實施例的側(cè)墻高度較現(xiàn)有技術(shù)的大，即便后續(xù)在刻蝕層間介質(zhì)層形成開口的過程中，用作轉(zhuǎn)移圖形的光刻膠圖形發(fā)生偏移，由于側(cè)墻的高度較高， 因此最后形成開口時，側(cè)墻仍能較好的覆蓋半導(dǎo)體襯底，因此后續(xù)形成的導(dǎo)電插塞與側(cè)墻底部的半導(dǎo)體襯底不發(fā)生接觸，避免了該部分區(qū)域短路導(dǎo)致的漏電流，半導(dǎo)體器件的性能得到提高。

進一步，所述第一柵電極層的厚度比第二柵電極層的厚度大50埃-100埃，形成開口后，剩余的側(cè)墻更多，后續(xù)可更好的將導(dǎo)電插塞與側(cè)墻底部的半導(dǎo)體襯底隔離，進一步提高半導(dǎo)體器件的性能。

更進一步的，在去除犧牲層后，形成層間介質(zhì)層前，形成覆蓋第二柵電極層、源極和漏極的接觸層。所述接觸層可有效降低第二柵電極層和導(dǎo)電插塞之間、源極和導(dǎo)電插塞之間、以及漏極和導(dǎo)電插塞之間的接觸電阻，進一步提高半導(dǎo)體器件的性能。

附圖說明

圖1-圖5是現(xiàn)有技術(shù)半導(dǎo)體器件的形成過程的剖面結(jié)構(gòu)示意圖；

圖6-圖13是本發(fā)明實施例的半導(dǎo)體器件的形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

正如背景技術(shù)所述，現(xiàn)有技術(shù)的方法形成的半導(dǎo)體器件易產(chǎn)生漏電流，半導(dǎo)體器件的性能有待進一步提高。

經(jīng)研究發(fā)現(xiàn)，請參考圖5，隨著半導(dǎo)體制造技術(shù)的進一步發(fā)展，工藝節(jié)點進一步增加，實際形成圖形化的光刻膠層170時，其用于定義導(dǎo)電插塞位置的圖形發(fā)生了偏移，以所述發(fā)生偏移的光刻膠層170為掩膜刻蝕層間介質(zhì)層160形成開口180(參考圖3)時，還刻蝕了部分側(cè)墻130，使得原本被側(cè)墻130覆蓋的部分半導(dǎo)體襯底100(圖中虛線所示)暴露于開口180中，因而后續(xù)形成的導(dǎo)電插塞190與上述原本被側(cè)墻130覆蓋的部分半導(dǎo)體襯底100相接觸，從而造成了短路，產(chǎn)生漏電流，影響了半導(dǎo)體器件的性能。

經(jīng)過進一步研究發(fā)現(xiàn)，即便圖形化的光刻膠層170中用于定義導(dǎo)電插塞位置的圖形發(fā)生了偏移，若刻蝕形成開口180時，未暴露出被側(cè)墻130覆蓋的部分半導(dǎo)體襯底100，形成的導(dǎo)電插塞190不與原本被側(cè)墻130覆蓋的部分半導(dǎo)體襯底100相接觸，則可以避免短路，產(chǎn)生漏電流，半導(dǎo)體器件的性能 不會受影響。

在此基礎(chǔ)上，本發(fā)明的實施例提供了一種半導(dǎo)體器件的形成方法，提供半導(dǎo)體襯底；形成位于所述半導(dǎo)體襯底表面的柵介質(zhì)層；形成覆蓋所述柵介質(zhì)層的第一柵電極層；形成覆蓋所述柵介質(zhì)層和第一柵電極層側(cè)壁的側(cè)墻；形成位于所述側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的源極和漏極；形成犧牲層，所述犧牲層覆蓋部分側(cè)墻、半導(dǎo)體襯底表面、源極和漏極，但暴露出第一柵電極層表面；去除部分厚度的第一柵電極層，形成第二柵電極層；形成第二柵電極層后，去除所述犧牲層；形成覆蓋第二柵電極層、側(cè)墻、半導(dǎo)體襯底表面、源極和漏極的層間介質(zhì)層；形成貫穿所述層間介質(zhì)層的多個導(dǎo)電插塞，所述導(dǎo)電插塞分別與第二柵電極層、源極和漏極相接觸。相比于現(xiàn)有技術(shù)，在形成導(dǎo)電插塞的過程中，即便圖形化的光刻膠層發(fā)生偏移，也僅刻蝕掉部分厚度的側(cè)墻，并不會暴露出被側(cè)墻覆蓋的部分半導(dǎo)體襯底，因而形成的導(dǎo)電插塞與被側(cè)墻覆蓋的部分半導(dǎo)體襯底不直接接觸，避免了短路，產(chǎn)生漏電流。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

請參考圖6，提供半導(dǎo)體襯底200；形成位于所述半導(dǎo)體襯底200表面的柵介質(zhì)層205；形成覆蓋所述柵介質(zhì)層205的第一柵電極層210。

所述半導(dǎo)體襯底200用于為后續(xù)工藝提供平臺，所述半導(dǎo)體襯底200為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或III-V族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等。本發(fā)明的實施例中，所述半導(dǎo)體襯底200為硅襯底，并且，所述半導(dǎo)體襯底200包括第一區(qū)域I和與之相鄰的第二區(qū)域II，其中，第一區(qū)域I用于形成n型場效應(yīng)管，第二區(qū)域II用于形成p型場效應(yīng)管，兩者之間通過淺溝槽結(jié)構(gòu)201相隔離。

所述柵介質(zhì)層205用于在后續(xù)隔離n型場效應(yīng)管的柵電極層和半導(dǎo)體襯底200、并且隔離p型場效應(yīng)管的柵電極層和半導(dǎo)體襯底200。所述柵介質(zhì)層205的材料為氧化硅或高K介質(zhì)，例如氧化鉿、氧化鈦、氧化鋁等。本發(fā)明的實施例中，所述柵介質(zhì)層205的材料為氧化硅。

所述第一柵電極層210用于后續(xù)刻蝕形成n型場效應(yīng)管和p型場效應(yīng)管 的柵極，所述第一柵電極層210的厚度比預(yù)定形成的n型場效應(yīng)管和p型場效應(yīng)管的柵極厚度大50埃-100埃，以便于后續(xù)形成較高厚度的側(cè)墻。本發(fā)明的實施例中，預(yù)定形成的n型場效應(yīng)管和p型場效應(yīng)管的柵極厚度為400埃，第一柵電極層210的厚度為480埃。

所述第一柵電極層210的形成工藝為沉積工藝，所述第一柵電極層210的材料為多晶硅或金屬(例如鋁、銅等)。本發(fā)明的實施例中，所述第一柵電極層210的材料為多晶硅。

請參考圖7，形成覆蓋所述柵介質(zhì)層205和第一柵電極層210側(cè)壁的側(cè)墻215；形成位于所述側(cè)墻215兩側(cè)的半導(dǎo)體襯底200內(nèi)的源極和漏極(未標示)。

所述側(cè)墻215用于后續(xù)隔離第二柵電極層、導(dǎo)電插塞以及位于側(cè)墻215底部的部分半導(dǎo)體襯底200。所述側(cè)墻215的形成步驟包括：形成覆蓋所述第二柵電極層210的頂部和側(cè)壁、柵介質(zhì)層205的側(cè)壁、以及半導(dǎo)體襯底200表面的側(cè)墻薄膜(未圖示)；回刻蝕所述側(cè)墻薄膜，形成覆蓋所述第一柵電極層210的側(cè)壁和柵介質(zhì)層205的側(cè)壁的側(cè)墻215。由于第一柵電極層210的厚度比預(yù)定形成的n型場效應(yīng)管和p型場效應(yīng)管的柵極厚度大50埃-100埃，而側(cè)墻215覆蓋第一柵電極層210的側(cè)壁，自然地，相比于預(yù)定形成的n型場效應(yīng)管和p型場效應(yīng)管而言，所述側(cè)墻215的高度較大，大于后續(xù)形成的第二柵電極層的高度。

所述側(cè)墻215的材料與第一柵電極層210的材料間的刻蝕選擇比小于1，即相同刻蝕工藝下，刻蝕第一柵電極層210的速率大于刻蝕側(cè)墻215的速率。所述側(cè)墻215還應(yīng)是絕緣材料，以起到前文中所述的隔離效果。因此，所述側(cè)墻215的材料為氮氧化硅、氮化硅、氮化鈦等。本發(fā)明的實施例中，所述側(cè)墻215的材料為氮化硅。

所述源極和漏極以第一柵電極層210和側(cè)墻215為掩膜形成。本發(fā)明的實施例中，第一區(qū)域I的源極和漏極采用摻雜工藝形成，第二區(qū)域II的源極和漏極的形成步驟包括：以第一柵電極層210和側(cè)墻215為掩膜刻蝕(包括干法刻蝕工藝和濕法刻蝕工藝)第二區(qū)域II的半導(dǎo)體襯底200，形成sigma狀的溝槽；向所述sigma狀的溝槽內(nèi)填充應(yīng)力材料，例如硅鍺，以增加p型場 效應(yīng)管溝道區(qū)的載流子遷移率。

需要說明的是，由于n型場效應(yīng)管和p型場效應(yīng)管對溝道區(qū)載流子的要求不同，所述第一區(qū)域I和第二區(qū)域II的源極和漏極的形成方法不同，兩個區(qū)域的源極和漏極需要分別形成，在此不再贅述。

請參考圖8，形成犧牲層220，所述犧牲層220覆蓋部分側(cè)墻215側(cè)壁、半導(dǎo)體襯底200表面、源極和漏極，但暴露出第一柵電極層210頂部表面。

所述犧牲層220用于在后續(xù)去除部分厚度的第一柵電極層210時保護半導(dǎo)體襯底200表面、源極和漏極不受損傷。所述犧牲層220的形成工藝為沉積工藝，例如化學(xué)氣相沉積工藝。為便于后續(xù)去除，所述犧牲層220的材料為無定形碳(a-c)或有機絕緣材料(，organic dielectric layer，ODL)例如抗反射材料(BARK)。本發(fā)明的實施例中，所述犧牲層220還覆蓋側(cè)墻215遠離第一柵電極層210一側(cè)的表面，以在后續(xù)去除第一柵電極層210的過程中保護側(cè)墻215不被刻蝕，以利于后續(xù)形成導(dǎo)電插塞的過程中更多厚度的側(cè)墻215不被刻蝕。

需要說明的是，在本發(fā)明的其他實施例中，所述犧牲層220也可以僅覆蓋側(cè)墻215遠離第一柵電極層210一側(cè)的部分表面，只要前述側(cè)墻215的高度較大，后續(xù)均可形成不易產(chǎn)生漏電流的半導(dǎo)體器件。

請參考圖9，去除部分厚度的第一柵電極層210(如圖8所示)，形成第二柵電極層230。

所述第二柵電極層230用于后續(xù)作為形成的半導(dǎo)體器件的柵極。所述第二柵電極層230的厚度即為后續(xù)待形成的半導(dǎo)體器件的柵極厚度。形成所述第二柵電極層230的工藝為刻蝕工藝，例如干法刻蝕工藝。由于所述第二柵電極層230由第一柵電極層210刻蝕后得到，因此所述第二柵電極層230的材料與第一柵電極層210相同，為多晶硅或金屬材料。

在本發(fā)明的一個實例中，所述第一柵電極層210的材料為多晶硅，去除部分厚度的第一柵電極層210，形成第二柵電極層230的工藝參數(shù)為：壓強范圍為0-20毫托；功率范圍為400瓦-800瓦，刻蝕氣體為氯氣、溴化氫、氬氣和氦氣。

在本發(fā)明的另一個實例中，所述第一柵電極層210的材料為金屬材料，例如銅，去除部分厚度的第一柵電極層210，形成第二柵電極層230的工藝參數(shù)為：壓強范圍為0-20毫托；功率范圍為400瓦-800瓦，刻蝕氣體為氯氣、溴化氫、氬氣和氮氣。

需要說明的是，如圖所示，形成第二柵電極層230后，所述側(cè)墻215與第二柵電極層230具有高度差h_o，所述高度差為50埃-100埃。

請參考圖10，形成第二柵電極層230后，去除所述犧牲層220(參考圖9)。

去除所述犧牲層220，以利于后續(xù)形成層間介質(zhì)層。去除所述犧牲層220的方法為濕法刻蝕工藝或干法刻蝕工藝。本發(fā)明的實施例中，去除所述犧牲層220的工藝為干法刻蝕工藝。

請參考圖11，形成覆蓋第二柵電極層230、源極和漏極的接觸層240；形成覆蓋側(cè)墻215、半導(dǎo)體襯底200表面和接觸層240的層間介質(zhì)層250。

所述接觸層240用于在后續(xù)步驟中降低第二柵電極層230和導(dǎo)電插塞之間、源極和導(dǎo)電插塞之間、以及漏極和導(dǎo)電插塞之間的接觸電阻。所述接觸層240的材料為金屬硅化物或具有摻雜離子的半導(dǎo)體材料，例如硅、鍺、硅鍺或碳化硅。所述接觸層240的形成工藝為沉積工藝。本發(fā)明的實施例中，所述接觸層24的形成步驟包括：采用選擇性外延沉積工藝在所述源極、漏極和第二柵電極層230表面形成半導(dǎo)體層(未圖示)；在所述半導(dǎo)體層表面形成金屬層；采用退火工藝使所述半導(dǎo)體層轉(zhuǎn)化為金屬硅化物材料的接觸層240；在退火工藝之后，去除剩余的金屬層。其中，所述半導(dǎo)體材料為硅、鍺、硅鍺或碳化硅，所述金屬層的材料包括鎳或鈷，形成的金屬硅化物即為上述半導(dǎo)體材料和金屬層反應(yīng)后的產(chǎn)物，為鎳硅、鎳鍺、鎳硅鍺、鈷硅、鈷鍺、鈷硅鍺等。

所述層間介質(zhì)層250用于相鄰的導(dǎo)電插塞等導(dǎo)電元件。所述層間介質(zhì)層250的形成工藝為沉積工藝，例如化學(xué)氣相沉積工藝。所述層間介質(zhì)層250的材料為絕緣材料，例如氧化硅、氮化硅、氮氧化硅等，且后續(xù)刻蝕形成開口的過程中，刻蝕層間介質(zhì)層250的速率高于刻蝕側(cè)墻215的速率，以利于后續(xù)形成開口后，原本形成有側(cè)墻215的半導(dǎo)體襯底200仍然被側(cè)墻215覆蓋。 本發(fā)明的實施例中，所述層間介質(zhì)層250的材料為氮氧化硅，采用化學(xué)氣相沉積工藝形成。

需要說明的是，在本發(fā)明的其他實施例中，也可以不形成所述接觸層240，而直接形成覆蓋第二柵電極層230、側(cè)墻215、半導(dǎo)體襯底200表面、源極和漏極的層間介質(zhì)層250。

請參考圖12，形成貫穿所述層間介質(zhì)層250的多個開口260，所述開口260分別暴露出第二柵電極層230、源極和漏極。

所述開口260用于后續(xù)填充導(dǎo)電材料，形成導(dǎo)電插塞。所述開口260的形成工藝為干法刻蝕工藝，其具體形成步驟包括：形成覆蓋所述層間介質(zhì)層250的光刻膠層265，所述光刻膠層265具有定義出開口260的圖形(未標示)；以所述光刻膠層265為掩膜刻蝕所述層間介質(zhì)層250，直至暴露出第二柵電極層230、源極和漏極。本發(fā)明的實施例中，由于還形成有接觸層240，所述開口260暴露出接觸層240。

如前文所述，隨著工藝節(jié)點的增加，半導(dǎo)體制造工藝的難度進一步增加。按照現(xiàn)有的曝光顯影工藝形成的光刻膠層265，其圖形極易發(fā)生偏移，以所述圖形發(fā)生偏移的光刻膠層265為掩膜，刻蝕層間介質(zhì)層250形成開口260的過程中，極易刻蝕到側(cè)墻215。本發(fā)明的實施例中，如圖12所示，由于側(cè)墻215的高度較高，且刻蝕過程中刻蝕側(cè)墻215的速率小于刻蝕層間介質(zhì)層250的速率，因此，形成開口260時，雖然刻蝕掉部分高度的側(cè)墻215，但是原本被側(cè)墻215覆蓋的半導(dǎo)體襯底200(虛線A處所示)仍然被側(cè)墻215暴露(該處側(cè)墻的高度h₁至少為100埃-150埃)，而未暴露。

請參考圖13，形成貫穿所述層間介質(zhì)層250的多個導(dǎo)電插塞270，所述導(dǎo)電插塞270分別與第二柵電極層230、源極和漏極相接觸。

所述導(dǎo)電插塞270用于傳遞電信號。所述導(dǎo)電插塞270的形成工藝為沉積工藝，例如原子層沉積工藝，所述導(dǎo)電插塞270的形成工藝還可以為電鍍工藝，在此不再贅述。所述導(dǎo)電插塞270的材料為鉍錫銀合金、鉍錫合金、銅、鋁或鎢。本發(fā)明的實施例中，采用原子層沉積工藝形成材料為鎢的導(dǎo)電插塞。

由于前述形成開口260(如圖12所示)時，側(cè)墻215仍然覆蓋虛線A處的半導(dǎo)體襯底200，該部分側(cè)墻215起到了隔離導(dǎo)電插塞270和虛線A處的半導(dǎo)體襯底200的作用，避免了由于導(dǎo)電插塞270和虛線A處的半導(dǎo)體襯底200相接觸導(dǎo)致的短路現(xiàn)象，有效解決了半導(dǎo)體器件的漏電流問題，提高了半導(dǎo)體器件的性能。

上述步驟完成后，本發(fā)明實施例的半導(dǎo)體器件的制作完成。由于首先形成覆蓋所述柵介質(zhì)層的第一柵電極層，然后形成覆蓋所述柵介質(zhì)層和第一柵電極層側(cè)壁的側(cè)墻，之后再去除部分厚度的第一柵電極層形成第二柵電極層。如此以來，側(cè)墻與第二柵電極層間具有高度差，也就是說，本發(fā)明的實施例的側(cè)墻高度較現(xiàn)有技術(shù)的大，即便后續(xù)在刻蝕層間介質(zhì)層形成開口的過程中，用作轉(zhuǎn)移圖形的光刻膠圖形發(fā)生偏移，由于側(cè)墻的高度較高，因此最后形成開口時，側(cè)墻仍能較好的覆蓋半導(dǎo)體襯底，因此后續(xù)形成的導(dǎo)電插塞與側(cè)墻底部的半導(dǎo)體襯底不發(fā)生接觸，避免了該部分區(qū)域短路導(dǎo)致的漏電流，半導(dǎo)體器件的性能得到提高。

進一步，所述第一柵電極層的厚度比第二柵電極層的厚度大50埃-100埃，形成開口后，剩余的側(cè)墻更多，后續(xù)可更好的將導(dǎo)電插塞與側(cè)墻底部的半導(dǎo)體襯底隔離，進一步提高半導(dǎo)體器件的性能。

更進一步的，在去除犧牲層后，形成層間介質(zhì)層前，形成覆蓋第二柵電極層、源極和漏極的接觸層。所述接觸層可有效降低第二柵電極層和導(dǎo)電插塞之間、源極和導(dǎo)電插塞之間、以及漏極和導(dǎo)電插塞之間的接觸電阻，進一步提高半導(dǎo)體器件的性能。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。