一種半導(dǎo)體接觸孔的刻蝕方法
【專利摘要】本發(fā)明涉及一種采用三明治結(jié)構(gòu)的半導(dǎo)體接觸孔的刻蝕方法。包括提供一基底，基底上形成有多個導(dǎo)電結(jié)構(gòu)；于基底上形成一覆蓋基底和導(dǎo)電結(jié)構(gòu)的第一SiN層；于第一SiN層上方形成SiO2層；于SiO2層上方形成第二SiN層；于第二SiN層上方沉積形成一SiO2的ILD層；平坦化ILD層，并于ILD層表面形成ILD cap層；ILD cap層從上而下依次包括有光刻膠層和抗反射涂層，于光刻膠層中刻蝕形成接觸孔圖案；八、利用接觸孔圖案進(jìn)行刻蝕，以將各導(dǎo)電結(jié)構(gòu)及位于導(dǎo)電結(jié)構(gòu)兩側(cè)的源/漏極予以外露。本發(fā)明的優(yōu)點是：避免采用采用的單一介質(zhì)的SiN或者雙層介質(zhì)，使得基底表面的硅氧化物和STI層損耗數(shù)量減少。
【專利說明】一種半導(dǎo)體接觸孔的刻蝕方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域。具體的涉及一種采用三明治結(jié)構(gòu)的半導(dǎo)體材料作為接觸孔刻蝕停止層的刻蝕方法。

【背景技術(shù)】
[0002]對于接觸孔刻蝕的刻蝕阻擋層的選擇多為單一介質(zhì)的SiN層，業(yè)界也有因為對于漏電方面的高要求而采用S1N或者SiN-S1N復(fù)合層代替SiN的案例。無論是SiN或者S1N-SiN復(fù)合刻蝕阻擋層，在摩爾定律對于芯片面積的不斷擠壓的壓力下，其厚度隨著溝道長度一起變小，從而對于層間介質(zhì)層(ILD)對接觸孔蝕刻停止層(CESL)的選擇比提出了更高的要求，但是無論是采用PR(光刻膠)或者HM(硬掩膜)等光刻方案，層間介質(zhì)層(ILD)對于接觸孔蝕刻停止層(CESL)的選擇比的提高是有極限的，因此當(dāng)前層出現(xiàn)工藝錯失，t匕如光刻套刻偏差過大或者金屬硅化物厚度不夠時，則會對淺溝槽隔離結(jié)構(gòu)(STI)和底部硅化物層造成更大的損耗，從而影響對應(yīng)的諸如擊穿電壓和接觸電阻，造成器件失效。


【發(fā)明內(nèi)容】

[0003]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供本發(fā)明從刻蝕阻擋層重構(gòu)著眼，采用新型的復(fù)合結(jié)構(gòu)的阻擋層以減少淺溝槽隔離結(jié)構(gòu)(STI)和底部硅化物層的損傷。具體技術(shù)方案為:
[0004]一種半導(dǎo)體接觸孔的刻蝕方法，其中:包括如下步驟:
[0005]步驟一、提供一基底，所述基底上形成有多個導(dǎo)電結(jié)構(gòu)；
[0006]步驟二、于所述基底上形成一覆蓋所述基底和導(dǎo)電結(jié)構(gòu)的第一 SiN層；
[0007]步驟三、于所述第一 SiN層上方形成S12層；
[0008]步驟四、于所述S12層上方形成第二 SiN層；
[0009]步驟五、于所述第二 SiN層上方沉積形成一 S12的ILD層；
[0010]步驟六、平坦化所述ILD層，并于所述ILD層表面形成ILD cap層；
[0011]步驟七、所述ILD cap層從上而下依次包括有光刻膠層和抗反射涂層，于所述光刻膠層中刻蝕形成接觸孔圖案；
[0012]步驟八、利用所述接觸孔圖案進(jìn)行刻蝕，以將各導(dǎo)電結(jié)構(gòu)及位于導(dǎo)電結(jié)構(gòu)兩側(cè)的源/漏極予以外露。
[0013]優(yōu)選地，所述步驟二，和/或所述步驟三，和/或所述步驟四中，采用等離子體增強(qiáng)化學(xué)氣相沉積工藝，以形成第一 SiN層，和/或S12層，和/或第二 SiN層，和/或ILD層。
[0014]優(yōu)選地,所述第一 SiN層所承受的拉應(yīng)力或壓應(yīng)力的范圍O?lOGpa。
[0015]優(yōu)選地，所述步驟五中，采用高縱深比制程工藝或高密度等離子工藝生成所述ILD層。
[0016]優(yōu)選地，所述步驟六中，所述平坦化為化學(xué)機(jī)械研磨工藝。
[0017]優(yōu)選地，采用等離子體增強(qiáng)化學(xué)氣相沉積工藝于所述ILD層表面形成ILD cap層。
[0018]優(yōu)選地，于步驟八中，采用分步刻蝕的方法形成所述接觸孔；包括
[0019]步驟八一、圖案化所述光刻膠層和所述抗反射涂層(BARC)；
[0020]步驟八二、以光刻膠層為掩膜，以所述第一 SiN層為停止層對所述ILD層進(jìn)行圖案化刻蝕；
[0021]步驟八三、灰化剝離所述光刻膠層并移除所述抗反射涂層；
[0022]步驟八四、以所述S12層為停止層，圖案化刻蝕所述第一 SiN層；
[0023]步驟八五、以所述第二 SiN層為停止層，圖案化刻蝕所述S12層；
[0024]步驟八六、以所述基底表面為停止層，圖案化刻蝕所述第二 SiN層。
[0025]優(yōu)選地，所述步驟八四、所述步驟八六中，采用CH3F氣體進(jìn)行刻蝕。
[0026]優(yōu)選地，所述步驟八五中，采用C4F6氣體進(jìn)行刻蝕。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點是:采用三明治結(jié)構(gòu)的復(fù)合刻蝕阻擋層，三明治結(jié)構(gòu)為第一 SiN層，S12層和第二 SiN硅的的復(fù)合阻擋層。避免采用采用的單一介質(zhì)的SiN或者雙層介質(zhì)，減少基底表面的淺溝槽隔離結(jié)構(gòu)(STI)和底部硅化物層損耗。同時采用CH3F氣體圖案化刻蝕第一 SiN層、第二 SiN層，采用C4F6氣體圖案化刻蝕S12層，刻蝕精確，進(jìn)一步提聞器件的電性能。

【專利附圖】

【附圖說明】
[0028]圖1為本發(fā)明的接觸孔刻蝕前的半導(dǎo)體結(jié)構(gòu)圖；
[0029]圖2為本發(fā)明的接觸孔刻蝕后的半導(dǎo)體結(jié)構(gòu)圖。

【具體實施方式】
[0030]下面結(jié)合附圖和具體實施例對本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。
[0031]如圖1、2所示，一種半導(dǎo)體接觸孔的刻蝕方法，其特征在于:包括如下步驟
[0032]步驟一、提供一基底1，所述基底I上形成有多個導(dǎo)電結(jié)構(gòu)。在半導(dǎo)體領(lǐng)域中，該基底I為半導(dǎo)體襯底，在襯底上形成有柵極和側(cè)墻；基底中定義有AA (active area,有源區(qū))區(qū)，相鄰的AA區(qū)之間通過淺溝隔離區(qū)(STI)進(jìn)行隔離，。在柵極底部兩側(cè)的襯底中分別形成源極(source)和漏極(darin)，且在柵極頂部和源/漏極頂部均形成有金屬硅氧化物。
[0033]步驟二、于所述基底上形成一覆蓋所述基底和導(dǎo)電結(jié)構(gòu)的第一 SiN層；進(jìn)一步地，可采用等離子體增強(qiáng)化學(xué)氣相沉積工藝于所述基底I上形成一覆蓋所述基底I的第一 SiN層2 ;可選但非限制，所述第一 SiN層2所承受的拉應(yīng)力或壓應(yīng)力的范圍O?lOGpa。
[0034]步驟三、于所述第一 SiN層2上方形成S12層3 ;進(jìn)一步地，可采用等離子體增強(qiáng)化學(xué)氣相沉積工藝于所述第一 SiN層2上方形成S12層3。
[0035]步驟四、于所述S12層3上方形成第二 SiN層4 ;進(jìn)一步地，可采用等離子體增強(qiáng)化學(xué)氣相沉積工藝于于所述S12層上方形成第二 SiN層4。
[0036]步驟五、于所述第二 SiN層4上方沉積形成一材質(zhì)為S12的ILD層5 ;可采用高縱深比制程工藝或高密度等離子工藝生成所述ILD層5。
[0037]步驟六、平坦化所述ILD層5,并于所述ILD層5表面形成ILD cap層6 ;進(jìn)一步地，所述平坦化為化學(xué)機(jī)械研磨工藝。
[0038]步驟七、所述ILD cap層6從上而下依次包括有光刻膠層61和抗反射涂層62，于所述光刻膠層61上端刻蝕形成接觸孔圖案；進(jìn)一步地，采用等離子體增強(qiáng)化學(xué)氣相沉積工藝于所述ILD層5表面形成ILD cap層6。可選但非限制，上述的光刻膠層還可用其他材質(zhì)進(jìn)行替換，例如圖案化的硬掩膜層(HM，hard mask)或者APF。
[0039]步驟八、利用所述接觸孔圖案進(jìn)行刻蝕，以將各導(dǎo)電結(jié)構(gòu)及位于導(dǎo)電結(jié)構(gòu)兩側(cè)的源/漏極予以外露。例如利用所述接觸孔圖案進(jìn)行刻蝕的過程中，不斷對ILD層5、第二 SiN層4、Si02層3、第一 SiN層2進(jìn)行刻蝕，以將各導(dǎo)電結(jié)構(gòu)及位于導(dǎo)電結(jié)構(gòu)兩側(cè)的源/漏極予以外露，用于形成接觸孔，之后在接觸孔內(nèi)填充金屬作為金屬互連。
[0040]進(jìn)一步地，于步驟八中，采用分步刻蝕的方法形成所述接觸孔；包括
[0041]步驟八一、圖案化所述光刻膠層61和所述抗反射涂層(BARC)層62 ；
[0042]步驟八二、以光刻膠層61為掩膜，以所述第一 SiN層2為停止層對所述ILD層5進(jìn)行圖案化刻蝕；
[0043]步驟八三、灰化剝離所述光刻膠層61 ；
[0044]步驟八四、以所述Si02層3為停止層，圖案化刻蝕所述第一 SiN層2 ;進(jìn)一步地，采用CH3F氣體進(jìn)行圖案化刻蝕。
[0045]步驟八五、以所述第二 SiN層4為停止層，圖案化刻蝕所述S12層3 ;所述步驟八五中，采用C4F6氣體進(jìn)行刻蝕。
[0046]步驟八六、以所述基底I表面為停止層，圖案化刻蝕所述第二 SiN層4。進(jìn)一步地，采用CH3F氣體進(jìn)行圖案化刻蝕。
[0047]本發(fā)明的工作原理為:采用三明治結(jié)構(gòu)的復(fù)合刻蝕阻擋層，避免采用采用的單一介質(zhì)的SiN或者雙層介質(zhì)，減少基底表面的淺溝槽隔離(STI)層和底部硅化物層損耗。同時采用CH3F氣體圖案化刻蝕第一 SiN層2、第二 SiN層4，采用C4F6氣體圖案化刻蝕S12層3，刻蝕精確，進(jìn)一步提聞器件的電性能。
[0048]本發(fā)明的刻蝕可為光刻，包括但不限于基于光刻膠或電子束敏感樹脂刻蝕工藝、基于無定形碳硬質(zhì)掩膜或基于有機(jī)介質(zhì)層的可涂布玻璃光刻膠的三層刻蝕方案，同時可以應(yīng)用于接觸孔或局域互連的源、漏極連接刻蝕。
[0049]以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的實施方式及保護(hù)范圍，對于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識到凡運用本發(fā)明說明書及圖示內(nèi)容所作出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體接觸孔的刻蝕方法，其特征在于:包括如下步驟: 步驟一、提供一基底，所述基底上形成有多個導(dǎo)電結(jié)構(gòu)； 步驟二、于所述基底上形成一覆蓋所述基底和導(dǎo)電結(jié)構(gòu)的第一 SiN層； 步驟三、于所述第一 SiN層上方形成S12層； 步驟四、于所述S12層上方形成第二 SiN層； 步驟五、于所述第二 SiN層上方沉積形成一 S12的ILD層； 步驟六、平坦化所述ILD層，并于所述ILD層表面形成ILD cap層； 步驟七、所述ILD cap層從上而下依次包括有光刻膠層和抗反射涂層，于所述光刻膠層中刻蝕形成接觸孔圖案； 步驟八、利用所述接觸孔圖案進(jìn)行刻蝕，以將各導(dǎo)電結(jié)構(gòu)及位于導(dǎo)電結(jié)構(gòu)兩側(cè)的源/漏極予以外露。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:所述步驟二，和/或所述步驟三，和/或所述步驟四中，采用等離子體增強(qiáng)化學(xué)氣相沉積工藝，以形成第一 SiN層，和/或S12層，和/或第二 SiN層，和/或ILD層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:所述第一SiN層所承受的拉應(yīng)力或壓應(yīng)力的范圍O?lOGpa。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:所述步驟五中，采用高縱深比制程工藝或高密度等離子工藝生成所述ILD層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:所述步驟六中，所述平坦化為化學(xué)機(jī)械研磨工藝。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:采用等離子體增強(qiáng)化學(xué)氣相沉積工藝于所述ILD層表面形成ILD cap層。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:于步驟八中，采用分步刻蝕的方法形成所述接觸孔；包括 步驟八一、圖案化所述光刻膠層和所述抗反射涂層(BARC)； 步驟八二、以光刻膠層為掩膜，以所述第一 SiN層為停止層對所述ILD層進(jìn)行圖案化刻蝕； 步驟八三、灰化剝離所述光刻膠層并移除所述抗反射涂層； 步驟八四、以所述S12層為停止層，圖案化刻蝕所述第一 SiN層； 步驟八五、以所述第二 SiN層為停止層，圖案化刻蝕所述S12層； 步驟八六、以所述基底表面為停止層，圖案化刻蝕所述第二 SiN層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:所述步驟八四、所述步驟八六中，采用CH3F氣體進(jìn)行刻蝕。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體接觸孔的刻蝕方法，其特征在于:所述步驟八五中，采用C4F6氣體進(jìn)行刻蝕。
【文檔編號】H01L21/768GK104465502SQ201410710234
【公開日】2015年3月25日 申請日期:2014年11月28日 優(yōu)先權(quán)日:2014年11月28日
【發(fā)明者】李程, 楊渝書, 黃海輝, 秦偉, 高慧慧 申請人:上海華力微電子有限公司