與集成電路工藝兼容的電容結(jié)構(gòu)及其制備方法
【專(zhuān)利摘要】本發(fā)明提供了一種與集成電路工藝兼容的電容結(jié)構(gòu)及制備方法，在一表面從下到上依次具有絕緣介質(zhì)層和犧牲層的半導(dǎo)體襯底上進(jìn)行制備；包括：圖形化絕緣介質(zhì)層和犧牲層，在絕緣介質(zhì)層和犧牲層中形成溝槽；在溝槽中沉積第一金屬層；在第一金屬層表面沉積電容介質(zhì)層；在電容介質(zhì)層表面沉積第二金屬層；進(jìn)行化學(xué)機(jī)械拋光，直至露出絕緣介質(zhì)層的表面。與傳統(tǒng)平行板電容結(jié)構(gòu)相比，通過(guò)設(shè)置槽式電容結(jié)構(gòu)，增加了電容結(jié)構(gòu)的比表面積以及半導(dǎo)體襯底單位面積所得到的電容量；并且，本發(fā)明的制備方法，與集成電路制造工藝相兼容，工藝簡(jiǎn)單，成本低廉，利于大規(guī)模生產(chǎn)。
【專(zhuān)利說(shuō)明】與集成電路工藝兼容的電容結(jié)構(gòu)及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體涉及一種與集成電路工藝兼容的電容結(jié)構(gòu)及其制備方法。

【背景技術(shù)】
[0002]集成電路或稱(chēng)微電路(microcircuit)、微芯片(microchip)、芯片(chip)、又稱(chēng)為IC(integrated circuit),在電子學(xué)中是一種把電路(主要包括半導(dǎo)體裝置,也包括被動(dòng)元件等)小型化的方式，并通常制造在半導(dǎo)體晶圓表面上。
[0003]電容器在電子線路中的作用一般概括為:通交流、阻直流。電容器是電子線路必不可少的組成部分。在集成電路或超大規(guī)模集成電路中，電容器作為一種分立式無(wú)源元件仍然大量使用于各種功能的電路中，其在電路中所起的作用十分重要。電容器可以用作貯能元件、改善電路的品質(zhì)因子、隔直流、旁路(去耦)、耦合、濾波、溫度補(bǔ)償、計(jì)時(shí)、調(diào)諧、整流、儲(chǔ)能等等。
[0004]通常，在集成電路后道工藝中制備電容器，并采用與半導(dǎo)體集成電路工藝相兼容的方法。集成電路工藝中的電容結(jié)構(gòu)通常為平行板結(jié)構(gòu)(Metal-1nsulator-Metal，MM)，即在硅片表面淀積一層金屬，然后依次淀積電容介質(zhì)和另一層金屬。這樣的結(jié)構(gòu)能得到準(zhǔn)確的電容面積，結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)。
[0005]但是，由于IC尺寸限制，其單位面積上的電容面積較小，即比表面積小，在IC上只能產(chǎn)生很小的電容量。由于有些功能電路中需要較大的電容量，從而導(dǎo)致傳統(tǒng)的電容結(jié)構(gòu)不能滿(mǎn)足需要。


【發(fā)明內(nèi)容】

[0006]為了克服以上問(wèn)題，本發(fā)明旨在提供一種與集成電路工藝兼容的電容結(jié)構(gòu)和制備方法，使得制備出的電容結(jié)構(gòu)具有較高的電容量。
[0007]為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種與集成電路工藝兼容的電容結(jié)構(gòu)的制備方法，在一表面從下到上依次具有絕緣介質(zhì)層和犧牲層的半導(dǎo)體襯底上進(jìn)行制備；其包括以下步驟:
[0008]步驟01:圖形化所述絕緣介質(zhì)層和所述犧牲層，在所述絕緣介質(zhì)層和所述犧牲層中形成溝槽；
[0009]步驟02:在所述溝槽中沉積第一金屬層；
[0010]步驟03:在所述第一金屬層表面沉積電容介質(zhì)層；
[0011]步驟04:在所述電容介質(zhì)層表面沉積第二金屬層；
[0012]步驟05:對(duì)完成所述步驟04的所述半導(dǎo)體襯底表面進(jìn)行化學(xué)機(jī)械拋光，直至露出所述絕緣介質(zhì)層的表面。
[0013]優(yōu)選地，所述步驟01中，在形成所述溝槽之后，還包括:對(duì)所述溝槽底部拐角進(jìn)行圓化處理。
[0014]優(yōu)選地，采用化學(xué)氣相沉積法沉積所述第一金屬層，所述電容介質(zhì)層或所述第二金屬層。
[0015]優(yōu)選地，所述步驟01中，所述溝槽之間的間距為lO-lOOOnm，所述溝槽的寬度為1-1OOOnm,所述溝槽的深度為10_5000nm。
[0016]優(yōu)選地，所述步驟02中，所述第一金屬層的材料為T(mén)a，TaN, Ti，TiN或其復(fù)合層，所述第一金屬層的厚度為2-1000nm,且小于lOOOnrn。
[0017]優(yōu)選地，所述步驟03中，所述電容介質(zhì)層的厚度為2-1000nm，且小于lOOOnrn。
[0018]優(yōu)選地,所述步驟04中，所述第二金屬層的厚度為2-1000nm,且小于lOOOnrn。
[0019]本發(fā)明還提供了一種采用上所述的制備方法所制備的與集成電路工藝兼容的電容結(jié)構(gòu)。
[0020]優(yōu)選地，所述電容結(jié)構(gòu)中的所述第一金屬層的材料為T(mén)a，TaN, Ti，TiN或其復(fù)合層，所述第一金屬層的厚度為2-1000nm,且小于lOOOnrn。
[0021]優(yōu)選地，所述電容結(jié)構(gòu)中的所述電容介質(zhì)層的厚度為2-1000nm，且小于100nm ；所述第二金屬層的厚度為2-1000nm,且小于lOOOnrn。
[0022]本發(fā)明的與集成電路工藝兼容的電容結(jié)構(gòu)及制備方法，與傳統(tǒng)平行板電容結(jié)構(gòu)相t匕，通過(guò)設(shè)置槽式電容結(jié)構(gòu)，增加了電容結(jié)構(gòu)的比表面積以及半導(dǎo)體襯底單位面積所得到的電容量；并且，本發(fā)明的制備方法，與集成電路制造工藝相兼容，工藝簡(jiǎn)單，成本低廉，利于大規(guī)模生產(chǎn)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0023]圖1為本發(fā)明的一個(gè)較佳實(shí)施例的電容結(jié)構(gòu)的制備方法的流程示意圖
[0024]圖2為本發(fā)明的一個(gè)較佳實(shí)施例中所采用的半導(dǎo)體襯底的結(jié)構(gòu)示意圖
[0025]圖3-7為本發(fā)明的一個(gè)較佳實(shí)施例的電容結(jié)構(gòu)的制備方法的步驟示意圖

【具體實(shí)施方式】
[0026]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說(shuō)明書(shū)附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說(shuō)明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0027]本發(fā)明提供了槽式電容結(jié)構(gòu)及其制備方法，其與集成電路工藝相兼容。通過(guò)設(shè)置槽式電容結(jié)構(gòu)，增加了電容結(jié)構(gòu)的比表面積以及半導(dǎo)體襯底單位面積所得到的電容量。
[0028]以下將結(jié)合附圖1-7和一具體實(shí)施例對(duì)本發(fā)明的與集成電路工藝相兼容的電容結(jié)構(gòu)的制備方法作進(jìn)一步詳細(xì)說(shuō)明。其中，圖1為本發(fā)明的一個(gè)較佳實(shí)施例的電容結(jié)構(gòu)的制備方法的流程示意圖，圖2為本發(fā)明的一個(gè)較佳實(shí)施例中所采用的半導(dǎo)體襯底的結(jié)構(gòu)示意圖，圖3-7為本發(fā)明的一個(gè)較佳實(shí)施例的電容結(jié)構(gòu)的制備方法的步驟示意圖。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式、使用非精準(zhǔn)的比例，且僅用以方便、清晰地達(dá)到輔助說(shuō)明本實(shí)施例的目的。
[0029]本實(shí)施例的電容結(jié)構(gòu)的制備方法，在一表面從下到上依次具有絕緣介質(zhì)層I和犧牲層2的半導(dǎo)體襯底上進(jìn)行制備，如圖2所示；半導(dǎo)體襯底可以為具有任意半導(dǎo)體結(jié)構(gòu)的硅襯底，例如，其可以為后道工藝中的任意硅襯底，對(duì)于硅襯底的具體功能結(jié)構(gòu)可以為本領(lǐng)域技術(shù)人員知曉的，本發(fā)明對(duì)此不再贅述。
[0030]請(qǐng)參閱圖1，本實(shí)施例的電容結(jié)構(gòu)的制備方法包括以下步驟:
[0031]步驟01:請(qǐng)參閱圖3，圖形化絕緣介質(zhì)層2和犧牲層3，在絕緣介質(zhì)層2和犧牲層3中形成溝槽3 ；
[0032]具體的，圖形化過(guò)程可以采用光刻和刻蝕工藝來(lái)進(jìn)行，最終在絕緣介質(zhì)層I和犧牲層2中刻蝕出溝槽3 ;這里，絕緣介質(zhì)層I是用于與下層金屬的隔離，其材料可以為氧化硅等；犧牲層2是用于之后的化學(xué)機(jī)械拋光工藝中，使之易于去除，增加工藝窗口，形成所需的電容結(jié)構(gòu)，其材料可以為氮化硅或氮氧化硅。
[0033]本實(shí)施例中，在形成溝槽3之后，還包括:對(duì)溝槽3底部拐角進(jìn)行圓化處理，從而防止在溝槽3底部拐角呈尖角而引起電位增加甚至導(dǎo)致電容結(jié)構(gòu)失效。
[0034]這里，溝槽的深寬比越大，后續(xù)所制備出的電容結(jié)構(gòu)的比表面積也就越大，半導(dǎo)體襯底單位面積所得到的電容量也就越大。為了得到所說(shuō)的較大的表面積和電容量，本實(shí)施例中，溝槽3之間的間距可以為lO-lOOOnm，溝槽3的寬度可以為lO-lOOOnm，溝槽3的深度可以為 10-5000nm。
[0035]步驟02:請(qǐng)參閱圖4，在溝槽3中沉積第一金屬層4 ；
[0036]具體的，可以采用化學(xué)氣相沉積法來(lái)沉積第一金屬層4 ;第一金屬層4的材料可以為T(mén)a，TaN, Ti，TiN等或其復(fù)合層，第一金屬層4的厚度的設(shè)定可以根據(jù)實(shí)際工藝要求來(lái)設(shè)定，并要考慮到溝槽的寬度、電容介質(zhì)層厚度、和第二金屬層厚度等因素；本實(shí)施例中，第一金屬層4的厚度可以在2-1000nm之間，且小于lOOOnrn。
[0037]需要說(shuō)明的是，在沉積第一金屬層4的過(guò)程中，第一金屬層4不僅在溝槽3中沉積，而且不可避免地會(huì)沉積在溝槽3頂部外側(cè)的犧牲層2表面，如圖4所示。
[0038]步驟03:請(qǐng)參閱圖5,在第一金屬層4表面沉積電容介質(zhì)層5 ；
[0039]具體的，可以采用化學(xué)氣相沉積法來(lái)沉積電容介質(zhì)層5，電容介質(zhì)層5的厚度的設(shè)定也要根據(jù)實(shí)際工藝要求來(lái)設(shè)定，并同時(shí)要考慮到溝槽的寬度、第一介質(zhì)層厚度、和第二金屬層厚度等因素；本實(shí)施例中，電容介質(zhì)層5的厚度為2-1000nm,且小于lOOOnrn。
[0040]需要說(shuō)明的是，在沉積電容介質(zhì)層5的過(guò)程中，電容介質(zhì)層5不僅在溝槽3中的第一金屬層4表面沉積，而且不可避免地會(huì)沉積在溝槽3頂部外側(cè)的第一金屬層4表面，如圖5所示。
[0041]步驟04:請(qǐng)參閱圖6,在電容介質(zhì)層5表面沉積第二金屬層6 ；
[0042]具體的，可以采用化學(xué)氣相沉積法來(lái)沉積第二金屬層6，第二金屬層6的厚度的設(shè)定也要根據(jù)實(shí)際工藝要求來(lái)設(shè)定，并同時(shí)要考慮到溝槽的寬度、電容介質(zhì)層厚度、和第二金屬層厚度等因素；本實(shí)施例中，第二金屬層6的厚度為2-1000nm,且小于lOOOnrn。
[0043]需要說(shuō)明的是，在沉積第二金屬層6的過(guò)程中，第二金屬層6不僅在溝槽3中的電容介質(zhì)層5表面沉積，而且不可避免地會(huì)沉積在溝槽3頂部外側(cè)的電容介質(zhì)層5表面，如圖5所示。
[0044]步驟05:請(qǐng)參閱圖7，對(duì)完成步驟04的半導(dǎo)體襯底表面進(jìn)行化學(xué)機(jī)械拋光，直至露出絕緣介質(zhì)層I的表面；
[0045]具體的，化學(xué)機(jī)械拋光時(shí)，要通過(guò)控制第一金屬層4、第二金屬層6、電容介質(zhì)層5、犧牲層2以及絕緣介質(zhì)層I的刻蝕選擇比來(lái)控制拋光量，從而控制最終形成的電容結(jié)構(gòu)的深度和體積。具體工藝參數(shù)可以根據(jù)實(shí)際工藝來(lái)設(shè)定。
[0046]在化學(xué)機(jī)械拋光完成后,去除掉了犧牲層2、高于絕緣介質(zhì)層I表面的第一金屬層4、電容介質(zhì)層5和第二金屬層6 ;需要說(shuō)明的是，本發(fā)明中，也包含拋光掉一定深度的絕緣介質(zhì)層，這是因?yàn)閷?shí)際工藝要求的電容結(jié)構(gòu)不同，因此拋光深度可以不同。
[0047]此外，還可以包括對(duì)第一金屬層4引出一電極作為下電極，例如，位于第一金屬層底部的半導(dǎo)體襯底中通常具有其它金屬層，可以從其它金屬層將下電極引出；這是本領(lǐng)域技術(shù)人員可以知曉的，對(duì)此不再贅述；在第二金屬層6頂部可以引出一電極作為上電極。上電極的引出可以在設(shè)計(jì)版圖時(shí)，留有接觸塊圖案，然后通過(guò)刻蝕沉積形成接觸塊。這也是本領(lǐng)域技術(shù)人員可以知曉的，本發(fā)明對(duì)此不再贅述。
[0048]完成步驟05之后即形成了本實(shí)施例所要的電容結(jié)構(gòu)，由此，本發(fā)明還提供了一種采用上述的制備方法所制備的與集成電路工藝兼容的電容結(jié)構(gòu)，其結(jié)構(gòu)可以如圖7所示。
[0049]本發(fā)明的與集成電路工藝兼容的電容結(jié)構(gòu)及制備方法，與傳統(tǒng)平行板電容結(jié)構(gòu)相t匕，通過(guò)設(shè)置槽式電容結(jié)構(gòu)，增加了電容結(jié)構(gòu)的比表面積以及半導(dǎo)體襯底單位面積所得到的電容量；并且，本發(fā)明的制備方法，與集成電路制造工藝相兼容，工藝簡(jiǎn)單，成本低廉，利于大規(guī)模生產(chǎn)。
[0050]雖然本發(fā)明已以較佳實(shí)施例揭示如上，然所述實(shí)施例僅為了便于說(shuō)明而舉例而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動(dòng)與潤(rùn)飾，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書(shū)所述為準(zhǔn)。
【權(quán)利要求】
1.一種與集成電路工藝兼容的電容結(jié)構(gòu)的制備方法，在一表面從下到上依次具有絕緣介質(zhì)層和犧牲層的半導(dǎo)體襯底上進(jìn)行制備；其特征在于，包括以下步驟: 步驟O1:圖形化所述絕緣介質(zhì)層和所述犧牲層，在所述絕緣介質(zhì)層和所述犧牲層中形成溝槽； 步驟02:在所述溝槽中沉積第一金屬層； 步驟03:在所述第一金屬層表面沉積電容介質(zhì)層； 步驟04:在所述電容介質(zhì)層表面沉積第二金屬層； 步驟05:對(duì)完成所述步驟04的所述半導(dǎo)體襯底表面進(jìn)行化學(xué)機(jī)械拋光，直至露出所述絕緣介質(zhì)層的表面。
2.根據(jù)權(quán)利要求1所述的電容結(jié)構(gòu)的制備方法，其特征在于，所述步驟01中，在形成所述溝槽之后，還包括:對(duì)所述溝槽底部拐角進(jìn)行圓化處理。
3.根據(jù)權(quán)利要求1所述的電容結(jié)構(gòu)的制備方法，其特征在于，采用化學(xué)氣相沉積法沉積所述第一金屬層，所述電容介質(zhì)層或所述第二金屬層。
4.根據(jù)權(quán)利要求1-3任意一項(xiàng)所述的電容結(jié)構(gòu)的制備方法，其特征在于，所述步驟01中，所述溝槽之間的間距為I O-1 OOOnm，所述溝槽的寬度為I O-1 OOOnm，所述溝槽的深度為10_5000nm。
5.根據(jù)權(quán)利要求4所述的電容結(jié)構(gòu)的制備方法，其特征在于，所述步驟02中，所述第一金屬層的材料為T(mén)a，TaN, Ti，TiN或其復(fù)合層，所述第一金屬層的厚度為2_1000nm，且小于lOOOnrn。
6.根據(jù)權(quán)利要求4所述的電容結(jié)構(gòu)的制備方法，其特征在于，所述步驟03中，所述電容介質(zhì)層的厚度為2-1000nm,且小于lOOOnrn。
7.根據(jù)權(quán)利要求4所述的電容結(jié)構(gòu)的制備方法，其特征在于，所述步驟04中，所述第二金屬層的厚度為2-1000nm，且小于lOOOnrn。
8.一種采用權(quán)利要求1所述的制備方法所制備的與集成電路工藝兼容的電容結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的電容結(jié)構(gòu)，其特征在于，所述電容結(jié)構(gòu)中的所述第一金屬層的材料為T(mén)a，TaN, Ti，TiN或其復(fù)合層，所述第一金屬層的厚度為2_1000nm，且小于lOOOnrn。
10.根據(jù)權(quán)利要求9所述的電容結(jié)構(gòu)，其特征在于，所述電容結(jié)構(gòu)中的所述電容介質(zhì)層的厚度為2-1000nm,且小于100nm ;所述電容結(jié)構(gòu)中的所述第二金屬層的厚度為2-1000nm,且小于 lOOOnrn。
【文檔編號(hào)】H01L21/02GK104377191SQ201410654542
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2014年11月17日 優(yōu)先權(quán)日:2014年11月17日
【發(fā)明者】?jī)?chǔ)佳 申請(qǐng)人:上海集成電路研發(fā)中心有限公司