閃存單元及閃存裝置制造方法
【專利摘要】本發(fā)明提供一種閃存單元及閃存裝置，所述閃存單元包括：襯底；位于襯底上的第一介質(zhì)層；位于第一介質(zhì)層上、具有多個(gè)浮柵的浮柵層；所述多個(gè)浮柵中相鄰浮柵間的隔離層；位于浮柵層上的第二介質(zhì)層；位于包含第一介質(zhì)層/浮柵層/第二介質(zhì)層的三層堆疊結(jié)構(gòu)上的控制柵層；包裹第一介質(zhì)層/浮柵層/第二介質(zhì)層/控制柵層的四層堆疊結(jié)構(gòu)的外介質(zhì)層；以及位于所述三層堆疊結(jié)構(gòu)兩側(cè)的源區(qū)和漏區(qū)。本發(fā)明提升了閃存單元本身的抗單粒子效應(yīng)的能力，應(yīng)用于存儲(chǔ)器抗輻照加固領(lǐng)域及存儲(chǔ)領(lǐng)域。
【專利說明】閃存單元及閃存裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)器抗輻照加固領(lǐng)域，特別是涉及一種抗單粒子效應(yīng)的閃存單元及閃存裝置。

【背景技術(shù)】
[0002]閃存存儲(chǔ)器以其低成本、高可靠性、低功耗等性能優(yōu)勢(shì)，已經(jīng)在非易失存儲(chǔ)器領(lǐng)域占據(jù)主導(dǎo)地位。隨著航天科技的發(fā)展，航天器的數(shù)據(jù)存儲(chǔ)介質(zhì)應(yīng)用也由一些傳統(tǒng)的非易失存儲(chǔ)器轉(zhuǎn)向閃存型存儲(chǔ)器，以閃存為主要存儲(chǔ)介質(zhì)的大容量固態(tài)存儲(chǔ)設(shè)備已經(jīng)成為當(dāng)今航天設(shè)備數(shù)據(jù)存儲(chǔ)的主流方案之一。
[0003]現(xiàn)有的閃存單元的結(jié)構(gòu)主要包括:襯底、源區(qū)、漏區(qū)及溝道上方的堆疊的介質(zhì)層/浮柵層/介質(zhì)層/控制柵層結(jié)構(gòu)和包裹四層堆疊結(jié)構(gòu)的介質(zhì)層?，F(xiàn)有閃存單元的浮柵層為一體的多晶硅浮柵結(jié)構(gòu)，通過閃存單元的控制柵加高電壓，使載流子在電場(chǎng)的加速下具有一定能量，利用量子遂穿效應(yīng)越過介質(zhì)層，并保存在浮柵層中，完成數(shù)據(jù)讀寫操作，閃存單元存儲(chǔ)內(nèi)容取決于浮柵層所存儲(chǔ)的電荷數(shù)量。單粒子效應(yīng)是一種電離輻射效應(yīng)，采用該結(jié)構(gòu)的閃存單元由于其浮柵層為一體結(jié)構(gòu)，在高能粒子射入閃存單元時(shí)(即單粒子效應(yīng)發(fā)生時(shí))，常規(guī)閃存單元對(duì)高能粒子在源區(qū)或漏區(qū)產(chǎn)生的局域化效應(yīng)不具備免疫能力，浮柵層存儲(chǔ)的電荷數(shù)量發(fā)生變化造成存儲(chǔ)的數(shù)據(jù)發(fā)生變化或丟失。
[0004]現(xiàn)有技術(shù)一般采用ECC(Error Correct1n Circuit)電路,對(duì)發(fā)生單粒子效應(yīng)的個(gè)別閃存單元進(jìn)行糾錯(cuò)，但同時(shí)也帶來如下幾個(gè)問題:
[0005]1.需在原電路基礎(chǔ)上增加ECC電路，增大閃存存儲(chǔ)器電路整體面積，增加成本。
[0006]2.糾錯(cuò)能力有限，只能對(duì)少量(通常1-2位)的出錯(cuò)位進(jìn)行糾錯(cuò)。
[0007]3.并不是閃存單元本身抗單粒子能力的提升，對(duì)提升大規(guī)模閃存存儲(chǔ)器的抗單粒子性能幫助有限。


【發(fā)明內(nèi)容】

[0008]本發(fā)明旨在提供一種閃存單元及閃存裝置，提升閃存單元本身的抗單粒子效應(yīng)的能力。
[0009]為了實(shí)現(xiàn)上述目的，本發(fā)明的一個(gè)方面的一個(gè)實(shí)施例提供了一種閃存單元，包括:襯底；位于襯底上的第一介質(zhì)層；位于第一介質(zhì)層上、具有多個(gè)浮柵的浮柵層；所述多個(gè)浮柵中相鄰浮柵間的隔離層；位于浮柵層上的第二介質(zhì)層；位于包含第一介質(zhì)層/浮柵層/第二介質(zhì)層的三層堆疊結(jié)構(gòu)上的控制柵層；包裹第一介質(zhì)層/浮柵層/第二介質(zhì)層/控制柵層的四層堆疊結(jié)構(gòu)的外介質(zhì)層；以及位于所述三層堆疊結(jié)構(gòu)兩側(cè)的源區(qū)和漏區(qū)。
[0010]可選地，所述多個(gè)浮柵中的每個(gè)為條狀。
[0011]可選地，所述隔離層的材料為氧化硅、氮化硅或氮氧化硅。
[0012]可選地，所述閃存單元還包括場(chǎng)氧化區(qū)。
[0013]可選地，在源區(qū)和漏區(qū)之間形成溝道區(qū)，所述多個(gè)浮柵中的每個(gè)浮柵以及每個(gè)隔離層平行于所述溝道區(qū)，
[0014]本發(fā)明的另一個(gè)方面的一個(gè)實(shí)施例提供了一種閃存裝置，包括如上所述的閃存單元。
[0015]由于本發(fā)明提供的閃存單元，通過相鄰浮柵間的隔離層將常規(guī)閃存單元的浮柵層分隔為多個(gè)獨(dú)立的浮柵來存儲(chǔ)電荷。當(dāng)單粒子效應(yīng)發(fā)生時(shí)，由于該效應(yīng)為局域化效應(yīng)，因此高能粒子只能對(duì)個(gè)別臨近粒子入射區(qū)域的浮柵存儲(chǔ)的電荷產(chǎn)生影響，其他浮柵因隔離層的存在，不會(huì)受到來自單粒子效應(yīng)的影響，消除了單粒子效應(yīng)對(duì)整個(gè)浮柵層中存儲(chǔ)電荷的影響，提高了閃存單元本身的抗單粒子性能。

【專利附圖】

【附圖說明】
[0016]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。
[0017]圖1是現(xiàn)有技術(shù)閃存單元結(jié)構(gòu)示意圖；
[0018]圖2是圖1現(xiàn)有技術(shù)閃存單元結(jié)構(gòu)AA’方向剖面示意圖；
[0019]圖3是圖1現(xiàn)有技術(shù)閃存單元結(jié)構(gòu)BB’方向剖面示意圖；
[0020]圖4是本發(fā)明一個(gè)實(shí)施例抗單粒子效應(yīng)閃存單元結(jié)構(gòu)示意圖；
[0021]圖5是本發(fā)明一個(gè)實(shí)施例閃存單元結(jié)構(gòu)AA’方向剖面示意圖；
[0022]圖6是本發(fā)明一個(gè)實(shí)施例閃存單元結(jié)構(gòu)BB’方向剖面示意圖。

【具體實(shí)施方式】
[0023]下面，參照【專利附圖】

【附圖說明】本發(fā)明的實(shí)施方式。
[0024]圖1是現(xiàn)有技術(shù)閃存單元示意圖。包括:襯底100，位于襯底100上的第一介質(zhì)層105-2，位于第一介質(zhì)層105-2上的浮柵層106，位于浮柵層106上的第二介質(zhì)層105-1，位于由第一介質(zhì)層105-2/浮柵層106/第二介質(zhì)層105-1組成的三層堆疊結(jié)構(gòu)上的控制柵層107，包裹整個(gè)第一介質(zhì)層105-2/浮柵層106/第二介質(zhì)層105-1/控制柵層107的四層堆疊結(jié)構(gòu)的外介質(zhì)層105，以及襯底100內(nèi)位于三層堆疊結(jié)構(gòu)兩側(cè)的源區(qū)101和漏區(qū)102，和場(chǎng)氧化區(qū)104 (結(jié)合圖3所示)。
[0025]圖2是圖1現(xiàn)有技術(shù)閃存單元AA’方向剖面示意圖。圖3是圖1現(xiàn)有技術(shù)閃存單元BB’方向剖面示意圖。浮柵層106為一體結(jié)構(gòu)，通過閃存單元的控制柵層107加高電壓，使源區(qū)101和漏區(qū)102之間形成溝道區(qū)103，溝道區(qū)103內(nèi)的載流子在電場(chǎng)的加速下具有一定能量，利用量子遂穿效應(yīng)越過第一介質(zhì)層105-2，并保存在浮柵層106中，完成數(shù)據(jù)讀寫操作，閃存單元存儲(chǔ)內(nèi)容取決于浮柵層106所存儲(chǔ)的電荷數(shù)量。
[0026]圖4是本發(fā)明一個(gè)實(shí)施例抗單粒子效應(yīng)閃存單元示意圖。包括:襯底200,位于襯底200上的第一介質(zhì)層205-2,位于第一介質(zhì)層205-2上、具有多個(gè)浮柵的浮柵層206,所述多個(gè)浮柵中相鄰浮柵206間的隔離層205-3，位于浮柵層206上的第二介質(zhì)層205-1，位于包含第一介質(zhì)層205-2/浮柵層206/第二介質(zhì)層205-1的三層堆疊結(jié)構(gòu)上的控制柵層207，包裹第一介質(zhì)層205-2/浮柵層206/第二介質(zhì)層205-1/控制柵層207的四層堆疊結(jié)構(gòu)的外介質(zhì)層205，以及位于三層堆疊結(jié)構(gòu)兩側(cè)的源區(qū)201和漏區(qū)202，和場(chǎng)氧化區(qū)204 (結(jié)合圖6所示)。
[0027]優(yōu)選地，所述多個(gè)浮柵中的每個(gè)為條狀，通過隔離層205-3隔離，不互相接觸。隔離層205-3的尺寸和間隔和加工工藝相關(guān)。但也不排除每個(gè)浮柵為其它形狀的可能，例如正方形。
[0028]優(yōu)選地，所述隔離層的材料為氧化硅、氮化硅或氮氧化硅。
[0029]如圖4所示，源區(qū)和漏區(qū)位于襯底內(nèi)，但實(shí)際上也可以在襯底上部或其它位置。
[0030]如圖4所示，外介質(zhì)層包裹整個(gè)第一介質(zhì)層/浮柵層/第二介質(zhì)層/控制柵層的四層堆疊結(jié)構(gòu)，但也可以包裹一部分，例如露出某些部分。
[0031]圖5是本發(fā)明一個(gè)實(shí)施例閃存單兀AA’方向剖面不意圖。圖6是本發(fā)明一個(gè)實(shí)施例閃存單元BB’方向剖面示意圖。單粒子效應(yīng)是指高能帶電粒子在器件的靈敏區(qū)內(nèi)產(chǎn)生大量帶電粒子的現(xiàn)象。它屬于電離輻射效應(yīng)。當(dāng)能量足夠大的粒子射入集成電路時(shí)，由于電離效應(yīng)，產(chǎn)生數(shù)量極多的電離空穴-電子對(duì)，引起半導(dǎo)體器件的軟錯(cuò)誤，使邏輯器件和存儲(chǔ)器產(chǎn)生單粒子翻轉(zhuǎn)，CMOS器件產(chǎn)生單粒子閉鎖，甚至出現(xiàn)單粒子永久損傷的現(xiàn)象。
[0032]本發(fā)明的一個(gè)實(shí)施例閃存單元結(jié)構(gòu)工作時(shí)，通過閃存單元的控制柵層207加高電壓，使源區(qū)201和漏區(qū)202之間形成溝道區(qū)203，溝道區(qū)203內(nèi)的載流子在電場(chǎng)的加速下具有一定能量，利用量子遂穿效應(yīng)越過第一介質(zhì)層205-2，并保存在浮柵層206中，完成數(shù)據(jù)讀寫操作。
[0033]本發(fā)明的一個(gè)實(shí)施例提供的閃存單元，通過相鄰浮柵206間的隔離層205-3將常規(guī)閃存單元的浮柵層106分隔為多個(gè)獨(dú)立的浮柵來存儲(chǔ)電荷，各獨(dú)立浮柵206存儲(chǔ)電荷數(shù)量代表存儲(chǔ)的不同數(shù)據(jù)。當(dāng)單粒子效應(yīng)發(fā)生時(shí)，由于該效應(yīng)為局域化效應(yīng)，因此高能粒子只能對(duì)個(gè)別臨近粒子入射區(qū)域的浮柵存儲(chǔ)的電荷產(chǎn)生影響，其他浮柵206因隔離層205-3的存在，不會(huì)受到來自單粒子效應(yīng)的影響，消除了單粒子效應(yīng)對(duì)整個(gè)浮柵層中存儲(chǔ)電荷的影響，提高了閃存單元本身的抗單粒子性能。
[0034]如圖6所示，多個(gè)浮柵中的每個(gè)浮柵206以及每個(gè)隔離層205-3平行于所述溝道區(qū)。這樣，當(dāng)閃存單元的控制柵層207加高電壓時(shí)，溝道區(qū)203內(nèi)的載流子在電場(chǎng)的加速下越過第一介質(zhì)層205-2保存在相應(yīng)的浮柵中的效果更好。當(dāng)然，浮柵和隔離層也可以設(shè)置成與溝道區(qū)不平行，例如傾斜一個(gè)角度。
[0035]本發(fā)明的另一個(gè)實(shí)施例提供了一種閃存裝置，包括上述閃存單元，例如，利用閃存單元實(shí)現(xiàn)存儲(chǔ)電子信息目的的存儲(chǔ)器。
[0036]上面結(jié)合附圖對(duì)本發(fā)明進(jìn)行了示例性的描述，但本領(lǐng)域技術(shù)人員當(dāng)然能夠不脫離本發(fā)明的范圍進(jìn)行上述改變及種種其他改變、省略、追加。
【權(quán)利要求】
1.一種閃存單元，包括: 襯底； 位于襯底上的第一介質(zhì)層； 位于第一介質(zhì)層上、具有多個(gè)浮柵的浮柵層； 所述多個(gè)浮柵中相鄰浮柵間的隔離層； 位于浮柵層上的第二介質(zhì)層； 位于包含第一介質(zhì)層/浮柵層/第二介質(zhì)層的三層堆疊結(jié)構(gòu)上的控制柵層； 包裹第一介質(zhì)層/浮柵層/第二介質(zhì)層/控制柵層的四層堆疊結(jié)構(gòu)的外介質(zhì)層；以及 位于所述三層堆疊結(jié)構(gòu)兩側(cè)的源區(qū)和漏區(qū)。
2.根據(jù)權(quán)利要求1所述的閃存單元，其特征在于:所述多個(gè)浮柵中的每個(gè)為條狀。
3.根據(jù)權(quán)利要求1所述的閃存單元，其特征在于: 所述隔離層的材料為氧化硅、氮化硅或氮氧化硅。
4.根據(jù)權(quán)利要求1所述的閃存單元，其特征在于:所述閃存單元還包括場(chǎng)氧化區(qū)。
5.根據(jù)權(quán)利要求1所述的閃存單元，其特征在于:在源區(qū)和漏區(qū)之間形成溝道區(qū)，所述多個(gè)浮柵中的每個(gè)浮柵以及每個(gè)隔離層平行于所述溝道區(qū)。
6.一種閃存裝置，其特征在于，包括根據(jù)權(quán)利要求1-5中任一個(gè)所述的閃存單元。
【文檔編號(hào)】H01L29/423GK104409460SQ201410558410
【公開日】2015年3月11日 申請(qǐng)日期:2014年10月20日 優(yōu)先權(quán)日:2014年10月20日
【發(fā)明者】郝寧, 孟祥鶴, 羅家俊, 韓鄭生 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所