一種溝槽mos單元及其制備方法
【專利摘要】本發(fā)明提供了一種溝槽MOS單元及其制備方法。其中，一種溝槽MOS單元，其包括離子參雜區(qū)。采用上述方案，本發(fā)明通過在溝槽刻蝕之后生長犧牲氧化層之前通過補充注入與外延同型離子，包括N+外延補注砷或者磷/P-外延補注硼或者硼氟化合物，以增加外延層的離子濃度，降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果。
【專利說明】一種溝槽MOS單元及其制備方法

【技術領域】
[0001]本發(fā)明涉及溝槽工藝領域，尤其涉及的是，一種溝槽MOS單元及其制備方法。

【背景技術】
[0002]普通溝槽MOS的溝槽工藝是在溝槽刻蝕之后就直接生長一層犧牲氧化層，減少柵氧的缺陷。
[0003]普通的溝槽MOS溝槽工藝方法如圖1A和圖1B所示:
一、在保護環(huán)工藝后先淀積一層介質氧化層做阻擋層；
二、再在氧化層上涂膠，利用溝槽掩膜版曝光顯影；
三、待打開刻蝕區(qū)后利用氧化硅和硅的刻蝕率不同做異向刻蝕；
四、待溝槽刻蝕完成后，去掉表面的涂膠和阻擋層；
五、通過氧化工藝生產(chǎn)一層氧化層(犧牲氧化)，再酸洗消除溝槽缺陷；
六、氧化形成柵氧。
[0004]溝槽MOS的源-漏導通電阻由以下五部分組成，如圖2A和圖2B所示:
Rs:源極電阻；
Rch:源-漏通道電阻；
Rac:通道channel與外延接觸面聚集電荷產(chǎn)生的電阻；
Rep1:外延層的電阻；是導通電阻的組成的最大部分；
Rsub:基底娃片的電阻；
可總結為:RDS (ON) =Rs+Rch+Rac+R印i+Rsub 因此，現(xiàn)有技術存在缺陷，需要改進。


【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術問題是提供一種新的溝槽MOS單元及其制備方法。
[0006]本發(fā)明的技術方案如下:一種溝槽MOS單元，其包括離子參雜區(qū)。
[0007]優(yōu)選的，所述離子參雜區(qū)中的離子根據(jù)外延層設置。
[0008]優(yōu)選的，所述離子參雜區(qū)設置在刻蝕完成的溝槽上。
[0009]優(yōu)選的，所述離子參雜區(qū)上設置氧化層。
[0010]優(yōu)選的，所述離子參雜區(qū)中的離子比例根據(jù)目標導通電阻設置。
[0011]本發(fā)明的又一技術方案如下:一種溝槽MOS單元的制備方法，其包括以下步驟:溝槽刻蝕完成后，植入離子。
[0012]優(yōu)選的，根據(jù)外延層設置所述離子參雜區(qū)中的離子。
[0013]優(yōu)選的，植入離子類型與外延相同。
[0014]優(yōu)選的，在所述離子參雜區(qū)上設置氧化層。
[0015]優(yōu)選的，根據(jù)目標導通電阻設置所述離子參雜區(qū)中的離子比例。
[0016]采用上述方案，本發(fā)明通過在溝槽刻蝕之后生長犧牲氧化層之前通過補充注入與外延同型離子，包括N+外延補注砷或者磷/P-外延補注硼或者硼氟化合物，以增加外延層的離子濃度，降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果。

【專利附圖】

【附圖說明】
[0017]圖1A、圖1B分別為現(xiàn)有技術的溝槽MOS的結構示意圖；
圖2A、圖2B分別為現(xiàn)有技術的溝槽MOS的源-漏導通電阻構成示意圖；
圖3為本發(fā)明的一個實施例的示意圖；
圖4為本發(fā)明的又一個實施例的示意圖。

【具體實施方式】
[0018]為了便于理解本發(fā)明，下面結合附圖和具體實施例，對本發(fā)明進行更詳細的說明。本說明書及其附圖中給出了本發(fā)明的較佳的實施例，但是，本發(fā)明可以以許多不同的形式來實現(xiàn)，并不限于本說明書所描述的實施例。相反地，提供這些實施例的目的是使對本發(fā)明的公開內(nèi)容的理解更加透徹全面。
[0019]需要說明的是，當某一元件固定于另一個元件，包括將該元件直接固定于該另一個元件,或者將該元件通過至少一個居中的其它元件固定于該另一個元件。當一個元件連接另一個元件，包括將該元件直接連接到該另一個元件，或者將該元件通過至少一個居中的其它元件連接到該另一個元件。
[0020]本發(fā)明的一個實施例是，一種溝槽MOS單元，其包括離子參雜區(qū)。例如，如圖3所示，一種溝槽MOS單元，其包括阻擋層101、溝槽102、外延103、基底104、漏極105、源極106以及N+外延103A，其中，N+外延103A具有離子參雜區(qū)；例如，其中的離子參雜區(qū)包括砷或者磷，例如包括砷離子或者磷離子；又如，如圖4所示，一種溝槽MOS單元，其包括阻擋層101、溝槽102、外延103、基底104、漏極105、源極106以及P-外延103B，其中，P-外延103B具有離子參雜區(qū)；例如，其中的離子參雜區(qū)包括硼或者硼氟化合物。
[0021]優(yōu)選的，所述離子參雜區(qū)中的離子根據(jù)外延層設置。例如，在溝槽刻蝕完畢之后，植入與外延同型離子，例如，N+外延補注砷，或者磷；又如P-外延補注硼或者硼氟化合物。優(yōu)選的，所述離子參雜區(qū)設置在刻蝕完成的溝槽上。優(yōu)選的，所述離子參雜區(qū)上設置氧化層。優(yōu)選的，所述離子參雜區(qū)中的離子比例根據(jù)目標導通電阻設置。由于RDS (ON)=Rs+Rch +Rac+Repi+Rsub,這樣,通過增加溝槽底部外延層的離子濃度,進而降低外延層的電阻(Itepi)，即降低漏極-源極之間的電阻，從而達到降低導通電阻的效果。
[0022]又如，一種溝槽MOS單元的制備方法，其包括以下步驟:溝槽刻蝕完成后，植入離子；或者稱為注入離子。優(yōu)選的，根據(jù)外延層設置所述離子參雜區(qū)中的離子。優(yōu)選的，植入離子類型與外延相同。優(yōu)選的，在所述離子參雜區(qū)上設置氧化層。優(yōu)選的，根據(jù)目標導通電阻設置所述離子參雜區(qū)中的離子比例。
[0023]這樣。通過在溝槽刻蝕完畢之后，植入與外延同型離子，N+外延補注砷或者磷，P-外延補注硼或者硼氟化合物，來增加溝槽底部外延層的離子濃度，進而降低外延層的電阻(Repi)，即降低漏極-源極之間的電阻達到降低導通電阻的效果。
[0024]例如，一種溝槽MOS單元的制備方法，其包括以下步驟:一、在保護環(huán)工藝后先淀積一層介質氧化層做阻擋層；二、再在氧化層上涂膠，利用溝槽掩膜版曝光顯影；三、待打開刻蝕區(qū)后利用氧化硅和硅的刻蝕率不同做異向刻蝕；四、待溝槽刻蝕完成后，植入與外延同型離子；優(yōu)選的，刻蝕相互連通的溝槽，又如，至少部分溝槽相互平行。優(yōu)選的，在植入與外延同型離子之前，還額外進行若干微刻蝕；五、去掉表面的涂膠和阻擋層；六、通過氧化工藝生產(chǎn)一層氧化層(犧牲氧化)，再酸洗消除溝槽缺陷；七、氧化形成柵氧。
[0025]需要說明的是，現(xiàn)有技術一般都會選擇外延拉偏來驗證適合EPI，時間和成本較高；而本發(fā)明各實施例在現(xiàn)有的EPI條件下，通過溝槽加注同型離子，可以達到微調導通電阻的效果，可以通過調節(jié)微調外延濃度減小導通電阻，節(jié)約時間和成本；另外，工藝也無難度，比較容易實現(xiàn)，這種技術不說想不到，一說就很有好處，并且容易實現(xiàn)，成本較低。優(yōu)選的，所述微刻蝕，包括在溝槽底部或者壁部刻蝕微型溝槽。
[0026]這樣，增加溝槽離子植入，且植入離子類型與外延相同，還通過調節(jié)微調外延濃度減小導通電阻，源-漏極擊穿電壓BVDSS會稍微減??；并且，僅在溝槽刻蝕后增加一步離子植入，操作簡單。
[0027]本發(fā)明的一個實施例是，一種溝槽MOS單元的制備方法，其中，所述植入離子，包括以下步驟:在外延層注入離子。采用發(fā)明及其各實施例，可以通過注入不同能量劑量的N型或P型離子改變外延的單一特性，在表面形成一層重參雜低電阻的外延，優(yōu)化了器件的電性能，還可以在一片外延上做出幾種不同的電阻率，用一片晶圓做多目標片能收集更多數(shù)據(jù)并節(jié)約成本。又如，在外延層注入離子時，分方向注入離子，包括相同或相異離子，又如，采用材料模板分方向注入離子；優(yōu)選的，使用相異能量劑量，分方向注入相同或相異離子。
[0028]本發(fā)明的又一個實施例是，一種溝槽MOS單元，其采用上述任一制備方法獲得。例如，一種溝槽MOS單元，其外延層具有參雜離子。又如，一種溝槽MOS單元，其外延層采用注入方式設置參雜離子。優(yōu)選的，在外延層注入N型離子，或者，N型外延層注入B型離子，或者，N型外延層注入P型離子；優(yōu)選的，外延層注入設置相異能量劑量的N型離子、P型離子或B型離子。例如，外延層注入設置相異能量劑量的相異離子；又如，各外延層注入設置相異能量劑量的相異離子。優(yōu)選的，將外延層由內(nèi)而外分為若干區(qū)域，每一區(qū)域注入設置相同或相異能量劑量的相同或相異離子。又如，一種溝槽MOS單元，其采用各技術方案或者各實施例所述加工方法制備。優(yōu)選的，每一溝槽注入相同或相異能量劑量的相同或相異離子，這樣，可以制備特別有研究意義的溝槽MOS單元，優(yōu)選的，還可以在同一溝槽MOS單元上實現(xiàn)N型外延層與P型外延層。
[0029]優(yōu)選的，在外延層注入N型離子；或者，在外延層注入P型離子。優(yōu)選的，在N型外延層注入P型離子；優(yōu)選的，在表面形成重參雜低電阻的外延。優(yōu)選的，在N型外延層注入B型離子；優(yōu)選的，在表面形成淺參雜大電阻的外延。優(yōu)選的，注入超過預設劑量的B型離子，形成P型外延層。又如，預設劑量根據(jù)外延層的規(guī)格設置。
[0030]采用本發(fā)明各實施例所述加工方法，可以一次加工多個溝槽MOS單元，也可一次加工單個溝槽MOS單元。優(yōu)選的，在各溝槽MOS單元的外延層注入相異離子。優(yōu)選的，在外延層注入相異能量劑量的離子。例如，在外延層注入相異能量劑量的N型離子、P型離子或B型離子。
[0031]例如，在外延層注入相異能量劑量的相異離子；又如，在各溝槽MOS單元的外延層注入相異能量劑量的相異離子。
[0032]優(yōu)選的，將外延層由內(nèi)而外分為若干區(qū)域，每一區(qū)域注入相同或相異能量劑量的相同或相異離子。例如，將外延層由內(nèi)而外分為若干區(qū)域，每一區(qū)域注入相異能量劑量的相同離子，其中，內(nèi)部區(qū)域的能量劑量大于外部區(qū)域的能量劑量；或者，外部區(qū)域的能量劑量大于內(nèi)部區(qū)域的能量劑量。又如，將外延層由內(nèi)而外分為若干區(qū)域，每一區(qū)域注入相同能量劑量的相異離子。又如，將外延層由內(nèi)而外分為面積相等的若干區(qū)域。這樣，適應市場需求，實現(xiàn)非常靈活，尤其適合小批量測試使用。優(yōu)選的，將外延層由內(nèi)而外分為面積相等的若干區(qū)域，每一區(qū)域注入相同或相異能量劑量的相同或相異離子。
[0033]例如，將外延層分為若干區(qū)域，每一區(qū)域注入相同或相異能量劑量的相同或相異離子。又如，將外延層等分為若干區(qū)域，每一區(qū)域注入相同或相異能量劑量的相同離子，或者，將外延層等分為若干區(qū)域，每一區(qū)域注入相同或相異能量劑量的相異離子。又如，將外延層等分為若干區(qū)域，每一區(qū)域注入相同能量劑量的相同離子，或者，將外延層等分為若干區(qū)域，每一區(qū)域注入相同能量劑量的相異離子。又如，將外延層等分為若干區(qū)域，每一區(qū)域注入相異能量劑量的相同離子，或者，將外延層等分為若干區(qū)域，每一區(qū)域注入相異能量劑量的相異離子。
[0034]例如，將外延層等分為四個區(qū)域，在同一外延層注入四種相同或相異能量劑量的相同或相異離子，形成四個相異外延層。又如，將外延層分為若干區(qū)域，最內(nèi)層區(qū)域為圓形或橢圓形，其外套設若干圈，即環(huán)形區(qū)域，包括圓環(huán)形區(qū)域或橢環(huán)形區(qū)域，從最內(nèi)層區(qū)域到各環(huán)形區(qū)域，每一區(qū)域注入相同或相異能量劑量的相同或相異離子。又如，內(nèi)部區(qū)域的能量劑量大于外部區(qū)域的能量劑量，并且，根據(jù)區(qū)域的面積差異設置其能量劑量的差值。優(yōu)選的，每一區(qū)域的面積與其能量劑量的積為一特定數(shù)值，各區(qū)域的該特定數(shù)值相等設置；優(yōu)選的，采用材料模板分區(qū)域同時向各區(qū)域注入相同能量劑量的相同或相異離子，優(yōu)選為相同離子，這樣，可以實現(xiàn)每一區(qū)域制得不同規(guī)格外延層，可以做出不同電性參數(shù)的器件。例如，各區(qū)域分別注入相同或相異能量劑量的N型離子、P型離子或B型離子。又如，對一個N型的外延分為兩個區(qū)域，在N型的外延的第一區(qū)域上注入P離子使之形成重參雜，減小電阻率，在第二區(qū)域上注入B離子，使之增大電阻率，形成淺參雜；這樣，一片外延可以做出幾種特性和電阻率的外延，制得多個目標片，節(jié)約成本。又一個例子是，將一個N型的外延分為三個面積相等的區(qū)域，其中，第一區(qū)域上注入第一能量劑量的N型離子、第二區(qū)域上注入第二能量劑量的P型離子、第三區(qū)域上注入第三能量劑量的B型離子；又如，將一個N型的外延分為四個區(qū)域，其中，第一區(qū)域上注入第一能量劑量的N型離子，第二區(qū)域上注入第二能量劑量的P型離子，第三區(qū)域上注入第三能量劑量的B型離子，第四區(qū)域上注入第四能量劑量的B型離子。以此類推。又如，各區(qū)域分別注入相同能量劑量的相同離子，并且，每一區(qū)域的面積與其能量劑量的積為一特定數(shù)值，各區(qū)域的該特定數(shù)值相等設置。
[0035]例如，在規(guī)格為0.63ohm-cm/7.3Mm的N型外延上，注入B/120Kev/3.6E12，經(jīng)過1150°C/60min的drive in (推講),通過運用高溫過程使雜質在娃片中分布擴散,N型外延表面一層反型變成P型，由于擴入的結深較淺，就形成P型加N型濃度梯度漸變的外延。又如，在規(guī)格為在1.6ohm-cm/10Mm的N型外延上注入P/100Kev/5E13，經(jīng)過1150°C /60min的drive in,形成表面高濃度參雜的N型外延，可以滿足需要表面重參雜低電阻要求的工藝。優(yōu)選的，根據(jù)能量設置推阱時間與溫度。又如，在一片外延上通過注入不同能量劑量的離子做出4種或更多種不同規(guī)格外延，可以用一片外延做出不同電性參數(shù)的器件。這樣，通過離子注入可以改變溝槽MOS單元的特性，在N型的外延上注入P離子使之形成重參雜,減小電阻率，注入B離子則增大電阻率，形成淺參雜，當打入的劑量大于一定值就會使之反型變成P型外延，還可以在一片外延上做出幾種特性和電阻率的外延。
[0036]又如，襯底上依次外延生長緩沖層和待剝離外延層，在待剝離外延層注入離子；又如，把生成的單晶薄膜襯底在600至1200°C的溫度范圍內(nèi)熱處理加工，形成襯底片；又如，利用濺射或者電子束蒸發(fā)制備金屬種子層，在金屬種子層上電鍍制備具有內(nèi)部應力的金屬支撐層。優(yōu)選的，待剝離外延層之外還設置一網(wǎng)格狀掩模層；在腐蝕緩沖層過程中，金屬支撐層由于內(nèi)部應力作用，帶動外延層一起向背離襯底的方向卷曲，從而形成有效的腐蝕通道，增大剝離速率，實現(xiàn)對2寸以及更大尺寸外延的剝離。在外延層完全脫離襯底后，由于金屬支撐層的支撐作用，可以防止外延薄膜破裂，同時方便對其進行移動和后續(xù)工藝操作。這樣可同時對多個外延進行剝離，外延剝離后留下的襯底在進行表面清潔處理后可重復使用，減少污染。
[0037]進一步地，本發(fā)明的實施例還包括，上述各實施例的各技術特征，相互組合形成的溝槽MOS單元及其制備方法，增加溝槽刻蝕完成后,植入與外延同型離子來增加溝槽底部外延層的離子濃度，進而降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果；同時，源-漏極擊穿電壓BVDSS會稍微減小。
[0038]需要說明的是，上述各技術特征繼續(xù)相互組合，形成未在上面列舉的各種實施例，均視為本發(fā)明說明書記載的范圍；并且，對本領域普通技術人員來說，可以根據(jù)上述說明加以改進或變換，而所有這些改進和變換都應屬于本發(fā)明所附權利要求的保護范圍。
【權利要求】
1.一種溝槽MOS單元，其特征在于，包括離子參雜區(qū)。
2.根據(jù)權利要求1所述溝槽MOS單元，其特征在于，所述離子參雜區(qū)中的離子根據(jù)外延層設置。
3.根據(jù)權利要求2所述溝槽MOS單元，其特征在于，所述離子參雜區(qū)設置在刻蝕完成的溝槽上。
4.根據(jù)權利要求3所述溝槽MOS單元，其特征在于，所述離子參雜區(qū)上設置氧化層。
5.根據(jù)權利要求4所述溝槽MOS單元，其特征在于，所述離子參雜區(qū)中的離子比例根據(jù)目標導通電阻設置。
6.一種溝槽MOS單元的制備方法，其特征在于，包括以下步驟:溝槽刻蝕完成后，植入離子。
7.根據(jù)權利要求6所述制備方法，其特征在于，根據(jù)外延層設置所述離子參雜區(qū)中的離子。
8.根據(jù)權利要求7所述制備方法，其特征在于，植入離子類型與外延相同。
9.根據(jù)權利要求8所述制備方法，其特征在于，在所述離子參雜區(qū)上設置氧化層。
10.根據(jù)權利要求9所述制備方法，其特征在于，根據(jù)目標導通電阻設置所述離子參雜區(qū)中的離子比例。
【文檔編號】H01L21/336GK104241340SQ201410536089
【公開日】2014年12月24日 申請日期:2014年10月11日 優(yōu)先權日:2014年10月11日
【發(fā)明者】王金 申請人:王金