一種晶圓跨硅穿孔互連工藝的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶圓跨硅穿孔互連工藝。首先將一第一晶圓與第二晶圓鍵合在一起；然后通過一次刻蝕工藝將減薄過的第一硅襯底層打開，接著通過第二次刻蝕工藝將第一金屬層上方的薄膜打開同時以第一金屬層為阻擋層，打開第二金屬層上方的薄膜，形成一使第一金屬層與第二金屬層均暴露的凹槽；最后于開口和凹槽填充一金屬，并在金屬上表面及第一硅襯底層上表面覆蓋一保護(hù)層，完成晶圓三維集成。通過本方案，克服了傳統(tǒng)晶圓三維集成中需要三次刻蝕工藝才能將同一區(qū)域不同晶圓上的電路引出從而實現(xiàn)電路互連的缺陷。
【專利說明】—種晶圓跨硅穿孔互連工藝

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶圓跨硅穿孔互連工藝。

【背景技術(shù)】
[0002]隨著電子設(shè)備及存儲器朝著小型化和薄型化發(fā)展，對芯片的體積和厚度也有了更高的要求。現(xiàn)有技術(shù)中通過娃穿孔(Through Silicon Var,簡稱TSV)完成晶圓的三維集成是一種有效減小芯片體積和厚度的方案，這種技術(shù)將兩個或者多個功能相同或者不同的芯片通過鍵合集成在一起，這種集成在保持芯片體積的同時大規(guī)模提高了芯片的性能，不再受單個芯片制造工藝的限制，亦縮短了功能芯片之間的金屬互聯(lián)，使得發(fā)熱、功耗、延遲大幅度減少；同時大幅度提高了功能模塊之間的帶寬，如將處理器芯片和內(nèi)存芯片三維集成，使處理器具有超高速緩沖存儲器。這種三維集成在保持現(xiàn)有技術(shù)節(jié)點的同時提高了芯片的性能。
[0003]但是這種技術(shù)通過在同一區(qū)域內(nèi)實施三次刻蝕工藝將不同晶圓上的電路接出，最終實現(xiàn)兩片晶圓之間的金屬互連，這種工藝需要三次刻蝕過程，工藝復(fù)雜，成本高。因此，如何既能實現(xiàn)晶圓的三維集成又使得工藝簡單、成本低成為本領(lǐng)域技術(shù)人員面臨的一大難題。


【發(fā)明內(nèi)容】

[0004]為了實現(xiàn)上述目的，本申請披露了一種晶圓跨硅穿孔互連工藝，以解決傳統(tǒng)晶圓跨硅穿孔互連工藝中工藝復(fù)雜，成本高的問題，具體步驟為:
[0005]一種晶圓跨硅穿孔互連工藝，其特征在于，所述工藝包括:
[0006]提供第一晶圓和第二晶圓，且所述第一晶圓包含有第一硅襯底層及與該第一硅襯底層層疊的第一 BEOL介質(zhì)層，該第一 BEOL介質(zhì)層中預(yù)置有第一金屬層，所述第二晶圓包含有第二硅襯底層及與該第二硅襯底層層疊的第二 BEOL介質(zhì)層，該第二 BEOL介質(zhì)層中預(yù)置有第二金屬層；
[0007]將所述第一晶圓鍵合至所述第二晶圓之上，且繼續(xù)對所述第一硅襯底層進(jìn)行減薄工藝；繼續(xù)刻蝕減薄后的部分第一硅襯底層至所述第一 BEOL介質(zhì)層，形成一開口 ；
[0008]刻蝕位于所述開口底部的部分所述第一 BEOL介質(zhì)層至所述第二 BEOL介質(zhì)層中，以形成將部分所述第一金屬層和部分所述第二金屬層均予以暴露的凹槽；
[0009]于所述凹槽中填充金屬，以形成將所述第一金屬層和所述第二金屬層電連接的互連線。
[0010]上述工藝，其中，采用一次刻蝕工藝形成所述凹槽，以將所述第一金屬層和所述第二金屬層均予以暴露。
[0011]上述工藝，其中，形成所述凹槽的步驟包括:
[0012]在同一刻蝕工藝中，先去除部分所述第一 BEOL介質(zhì)層，以暴露部分所述第一金屬層，并繼續(xù)以暴露的所述第一金屬層為掩膜，刻蝕位于所述開口底部的所述第一 BEOL介質(zhì)層至所述第二 BEOL介質(zhì)層，以形成所述第一金屬層和所述第二金屬層均予以暴露的所述凹槽；
[0013]以所述第一金屬層為阻擋層打開第二金屬層上方部分薄膜，使所述部分第一金屬層與所述部分第二金屬層裸露在同一凹槽內(nèi)。
[0014]上述工藝，其中，將所述第一 BEOL介質(zhì)層與所述第二 BEOL介質(zhì)層接觸，以將所述第一晶圓鍵合至所述第二晶圓之上，形成一鍵合晶圓。
[0015]上述工藝，其中，采用化學(xué)機(jī)械研磨的方法減薄所述第一硅襯底層。
[0016]上述工藝，其中，于第一硅襯底層部分電路空白區(qū)中形成所述開口。
[0017]上述工藝，其中，所述凹槽寬度小于所述開口的寬度。
[0018]上述工藝，其中，所述工藝還包括:
[0019]制備一擴(kuò)散阻擋層覆蓋所述凹槽的底部及側(cè)壁后，再于所述凹槽中填充金屬。
[0020]上述工藝，其中，于所述凹槽中填充金屬的步驟包括:
[0021]制備一種子層覆蓋所述擴(kuò)散阻擋層的表面后，電鍍金屬充滿所述凹槽及所述開口，并繼續(xù)對所述金屬進(jìn)行平坦化工藝，以形成將所述第一金屬層和所述第二金屬層電連接的所述互連線。
[0022]上述工藝，其中，所述金屬為銅、鋁、鎢或錫。
[0023]綜上所述，本發(fā)明在晶圓三維集成工藝中，可基于硅通孔技術(shù)將第一晶圓與第二晶圓BEOL介質(zhì)層鍵合在一起,然后化學(xué)機(jī)械研磨第一娃襯底層，于第一 BEOL介質(zhì)層部分金屬區(qū)域上方第一娃襯底層11刻蝕一開口，覆蓋一隔離層于開口的側(cè)壁與表面及第一晶圓硅襯底層的上表面，以防止后續(xù)填充金屬的擴(kuò)散引起短路，刻蝕終止于第一 BEOL介質(zhì)層上表面，繼續(xù)刻蝕打開部分第一晶圓第一金屬層上方部分薄膜并以第一金屬層為阻擋層繼續(xù)打開第二金屬層上方薄膜，使第一金屬層與第二金屬層均暴露，然后填充金屬材料，最后覆蓋一保護(hù)膜于所述金屬材料上表面及第一晶圓硅襯底層上表面。通過上述方法，既可以在三維集成內(nèi)部實現(xiàn)互連，又減少了工藝的復(fù)雜度，成本低，克服了傳統(tǒng)工藝中需要在同一區(qū)域?qū)嵤┤慰涛g工藝才能將電路引出，工藝復(fù)雜，成本高的缺陷。

【專利附圖】

【附圖說明】
[0024]圖1-6是本發(fā)明中晶圓跨硅穿孔互連集成過程的示意圖。
[0025]實施方式
[0026]下面結(jié)合附圖和具體的實施例對本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。
[0027]針對上述存在的問題，本發(fā)明披露了一種晶圓跨硅穿孔互連工藝，有效解決了傳統(tǒng)晶圓三維集成中需要在同一區(qū)域?qū)嵤┤慰涛g工藝才能將同一區(qū)域不同晶圓上的電路引出的復(fù)雜且高成本問題，本發(fā)明首先按照傳統(tǒng)工藝將兩片待處理的晶圓進(jìn)行鍵合并減薄第一硅襯底層11，然后通過兩次刻蝕過程在同一區(qū)域內(nèi)首先將減薄過的第一硅襯底層21打開，繼續(xù)打開第一金屬層上方的薄膜，同時，以第一金屬層作為阻擋層，打開第二金屬層上方的薄膜，這是便可以填充金屬使第一金屬層與第二金屬層實現(xiàn)電連接，然后再在填充的金屬上表面以及剩下的第一硅襯底層上表面覆蓋一保護(hù)層，即可用本發(fā)明的新工藝完成兩片晶圓之間的三維集成。
[0028]如圖1-6所示，本實施例涉及一種晶圓跨硅穿孔互連工藝的制備方法，具體包括如下步驟:
[0029]I)提供需要以堆疊式鍵合連接在一起的一個第一晶圓I和一個第二晶圓2，上述的第一晶圓I和第二晶圓2均可包括內(nèi)設(shè)金屬層的BEOL介質(zhì)層和包括內(nèi)設(shè)晶體管單元MOSFET Cell的硅襯底層，通常BEOL介質(zhì)層含有多層金屬，其中第一 BEOL介質(zhì)層12預(yù)置有第一金屬層121,第二 BEOL介質(zhì)層22預(yù)置有第二金屬層221,娃襯底層中晶體管的各個電極都相應(yīng)耦合連接到BEOL層內(nèi)的與之對應(yīng)的金屬互連線上，在本發(fā)明中將第一晶圓I的硅襯底層稱為第一娃襯底層，將第一晶圓I的BEOL介質(zhì)層稱為第一 BEOL介質(zhì)層；以此類推，將第二晶圓2的硅襯底層稱為第二硅襯底層，將第二晶圓的BEOL介質(zhì)層稱為第二 BEOL介質(zhì)層。
[0030]2)在鍵合Bonding步驟中，將第一 BEOL介質(zhì)層12和第二 BEOL介質(zhì)層22以面對面的方式予以鍵合，體現(xiàn)在，翻轉(zhuǎn)第一晶圓1、第二晶圓2兩者中之一，例如翻轉(zhuǎn)第二晶圓2后倒裝貼合到第一 BEOL層12下表面，藉此將第一 BEOL介質(zhì)層12下表面和第二 BEOL介質(zhì)層22上表面緊密貼合并鍵合，即形成如圖1中所示的結(jié)構(gòu)。
[0031]3)將第一晶圓I和/或第二晶圓2進(jìn)行研磨減薄，例如利用化學(xué)機(jī)械研磨工藝(Chemical Mechanical Polishing,簡稱CMP)研磨第一娃襯底層11的上表面,或者研磨第二硅襯底層21的下表面，直至第一晶圓I和/或第二晶圓2減薄至符合預(yù)期的目標(biāo)厚度。
[0032]于減薄后的第一硅襯底層11上表面旋涂一層光刻膠或光致抗蝕劑層，使用常規(guī)的光刻技術(shù)，曝光顯影后，圖案化的光刻膠將形成從掩模板上轉(zhuǎn)移而來的開口圖案，然后利用圖案化的光刻膠作為刻蝕掩模對第一硅襯底層11予以刻蝕，刻蝕終止于第一 BEOL介質(zhì)層12上表面，形成開口 3，然后剝離所述光刻膠。在刻蝕形成上述開口 3的步驟當(dāng)中應(yīng)當(dāng)滿足一些預(yù)設(shè)條件，針對第一硅襯底層11被腐蝕掉的用于形成該開口 3的原始的預(yù)刻蝕區(qū)域而言，該預(yù)設(shè)刻蝕區(qū)域必須是電路空白區(qū)，也即該區(qū)域沒有形成任何晶體管單元/晶胞(cell)，避免因?qū)㈩A(yù)刻蝕區(qū)域腐蝕掉而損失部分晶體管導(dǎo)致該襯底上整個集成電路功能性損壞而失效。另外一方面在于，開口 3的位置也需要符合一定的規(guī)則，如設(shè)定開口 3對準(zhǔn)第一 BEOL介質(zhì)層12包含的部分第一金屬層121，同時需對準(zhǔn)第二 BEOL介質(zhì)層包含的部分第二金屬層221。再者，開口 3的深度應(yīng)當(dāng)?shù)扔诠枰r底層11減薄后的厚度。
[0033]繼續(xù)覆蓋一隔離層8 (或稱之為絕緣材料層)于減薄后的第一硅襯底層11的上表面及開口 3的側(cè)壁與底部，典型的例如SiN，但是制備隔離層8的步驟中需要控制隔離層8的厚度，防止其完全將開口 3填充滿，如圖2所示。
[0034]4)旋涂一光刻膠層或光致抗蝕劑層于所述隔離層8的上表面，使用常規(guī)的光刻技術(shù)，曝光顯影后，圖案化的光刻膠將形成從掩模板上轉(zhuǎn)移而來的開口圖案，然后利用圖案化的光刻膠作為刻蝕掩膜開始從部分開口 3底部予以刻蝕至第一金屬層上表面，繼續(xù)以第一金屬層為阻擋層，刻蝕打開第二金屬層221上方的薄膜，形成一凹槽4，刻蝕形成凹槽4需滿足一定的預(yù)設(shè)條件，比如，第一凹槽的寬度小于開口 4的寬度，再比如，預(yù)刻蝕區(qū)域下方第一 BEOL介質(zhì)層須含有部分第一金屬層，且與刻蝕區(qū)域下方第二 BEOL介質(zhì)層須含有部分第二金屬層，形成如圖3所示的圖案。
[0035]5)填充一金屬6于所示開口 3及凹槽4，優(yōu)選的，填充金屬選擇銅、鋁、鎢、錫等半導(dǎo)體工業(yè)中常用的金屬之一，填充金屬需滿足一些條件，例如，填充滿整個開口 3及凹槽4，以使得順利實現(xiàn)電連接，直至填充金屬6填充滿整個開口 3和整個凹槽4，形成如圖4所示的圖案。
[0036]繼續(xù)對金屬6進(jìn)行平坦化處理，去除填充到第一硅襯底層11上的金屬6并是填充到開口 3的金屬6上表面與第一娃襯底層11的上表面處于同一水平面。，形成如圖5所不的圖案。
[0037]另外，填充金屬6之前優(yōu)選制備一擴(kuò)散阻擋層與開口 3及凹槽4的側(cè)壁，以防止填充的金屬6隨著時間的推移擴(kuò)散到第一 BEOL介質(zhì)層12、第二 BEOL介質(zhì)層22及第一娃襯底層11引起電路短路，該步驟為業(yè)內(nèi)專業(yè)人士所熟知的技術(shù)，圖中并未示出，在此不予贅述。
[0038]6)覆蓋一預(yù)設(shè)厚度的保護(hù)層9于第一娃襯底層11上表面及金屬6的上表面,形成如圖6所示的圖案。
[0039]綜上所述，本發(fā)明通過將一第一晶圓I與第二晶圓2鍵合在一起；通過一次刻蝕工藝在將減薄過的第一硅襯底層11打開，然后通過第二次刻蝕工藝將第一金屬層121上方的薄膜打開，即去掉一部分第一 BEOL介質(zhì)層，同時，以第一金屬層為阻擋層，打開第二金屬層221上方的薄膜，形成凹槽4，此時填充金屬可以實現(xiàn)第一金屬層121與第二金屬層221連通；繼續(xù)于開口 3,和凹槽4填充一金屬6,并在金屬6上表面及第一娃襯底層11上表面覆蓋一保護(hù)層，完成晶圓的三維集成。通過本方案，克服了傳統(tǒng)晶圓三維集成中需要三次刻蝕工藝才能將同一區(qū)域不同晶圓上的電路引出的，克服電路互連的缺陷。
[0040]本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員在結(jié)合現(xiàn)有技術(shù)以及上述實施例可以實現(xiàn)所述變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。
[0041]以上對本發(fā)明的較佳實施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍。
【權(quán)利要求】
1.一種晶圓跨硅穿孔互連工藝，其特征在于，所述工藝包括: 提供第一晶圓和第二晶圓，且所述第一晶圓包含有第一硅襯底層及與該第一硅襯底層層疊的第一 8201介質(zhì)層，該第一 8201介質(zhì)層中預(yù)置有第一金屬層，所述第二晶圓包含有第二硅襯底層及與該第二硅襯底層層疊的第二 8201介質(zhì)層，該第二 8201介質(zhì)層中預(yù)置有第二金屬層； 將所述第一晶圓鍵合至所述第二晶圓之上，且繼續(xù)對所述第一硅襯底層進(jìn)行減薄工藝；繼續(xù)刻蝕減薄后的部分第一硅襯底層至所述第一 8201介質(zhì)層，形成一開口 ； 刻蝕位于所述開口底部的部分所述第一 8201介質(zhì)層至所述第二 8201介質(zhì)層中，以形成將部分所述第一金屬層和部分所述第二金屬層均予以暴露的凹槽； 于所述凹槽中填充金屬，以形成將所述第一金屬層和所述第二金屬層電連接的互連線。
2.如權(quán)利要求1所述工藝，其特征在于，采用一次刻蝕工藝形成所述凹槽，以將所述第一金屬層和所述第二金屬層均予以暴露。
3.如權(quán)利要求2所述工藝，其特征在于，形成所述凹槽的步驟包括: 在同一刻蝕工藝中，先去除部分所述第一 8201介質(zhì)層，以暴露部分所述第一金屬層，并繼續(xù)以暴露的所述第一金屬層為掩膜，刻蝕位于所述開口底部的所述第一 8201介質(zhì)層至所述第二 8201介質(zhì)層，以形成所述第一金屬層和所述第二金屬層均予以暴露的所述凹槽； 以所述第一金屬層為阻擋層打開第二金屬層上方部分薄膜，使所述部分第一金屬層與所述部分第二金屬層裸露在同一凹槽內(nèi)。
4.如權(quán)利要求1所述工藝，其特征在于，將所述第一8201介質(zhì)層與所述第二 8201介質(zhì)層接觸，以將所述第一晶圓鍵合至所述第二晶圓之上，形成一鍵合晶圓。
5.如權(quán)利要求1所述工藝，其特征在于，采用化學(xué)機(jī)械研磨的方法減薄所述第一硅襯底層。
6.如權(quán)利要求1所述工藝，其特征在于，于第一硅襯底層部分電路空白區(qū)中形成所述開口。
7.如權(quán)利要求1所述工藝，其特征在于，所述凹槽寬度小于所述開口的寬度。
8.如權(quán)利要求1所述工藝，其特征在于，所述工藝還包括: 制備一擴(kuò)散阻擋層覆蓋所述凹槽的底部及側(cè)壁后，再于所述凹槽中填充金屬。
9.如權(quán)利要求8所述工藝，其特征在于，于所述凹槽中填充金屬的步驟包括: 制備一種子層覆蓋所述擴(kuò)散阻擋層的表面后，電鍍金屬充滿所述凹槽及所述開口，并繼續(xù)對所述金屬進(jìn)行平坦化工藝，以形成將所述第一金屬層和所述第二金屬層電連接的所述互連線。
10.如權(quán)利要求1所述工藝，其特征在于，所述金屬為銅、鋁、鎢或錫。
【文檔編號】H01L21/768GK104377164SQ201410508155
【公開日】2015年2月25日 申請日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】董金文, 朱繼鋒, 肖勝安, 胡思平 申請人:武漢新芯集成電路制造有限公司