一種多晶硅薄膜晶體管陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供一種多晶硅薄膜晶體管陣列基板及其制備方法、顯示裝置，所述方法包括：形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟，該步驟中，通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極；通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極。使用本發(fā)明的方案能夠降低掩膜板的使用數(shù)量，使得工藝簡(jiǎn)化，降低了生產(chǎn)成本。
【專利說明】—種多晶硅薄膜晶體管陣列基板及其制備方法、顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種多晶硅薄膜晶體管陣列基板及其制備方法、顯示裝置。

【背景技術(shù)】
[0002]在平面顯示例如液晶顯示器(IXD)、有機(jī)電致發(fā)光顯示器或者無機(jī)電致發(fā)光顯示器中，薄膜晶體管(TFT) —般使用做開關(guān)元件來控制像素的作業(yè)，或是用作驅(qū)動(dòng)元件來驅(qū)動(dòng)像素。薄膜晶體管依其硅薄膜性質(zhì)通?？煞譃榉蔷Ч?a-Si)與多晶硅(poly-Si)兩種。與非晶硅薄膜晶體管相比較，多晶硅薄膜晶體管有更高的電子遷移率、更佳的液晶特性以及較少的漏電流。因此利用多晶硅薄膜晶體管制作的顯示器會(huì)有較高的分辨率以及較快的反應(yīng)速度。低溫多晶硅技術(shù)已逐漸取代非晶硅技術(shù)成為薄膜晶體管研發(fā)的主流。
[0003]然而，具有多晶硅薄膜晶體管陣列基板的工藝卻有著許多缺點(diǎn)，例如工藝復(fù)雜、成本較高等。常用的多晶硅薄膜晶體管陣列基板的掩膜板多達(dá)9道，與一般的非晶硅薄膜晶體管陣列基板的5道或者6道掩膜板相比更為復(fù)雜耗時(shí)，嚴(yán)重降低了工業(yè)化生產(chǎn)產(chǎn)能，增加了成本。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供一種多晶硅薄膜晶體管陣列基板及制備方法、顯示裝置，以克服現(xiàn)有技術(shù)中的多晶硅薄膜晶體管陣列基板的工藝復(fù)雜、成本高的問題。
[0005]為解決上述技術(shù)問題，本發(fā)明的實(shí)施例提供一種多晶硅薄膜晶體管陣列基板的制備方法，包括:形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟，其中，
[0006]通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極；
[0007]通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極。
[0008]優(yōu)選地，所述形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟具體包括:
[0009]通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極；
[0010]在所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極上形成柵絕緣層；
[0011]通過一次構(gòu)圖工藝在所述柵絕緣層上形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極；
[0012]在所述柵電極、柵線及所述存儲(chǔ)電容的第二電極上形成第二絕緣層，并形成貫穿所述柵絕緣層和所述第二絕緣層的過孔；
[0013]通過一次構(gòu)圖工藝在所述第二絕緣層上形成所述源電極、漏電極和所述數(shù)據(jù)線，所述源電極和漏電極通過所述過孔與所述半導(dǎo)體層接觸。
[0014]優(yōu)選地，所述通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極的步驟具體包括:
[0015]形成多晶硅半導(dǎo)體薄膜；
[0016]在所述多晶硅半導(dǎo)體薄膜上形成第一絕緣膜；
[0017]在所述第一絕緣膜上涂覆光刻膠；
[0018]采用灰色調(diào)或半色調(diào)掩膜板對(duì)所述光刻膠進(jìn)行曝光和顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域及光刻膠完全去除區(qū)域，其中，所述光刻膠完全保留區(qū)域?qū)?yīng)所述半導(dǎo)體層區(qū)域，所述光刻膠半保留區(qū)域?qū)?yīng)所述存儲(chǔ)電容區(qū)域，所述光刻膠完全去除區(qū)域?qū)?yīng)其他區(qū)域；
[0019]采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的多晶硅半導(dǎo)體薄膜及第一絕緣膜；
[0020]采用灰化工藝去除所述光刻膠半保留區(qū)域的光刻膠；
[0021]采用刻蝕工藝去除所述光刻膠半保留區(qū)域的第一絕緣膜，形成第一絕緣層的圖形；
[0022]以所述半導(dǎo)體層區(qū)域上方的第一絕緣膜為掩膜進(jìn)行離子注入，并進(jìn)行退火工藝，使所述存儲(chǔ)電容區(qū)域的多晶硅半導(dǎo)體薄膜成為導(dǎo)體，形成所述存儲(chǔ)電容的第一電極，所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜上方有第一絕緣膜的保護(hù)，仍為半導(dǎo)體。
[0023]優(yōu)選地，所述形成多晶硅半導(dǎo)體薄膜的步驟包括:
[0024]形成非晶硅半導(dǎo)體薄膜；
[0025]對(duì)所述非晶硅半導(dǎo)體薄膜進(jìn)行退火工藝，去除所述非晶硅半導(dǎo)體薄膜中的氫原子;
[0026]對(duì)去除氫原子后的所述非晶硅半導(dǎo)體薄膜進(jìn)行準(zhǔn)分子激光晶化工藝，形成所述多晶硅半導(dǎo)體薄膜。
[0027]優(yōu)選地，所述通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極的步驟具體包括:
[0028]形成柵金屬薄膜；
[0029]在所述柵金屬薄膜上涂覆光刻膠；
[0030]對(duì)所述光刻膠進(jìn)行曝光和顯影后，形成對(duì)應(yīng)于柵電極區(qū)域、柵線區(qū)域和所述存儲(chǔ)電容區(qū)域的光刻膠完全保留區(qū)域和對(duì)應(yīng)于其他區(qū)域的光刻膠完全去除區(qū)域；
[0031]采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的柵金屬薄膜；
[0032]剝離所述光刻膠完全保留區(qū)域的光刻膠，形成所述柵電極、柵線和所述存儲(chǔ)電容的第二電極。
[0033]優(yōu)選地，所述柵電極位于所述半導(dǎo)體層區(qū)域上方，且尺寸小于所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜的尺寸；
[0034]所述通過一次構(gòu)圖工藝形成所述柵電極、柵線及存儲(chǔ)電容的第二電極的步驟之后還包括:
[0035]以所述柵電極和柵線為掩膜進(jìn)行離子注入，并進(jìn)行退火工藝，使所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜裸露于所述柵電極的部分區(qū)域成為導(dǎo)體，形成接觸導(dǎo)體，所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜位于所述柵電極下方的區(qū)域仍為半導(dǎo)體，形成所述半導(dǎo)體層，所述源電極和漏電極通過所述接觸導(dǎo)體與所述半導(dǎo)體層接觸。
[0036]優(yōu)選地，所述通過一次構(gòu)圖工藝形成所述源電極、漏電極以及所述數(shù)據(jù)線的步驟之后還包括:
[0037]在所述源電極、漏電極以及所述數(shù)據(jù)線上形成第三絕緣層，并在所述第三絕緣層上形成過孔；
[0038]通過一次構(gòu)圖工藝在所述第三絕緣層上形成像素電極，所述像素電極通過所述第三絕緣層上的過孔與所述漏電極接觸。
[0039]優(yōu)選地，所述通過一次構(gòu)圖工藝形成半導(dǎo)體層及所述存儲(chǔ)電容的第一電極的步驟之前還包括:
[0040]提供一襯底基板；
[0041 ] 在所述襯底基板上形成緩沖層；
[0042]其中，通過一次構(gòu)圖工藝在所述緩沖層上形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極。
[0043]本發(fā)明還提供一種多晶硅薄膜晶體管陣列基板，包括:多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，柵線和數(shù)據(jù)線，其中，
[0044]所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極同層設(shè)置，通過一次構(gòu)圖工藝形成；
[0045]所述柵電極、柵線及所述存儲(chǔ)電容的第二電極同層設(shè)置，通過一次構(gòu)圖工藝形成。
[0046]優(yōu)選地，所述多晶硅薄膜晶體管陣列基板具體包括:
[0047]同層設(shè)置的半導(dǎo)體層和存儲(chǔ)電容的第一電極；
[0048]第一絕緣層，位于所述半導(dǎo)體層的上方；
[0049]柵絕緣層，覆蓋所述半導(dǎo)體層、所述存儲(chǔ)電容的第一電極及所述第一絕緣層；
[0050]同層設(shè)置的柵電極、柵線和所述存儲(chǔ)電容的第二電極，位于所述柵絕緣層的上方；
[0051]第二絕緣層，覆蓋所述柵電極、柵線和所述存儲(chǔ)電容的上電極；
[0052]同層設(shè)置的源電極、漏電極和數(shù)據(jù)線，位于所述第二絕緣層的上方，所述源電極和漏電極通過貫穿所述柵絕緣層和第二絕緣層的過孔與所述半導(dǎo)體層接觸；
[0053]第三絕緣層，覆蓋所述源電極、漏電極和數(shù)據(jù)線；
[0054]像素電極，位于所述第三絕緣層上方，通過貫穿所述第三絕緣層的過孔與所述漏電極接觸。
[0055]優(yōu)選地，所述多晶硅薄膜晶體管陣列基板還包括:
[0056]襯底基板；
[0057]緩沖層，位于所述襯底基板上方，其中，所述半導(dǎo)體層和存儲(chǔ)電容的第一電極位于所述緩沖層上方。
[0058]本發(fā)明還提供一種顯示裝置，包括上述多晶硅薄膜晶體管陣列基板。
[0059]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0060]通過一次構(gòu)圖工藝形成多晶硅薄膜晶體管的半導(dǎo)體層及存儲(chǔ)電容的第一電極，以及通過一次構(gòu)圖工藝形成多晶硅薄膜晶體管的柵電極、柵線及存儲(chǔ)電容的第二電極，從而能夠降低掩膜板的使用數(shù)量，使得工藝簡(jiǎn)化，降低了生產(chǎn)成本。

【專利附圖】

【附圖說明】
[0061]圖1為本發(fā)明的實(shí)施例一的多晶硅薄膜晶體管陣列基板的制備方法的流程示意圖；
[0062]圖2為本發(fā)明的實(shí)施例一的多晶硅薄膜晶體管陣列基板的制備方法的流程示意圖；
[0063]圖3A-3J為本發(fā)明的實(shí)施例三的多晶硅薄膜晶體管陣列基板的制備方法的流程示意圖。

【具體實(shí)施方式】
[0064]為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0065]本發(fā)明實(shí)施例提供一種多晶硅薄膜晶體管陣列基板的制備方法，包括:形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟，其中，所述步驟包括:
[0066]通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極；
[0067]通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極。
[0068]由于半導(dǎo)體層及存儲(chǔ)電容的第一電極通過一次構(gòu)圖工藝形成，柵電極、柵線及存儲(chǔ)電容的第二電極通過一次構(gòu)圖工藝形成，因而，能夠降低掩膜板的使用數(shù)量，使得工藝簡(jiǎn)化，降低了生產(chǎn)成本。
[0069]上述實(shí)施例中形成的多晶硅薄膜晶體管可以為頂柵結(jié)構(gòu)的薄膜晶體管，也可以為底柵結(jié)構(gòu)的薄膜晶體管。
[0070]請(qǐng)參考圖1，圖1為本發(fā)明的實(shí)施例一的多晶硅薄膜晶體管陣列基板的制備方法的流程示意圖。
[0071]當(dāng)所述多晶硅薄膜晶體管為頂柵結(jié)構(gòu)的薄膜晶體管時(shí)，所述多晶硅薄膜晶體管陣列基板的制備方法包括:形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟，所述步驟具體包括:
[0072]步驟Sll:通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極；
[0073]形成的半導(dǎo)體層和所述存儲(chǔ)電容的第一電極同層設(shè)置。
[0074]步驟S12:在所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極上形成柵絕緣層；
[0075]步驟S13:通過一次構(gòu)圖工藝在所述柵絕緣層上形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極；
[0076]所述柵電極、柵線及所述存儲(chǔ)電容的第二電極同層設(shè)置；所述存儲(chǔ)電容的第二電極位于所述存儲(chǔ)電容的第一電極的上方，所述第二電極的尺寸與所述第一電極的尺寸相同。
[0077]步驟S14:在所述柵電極、柵線及所述存儲(chǔ)電容的第二電極上形成第二絕緣層，并通過一次構(gòu)圖工藝形成貫穿所述柵絕緣層和所述第二絕緣層上的過孔，以露出所述半導(dǎo)體層；
[0078]步驟S15:通過一次構(gòu)圖工藝在所述第二絕緣層上形成所述源電極、漏電極和所述數(shù)據(jù)線，所述源電極和漏電極通過所述過孔與所述半導(dǎo)體層接觸。
[0079]由于形成的多晶硅薄膜晶體管為頂柵結(jié)構(gòu)的薄膜晶體管，因此，上述實(shí)施例中的存儲(chǔ)電容的第一電極為存儲(chǔ)電容的下電極，存儲(chǔ)電容的第二電極為存儲(chǔ)電容的上電極。
[0080]請(qǐng)參考圖2，圖2為本發(fā)明的實(shí)施例二的多晶硅薄膜晶體管陣列基板的制備方法的流程示意圖。
[0081]當(dāng)所述多晶硅薄膜晶體管為底柵結(jié)構(gòu)的薄膜晶體管時(shí)，所述多晶硅薄膜晶體管陣列基板的制備方法包括:形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟，所述步驟具體包括:
[0082]步驟S21:通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極；
[0083]所述柵電極、柵線及所述存儲(chǔ)電容的第二電極同層設(shè)置。
[0084]步驟S22:在所述柵電極、柵線及所述存儲(chǔ)電容的第二電極上形成柵絕緣層；
[0085]步驟S23:通過一次構(gòu)圖工藝在所述柵絕緣層上形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極；
[0086]形成的半導(dǎo)體層和所述存儲(chǔ)電容的第一電極同層設(shè)置。所述存儲(chǔ)電容的第一電極位于所述存儲(chǔ)電容的第二電極的上方，所述第一電極的尺寸與所述第二電極的尺寸相同。
[0087]步驟S24:在所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極上形成第二絕緣層，并通過一次構(gòu)圖工藝形成貫穿所述第二絕緣層的過孔，以露出所述半導(dǎo)體層；
[0088]步驟S25:通過一次構(gòu)圖工藝在所述第二絕緣層上形成所述源電極、漏電極和所述數(shù)據(jù)線，所述源電極和漏電極通過所述第二絕緣層上的過孔與所述半導(dǎo)體層接觸。
[0089]由于形成的多晶硅薄膜晶體管為底柵結(jié)構(gòu)的薄膜晶體管，因此，上述實(shí)施例中的存儲(chǔ)電容的第一電極為存儲(chǔ)電容的上電極，存儲(chǔ)電容的第二電極為存儲(chǔ)電容的下電極。
[0090]上述實(shí)施例中，可以采用等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)形成柵絕緣層，形成的柵絕緣層厚度可以為1000 A-2000 材料可以為SiNx (氮化硅)的單層膜或者是SiNx和S1x (氧化娃)的復(fù)合物。
[0091]上述實(shí)施例中，可以采用PECVD形成第二絕緣層，形成的第二絕緣層的厚度可以為1000 A -3000 成分可以為SiNx、Si0x，或者是SiNx和S1x復(fù)合物等。
[0092]所述形成過孔的步驟可以為:對(duì)所述第二絕緣層進(jìn)行曝光、顯影，然后進(jìn)行刻蝕工藝(具體可以為干法刻蝕)，形成用于源電極和漏電極與半導(dǎo)體層接觸的過孔。
[0093]所述通過一次構(gòu)圖工藝在所述第二絕緣層上形成所述源電極、漏電極和所述數(shù)據(jù)線的步驟可以為:通過濺射或者熱蒸鍍的方法沉積源漏金屬薄膜，沉積的源漏金屬薄膜的厚度可以為2000 A -3000 材料可以為Mo、Al、Cu、W等金屬，或者是上述幾種金屬的復(fù)合膜層，然后經(jīng)過曝光顯影并刻蝕以后形成源電極、漏電極及數(shù)據(jù)線的圖形。
[0094]由于低溫多晶硅薄膜晶體管通常為頂柵結(jié)構(gòu)的薄膜晶體管，因而，以下實(shí)施例中，均以頂柵結(jié)構(gòu)的薄膜晶體管為例進(jìn)行說明。
[0095]上述實(shí)施例中，在形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極時(shí)，需要進(jìn)行離子注入工藝，現(xiàn)有技術(shù)中在進(jìn)行離子注入工藝時(shí)，需要使用光刻膠作為掩膜，注入的離子極易引起光刻膠的固化，導(dǎo)致光刻膠殘留，影響下一步的工序，導(dǎo)致多晶硅薄膜晶體管陣列基板的合格率較低。
[0096]為解決上述因在離子注入工藝中由光刻膠引起的產(chǎn)品合格率低的問題，本發(fā)明實(shí)施例中，在離子注入工藝中不使用光刻膠作為掩膜，而是采用絕緣層薄膜替代光刻膠，以提聞廣品的良率。
[0097]具體的，所述通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極的步驟可以包括:
[0098]形成多晶硅半導(dǎo)體薄膜；
[0099]在所述多晶硅半導(dǎo)體薄膜上形成第一絕緣膜；
[0100]在所述第一絕緣膜上涂覆光刻膠；
[0101]采用灰色調(diào)或半色調(diào)掩膜板對(duì)所述光刻膠進(jìn)行曝光和顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域及光刻膠完全去除區(qū)域，其中，所述光刻膠完全保留區(qū)域?qū)?yīng)所述半導(dǎo)體層區(qū)域，所述光刻膠半保留區(qū)域?qū)?yīng)所述存儲(chǔ)電容區(qū)域，所述光刻膠完全去除區(qū)域?qū)?yīng)其他區(qū)域；
[0102]采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的多晶硅半導(dǎo)體薄膜及第一絕緣膜；
[0103]采用灰化工藝去除所述光刻膠半保留區(qū)域的光刻膠；
[0104]采用刻蝕工藝去除所述光刻膠半保留區(qū)域的第一絕緣膜，形成第一絕緣層的圖形；
[0105]以所述半導(dǎo)體層區(qū)域上方的第一絕緣膜為掩膜進(jìn)行離子注入，并進(jìn)行退火工藝，使所述存儲(chǔ)電容區(qū)域的多晶硅半導(dǎo)體薄膜成為導(dǎo)體，形成所述存儲(chǔ)電容的第一電極，所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜上方有第一絕緣膜的保護(hù)，仍為半導(dǎo)體。
[0106]本實(shí)施例中，可以采用等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)形成所述第一絕緣膜，第一絕緣膜的材料可以為S1x，厚度可以為500Λ-1000Α。
[0107]可以采用干法刻蝕工藝去除所述光刻膠完全去除區(qū)域的多晶硅半導(dǎo)體薄膜及第一絕緣膜。
[0108]可以采用干法刻刻蝕工藝去除所述光刻膠半保留區(qū)域的第一絕緣膜。
[0109]本實(shí)施例中的離子注入工藝中，注入的離子可以為硼離子，反應(yīng)氣體可以為Β2Η6(硼烷)，濃度可以為10%，離子加速電壓可以為10-50KV(千伏)。
[0110]本實(shí)施例中，在離子注入工藝中不使用光刻膠作為掩膜，而是采用絕緣層薄膜替代光刻I父，可以有效提聞廣品的良率。
[0111]此外，本實(shí)施例中，采用灰色調(diào)或半色調(diào)掩膜板對(duì)光刻膠進(jìn)行曝光和顯影，可以有效減小工藝掩膜板的數(shù)量，進(jìn)而縮短了工藝時(shí)間，提高了生產(chǎn)效率。
[0112]上述實(shí)施例中的多晶硅半導(dǎo)體薄膜可由單晶硅半導(dǎo)體層薄膜轉(zhuǎn)換而來，具體的，所述形成多晶硅半導(dǎo)體薄膜的步驟可以包括:
[0113]形成非晶硅半導(dǎo)體薄膜；
[0114]對(duì)所述非晶硅半導(dǎo)體薄膜進(jìn)行退火工藝(RTA)，去除所述非晶硅半導(dǎo)體薄膜中的氫原子；
[0115]對(duì)去除氫原子后的所述非晶硅半導(dǎo)體薄膜進(jìn)行準(zhǔn)分子激光晶化工藝(ELA)，形成所述多晶硅半導(dǎo)體薄膜。
[0116]其中，可以通過沉積的方式形成非晶硅半導(dǎo)體薄膜，形成的非晶硅半導(dǎo)體薄膜的厚度可以為300 A -1000 對(duì)應(yīng)的反應(yīng)氣體可以是SiH4(硅烷)、H2(氮?dú)?的混合氣體或者SiH2C12 ( 二氯二氫娃)、H2 (氫氣)的混合氣體。
[0117]上述實(shí)施例中，所述通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極的步驟可以包括:
[0118]形成柵金屬薄膜；
[0119]在所述柵金屬薄膜上涂覆光刻膠；
[0120]對(duì)所述光刻膠進(jìn)行曝光和顯影后，形成對(duì)應(yīng)于柵電極區(qū)域、柵線區(qū)域和所述存儲(chǔ)電容區(qū)域的光刻膠完全保留區(qū)域和對(duì)應(yīng)于其他區(qū)域的光刻膠完全去除區(qū)域；
[0121]采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的柵金屬薄膜；
[0122]剝離所述光刻膠完全保留區(qū)域的光刻膠，形成所述柵電極、柵線和所述存儲(chǔ)電容的第二電極。
[0123]上述步驟中，可以采用濺射(Sputter)方式沉積形成所述柵金屬薄膜，形成的柵金屬薄膜的厚度可以為1500 A -2500 可以為Mo(鑰)、A1(鋁)、Cu(銅)、W(鎢)等金屬，或者是上述幾種金屬的復(fù)合膜層。
[0124]上述步驟中，是利用普通掩膜板對(duì)光刻膠進(jìn)行曝光。采用濕法刻蝕工藝去除所述光刻膠完全去除區(qū)域的柵金屬薄膜。
[0125]上述實(shí)施例中形成的所述柵電極位于所述半導(dǎo)體層區(qū)域上方，其尺寸可以小于所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜的尺寸；此時(shí)，所述通過一次構(gòu)圖工藝形成所述柵電極、柵線及存儲(chǔ)電容的第二電極的步驟之后還包括:
[0126]以所述柵電極和柵線為掩膜進(jìn)行離子注入，并進(jìn)行退火工藝，使所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜裸露于所述柵電極的部分區(qū)域成為導(dǎo)體，形成接觸導(dǎo)體，所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜位于所述柵電極下方的區(qū)域仍為半導(dǎo)體，形成所述半導(dǎo)體層，所述源電極和漏電極通過所述接觸導(dǎo)體與所述半導(dǎo)體層接觸。
[0127]本步驟中的離子注入工藝注入的離子可以為硼離子，反應(yīng)氣體可以為B2H6，濃度可以為10%，離子加速電壓可以為50-100KV(千伏)。
[0128]本實(shí)施例中，在離子注入工藝中不使用光刻膠作為掩膜，而是采用柵電極和柵線替代光刻膠，可以進(jìn)一步提高產(chǎn)品的良率。此外，本實(shí)施例中形成了接觸導(dǎo)體，使得所述半導(dǎo)體層可以通過該接觸導(dǎo)體與后續(xù)形成的源電極和漏電極接觸，從而減小源電極和漏電極與半導(dǎo)體層的接觸電阻。
[0129]當(dāng)然，在本發(fā)明的其他一些實(shí)施例中，也可以不進(jìn)行該次離子注入工藝。
[0130]上述實(shí)施例中，所述通過一次構(gòu)圖工藝形成所述源電極、漏電極以及所述數(shù)據(jù)線的步驟之后還可以包括:
[0131]在所述源電極、漏電極以及所述數(shù)據(jù)線上形成第三絕緣層，并形成貫穿所述第三絕緣層的過孔；
[0132]通過一次構(gòu)圖工藝在所述第三絕緣層上形成像素電極，所述像素電極通過所述第三絕緣層上的過孔與所述漏電極接觸。
[0133]所述在所述源電極、漏電極以及所述數(shù)據(jù)線上形成第三絕緣層，并在所述第三絕緣層上形成過孔的步驟可以為:首先采用PECVD形成第三絕緣層，形成的第三絕緣層厚度可以為1000 A-3000 A,成分可以為SiNx、S1x,或者是SiNx和S1x復(fù)合物等，然后進(jìn)行曝光、顯影以及刻蝕工藝(具體地，可以采用干法刻蝕)，最終在第三絕緣層上形成用于漏電極與像素電極相接觸的過孔。
[0134]所述第三絕緣層也可以用絕緣樹脂材料制成。
[0135]所述通過一次構(gòu)圖工藝在所述第三絕緣層上形成像素電極的步驟可以為:利用磁控濺射設(shè)備(Sputter)沉積一層透明導(dǎo)電膜，成分可以是氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋁鋅等材料，厚度可以為500 A-1500 然后用普通的掩模板進(jìn)行曝光工藝，顯影并濕法刻蝕后，形成所述像素電極。
[0136]此外，所述通過一次構(gòu)圖工藝形成半導(dǎo)體層及所述存儲(chǔ)電容的第一電極的步驟之前還可以包括:
[0137]提供一襯底基板；
[0138]在所述襯底基板上形成緩沖層(Buffer);其中，通過一次構(gòu)圖工藝在所述緩沖層上形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極。
[0139]所述襯底基板可以為玻璃基板，也可以為其他材質(zhì)的基板。
[0140]優(yōu)選地，可以使用PECVD方法沉積所述緩沖層。所述緩沖層的厚度可以為2000 A -3000 材料可以為S1x的單層膜、或者是SiNx(氮化硅)、Si0x的復(fù)合物，對(duì)應(yīng)的反應(yīng)氣體可以為SiH4、NH3(氨氣)、N2(氮?dú)?的混合氣體或SiH2C12、NH3、N2的混合氣體。
[0141]請(qǐng)參考圖3A-3J，圖3A-3J為本發(fā)明的實(shí)施例三的多晶硅薄膜晶體管陣列基板的制備方法的流程示意圖。
[0142]所述方法包括以下步驟:
[0143]步驟3A:
[0144]在玻璃基板301上利用PECVD沉積一層緩沖層302，厚度為2000 A -3000 A,材料可以是S1x的單層膜、或者是SiNx、S1x的復(fù)合物，對(duì)應(yīng)的反應(yīng)氣體可以為SiH4、NH3、N2的混合氣體或SiH2C12、NH3、N2的混合氣體；
[0145]接著，再沉積一層非晶硅半導(dǎo)體薄膜，厚度為300 A-1000 A,對(duì)應(yīng)的反應(yīng)氣體可以是SiH4、H2的混合氣體或者SiH2C12、H2的混合氣體；
[0146]將沉積完上述膜層的玻璃基板301，先進(jìn)行快速熱退火工藝處理(RTA)，去除A-Si中的氫氣，然后再進(jìn)行準(zhǔn)分子激光晶化工藝(ELA)，使非晶硅半導(dǎo)體薄膜變成多晶硅半導(dǎo)體薄膜303 ；
[0147]做完上述工藝后，再利用PECVD沉積一層第一絕緣膜304，材料可以為S1x，厚度為 500 A-1000 A。
[0148]步驟3B:
[0149]在第一絕緣膜304上涂覆一層光刻膠305，利用灰色調(diào)或者半色調(diào)掩膜板對(duì)光刻膠305進(jìn)行曝光、顯影后，形成光刻膠完全保留區(qū)域A、光刻膠半保留區(qū)域B及光刻膠完全去除區(qū)域C，其中光刻膠完全保留區(qū)域A對(duì)應(yīng)半導(dǎo)體層區(qū)域，光刻膠半保留區(qū)B對(duì)應(yīng)存儲(chǔ)電容區(qū)域，光刻膠完全去除區(qū)域C對(duì)應(yīng)于其他區(qū)域；
[0150]步驟3C:
[0151]采用干法刻蝕工藝刻蝕掉光刻膠完全去除區(qū)域C的第一絕緣膜304及多晶硅半導(dǎo)體薄膜303 ；
[0152]然后進(jìn)行一次光刻膠的灰化，去除掉光刻膠半保留區(qū)域B上的光刻膠305，然后再進(jìn)行一次干法刻蝕，去除掉存儲(chǔ)區(qū)域的多晶硅半導(dǎo)體薄膜303上的第一絕緣膜304，形成第一絕緣層304a的圖形。
[0153]步驟3D:
[0154]進(jìn)入離子注入(1n Doping)設(shè)備，以半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜303上的第一絕緣層304a為掩膜板，進(jìn)行離子注入工藝，注入的離子為硼離子，反應(yīng)氣體為B2H6，濃度為10 %，離子加速電壓可以為10-50KV (千伏)，并進(jìn)行退火工藝，使存儲(chǔ)電容區(qū)域的多晶硅半導(dǎo)體薄膜303變?yōu)閷?dǎo)體，從而形成存儲(chǔ)電容的下電極303b (見圖3E)。
[0155]步驟3E:
[0156]利用PECVD沉積一層?xùn)沤^緣層306，厚度為]000 A -2000 A,材料可以是SiNx的單層膜或者是SiNx、S1x的復(fù)合物；
[0157]利用Sputter沉積一層?xùn)沤饘俦∧?07，厚度為丨500 A -2500 可以是Mo、
Al、Cu、W等金屬，或者是上述幾種金屬的復(fù)合膜層。
[0158]步驟3F:
[0159]在柵金屬薄膜307上涂覆光刻膠，利用普通掩膜板進(jìn)行曝光，然后進(jìn)行濕法刻蝕，最終形成柵電極307a，柵線(圖未示出)及存儲(chǔ)電容的上電極307b。
[0160]將上述形成基板再次進(jìn)入離子注入設(shè)備，以柵電極307a及柵線為掩膜板，進(jìn)行離子注入工藝，注入的離子為硼離子，反應(yīng)氣體為B2H6，濃度為10%，離子加速電壓可以為50-100KV (千伏)，并進(jìn)行退火工藝，使半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜303大于柵電極307a的部分變?yōu)閷?dǎo)體，形成連接導(dǎo)體303c (見圖3G)，以減小源漏電極與半導(dǎo)體層的接觸電阻，位于柵電極307a下方的多晶硅半導(dǎo)體薄膜303仍為半導(dǎo)體，形成半導(dǎo)體層303a(見圖3G)。
[0161]步驟3G:
[0162]利用PECVD沉積第二絕緣層308，厚度為1000 A -3000 A,成分可以是SiNx、
S1x,或者是其復(fù)合物等。
[0163]步驟3H:
[0164]對(duì)第二絕緣層308進(jìn)行曝光、顯影，然后進(jìn)行干法刻蝕，在第二絕緣層308上形成源漏電極與半導(dǎo)體層303a相接觸的過孔。
[0165]步驟31:
[0166]然后通過濺射或者熱蒸鍍的方法沉積源漏金屬薄膜，厚度為2000 A -3000 A，材料可以選用Mo、Al、Cu、W等金屬，或者是上述幾種金屬的復(fù)合膜層，經(jīng)過曝光顯影并刻蝕以后形成源電極309a、漏電極30%及數(shù)據(jù)線(圖未示出)的圖形。
[0167]步驟3J:
[0168]利用PECVD沉積第三層絕緣層310，厚度為1000 A-3000 成分可以是SiNx、S1x，或者是其復(fù)合物等，然后對(duì)第三層絕緣層310進(jìn)行曝光、顯影和干法刻蝕，最終在第三絕緣層310上形成漏電極309b與后續(xù)形成的像素電極相接觸的過孔。第三層絕緣層310也可以用絕緣樹脂代替；
[0169]利用磁控濺射設(shè)備(Sputter)沉積一層透明導(dǎo)電膜，成分可以是氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋁鋅等材料，厚度為500 A-15001，然后用普通的掩模板進(jìn)行曝光工藝，顯影并濕法刻蝕后，形成像素電極311a。
[0170]對(duì)應(yīng)于上述制備方法，本發(fā)明實(shí)施例還提供一種多晶硅薄膜晶體管陣列基板，包括:多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，柵線和數(shù)據(jù)線，其中，
[0171]所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極同層設(shè)置，通過一次構(gòu)圖工藝形成；
[0172]所述柵電極、柵線及所述存儲(chǔ)電容的第二電極同層設(shè)置，通過一次構(gòu)圖工藝形成。
[0173]上述實(shí)施例中形成的多晶硅薄膜晶體管可以為頂柵結(jié)構(gòu)的薄膜晶體管，也可以為底柵結(jié)構(gòu)的薄膜晶體管。
[0174]當(dāng)所述多晶硅薄膜晶體管為頂柵結(jié)構(gòu)的薄膜晶體管時(shí)，所述多晶硅薄膜晶體管陣列基板可以具體包括:
[0175]同層設(shè)置的半導(dǎo)體層和存儲(chǔ)電容的第一電極；
[0176]第一絕緣層，位于所述半導(dǎo)體層的上方；
[0177]柵絕緣層，覆蓋所述半導(dǎo)體層、所述存儲(chǔ)電容的第一電極及所述第一絕緣層(如圖31所示)；
[0178]同層設(shè)置的柵電極、柵線和所述存儲(chǔ)電容的第二電極，位于所述柵絕緣層的上方；
[0179]第二絕緣層，覆蓋所述柵電極、柵線和所述存儲(chǔ)電容的上電極；
[0180]同層設(shè)置的源電極、漏電極和數(shù)據(jù)線，位于所述第二絕緣層的上方，所述源電極和漏電極通過貫穿所述柵絕緣層和第二絕緣層的過孔與所述半導(dǎo)體層接觸。
[0181]優(yōu)選地，上述實(shí)施例中，所述半導(dǎo)體層中與所述源/漏電極接觸的區(qū)域經(jīng)過摻雜處理，形成源/漏電極與溝道區(qū)域之間的歐姆接觸區(qū)。
[0182]當(dāng)所述多晶硅薄膜晶體管為底柵結(jié)構(gòu)的薄膜晶體管時(shí)，所述多晶硅薄膜晶體管陣列基板可以具體包括:
[0183]同層設(shè)置的柵電極、柵線和所述存儲(chǔ)電容的第二電極；
[0184]柵絕緣層，覆蓋所述柵電極、柵線和所述存儲(chǔ)電容的第二電極；
[0185]同層設(shè)置的半導(dǎo)體層和存儲(chǔ)電容的第一電極，位于所述柵絕緣層的上方；
[0186]第一絕緣層，位于所述半導(dǎo)體層的上方；
[0187]第二絕緣層，覆蓋所述半導(dǎo)體層、存儲(chǔ)電容的第一電極及所述第一絕緣層；
[0188]同層設(shè)置的源電極、漏電極和數(shù)據(jù)線，位于所述第二絕緣層的上方，所述源電極和漏電極通過貫穿所述第二絕緣層的過孔與所述半導(dǎo)體層接觸；
[0189]第三絕緣層，位覆蓋所述源電極、漏電極和數(shù)據(jù)線；
[0190]像素電極，位于所述第三絕緣層上方，通過貫穿所述第三絕緣層的過孔與所述漏電極接觸。
[0191]優(yōu)選地，上述實(shí)施例中，所述半導(dǎo)體層的與所述源/漏電極接觸的區(qū)域經(jīng)過摻雜處理。
[0192]優(yōu)選地，所述多晶硅薄膜晶體管陣列基板還包括:
[0193]襯底基板；
[0194]緩沖層，位于所述襯底基板上方，其中，所述半導(dǎo)體層和存儲(chǔ)電容的第一電極位于所述緩沖層上方。
[0195]本發(fā)明還提供一種顯示裝置，包括上述實(shí)施例中的多晶硅薄膜晶體管陣列基板。所述顯示裝置可以為:液晶顯示面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0196]以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種多晶硅薄膜晶體管陣列基板的制備方法，包括:形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟，其特征在于: 通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極； 通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述形成所述多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，以及柵線和數(shù)據(jù)線的步驟具體包括: 通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極； 在所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極上形成柵絕緣層； 通過一次構(gòu)圖工藝在所述柵絕緣層上形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極； 在所述柵電極、柵線及所述存儲(chǔ)電容的第二電極上形成第二絕緣層，并形成貫穿所述柵絕緣層和所述第二絕緣層的過孔； 通過一次構(gòu)圖工藝在所述第二絕緣層上形成所述源電極、漏電極和所述數(shù)據(jù)線，所述源電極和漏電極通過所述過孔與所述半導(dǎo)體層接觸。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述通過一次構(gòu)圖工藝形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極的步驟具體包括: 形成多晶硅半導(dǎo)體薄膜； 在所述多晶硅半導(dǎo)體薄膜上形成第一絕緣膜； 在所述第一絕緣膜上涂覆光刻膠； 采用灰色調(diào)或半色調(diào)掩膜板對(duì)所述光刻膠進(jìn)行曝光和顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域及光刻膠完全去除區(qū)域，其中，所述光刻膠完全保留區(qū)域?qū)?yīng)所述半導(dǎo)體層區(qū)域，所述光刻膠半保留區(qū)域?qū)?yīng)所述存儲(chǔ)電容區(qū)域，所述光刻膠完全去除區(qū)域?qū)?yīng)其他區(qū)域； 采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的多晶硅半導(dǎo)體薄膜及第一絕緣膜； 采用灰化工藝去除所述光刻膠半保留區(qū)域的光刻膠； 采用刻蝕工藝去除所述光刻膠半保留區(qū)域的第一絕緣膜，形成第一絕緣層的圖形；以所述半導(dǎo)體層區(qū)域上方的第一絕緣膜為掩膜進(jìn)行離子注入，并進(jìn)行退火工藝，使所述存儲(chǔ)電容區(qū)域的多晶硅半導(dǎo)體薄膜成為導(dǎo)體，形成所述存儲(chǔ)電容的第一電極，所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜上方有第一絕緣膜的保護(hù)，仍為半導(dǎo)體。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述形成多晶硅半導(dǎo)體薄膜的步驟包括: 形成非晶硅半導(dǎo)體薄膜； 對(duì)所述非晶硅半導(dǎo)體薄膜進(jìn)行退火工藝，去除所述非晶硅半導(dǎo)體薄膜中的氫原子；對(duì)去除氫原子后的所述非晶硅半導(dǎo)體薄膜進(jìn)行準(zhǔn)分子激光晶化工藝，形成所述多晶硅半導(dǎo)體薄膜。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述通過一次構(gòu)圖工藝形成所述柵電極、柵線及所述存儲(chǔ)電容的第二電極的步驟具體包括: 形成柵金屬薄膜； 在所述柵金屬薄膜上涂覆光刻膠； 對(duì)所述光刻膠進(jìn)行曝光和顯影后，形成對(duì)應(yīng)于柵電極區(qū)域、柵線區(qū)域和所述存儲(chǔ)電容區(qū)域的光刻膠完全保留區(qū)域和對(duì)應(yīng)于其他區(qū)域的光刻膠完全去除區(qū)域； 采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的柵金屬薄膜； 剝離所述光刻膠完全保留區(qū)域的光刻膠，形成所述柵電極、柵線和所述存儲(chǔ)電容的第二電極。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述柵電極位于所述半導(dǎo)體層區(qū)域上方，且尺寸小于所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜的尺寸； 所述通過一次構(gòu)圖工藝形成所述柵電極、柵線及存儲(chǔ)電容的第二電極的步驟之后還包括: 以所述柵電極和柵線為掩膜進(jìn)行離子注入，并進(jìn)行退火工藝，使所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜裸露于所述柵電極的部分區(qū)域成為導(dǎo)體，形成接觸導(dǎo)體，所述半導(dǎo)體層區(qū)域的多晶硅半導(dǎo)體薄膜位于所述柵電極下方的區(qū)域仍為半導(dǎo)體，形成所述半導(dǎo)體層，所述源電極和漏電極通過所述接觸導(dǎo)體與所述半導(dǎo)體層接觸。
7.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述通過一次構(gòu)圖工藝形成所述源電極、漏電極以及所述數(shù)據(jù)線的步驟之后還包括: 在所述源電極、漏電極以及所述數(shù)據(jù)線上形成第三絕緣層，并在所述第三絕緣層上形成過孔； 通過一次構(gòu)圖工藝在所述第三絕緣層上形成像素電極，所述像素電極通過所述第三絕緣層上的過孔與所述漏電極接觸。
8.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述通過一次構(gòu)圖工藝形成半導(dǎo)體層及所述存儲(chǔ)電容的第一電極的步驟之前還包括: 提供一襯底基板； 在所述襯底基板上形成緩沖層； 其中，通過一次構(gòu)圖工藝在所述緩沖層上形成所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極。
9.一種多晶硅薄膜晶體管陣列基板，包括:多晶硅薄膜晶體管的柵電極、柵絕緣層、半導(dǎo)體層、源電極和漏電極，存儲(chǔ)電容的第一電極和第二電極，柵線和數(shù)據(jù)線，其特征在于， 所述半導(dǎo)體層及所述存儲(chǔ)電容的第一電極同層設(shè)置，通過一次構(gòu)圖工藝形成； 所述柵電極、柵線及所述存儲(chǔ)電容的第二電極同層設(shè)置，通過一次構(gòu)圖工藝形成。
10.根據(jù)權(quán)利要求9所述的多晶硅薄膜晶體管陣列基板，其特征在于，所述多晶硅薄膜晶體管陣列基板具體包括: 同層設(shè)置的半導(dǎo)體層和存儲(chǔ)電容的第一電極； 第一絕緣層，位于所述半導(dǎo)體層的上方； 柵絕緣層，覆蓋所述半導(dǎo)體層、所述存儲(chǔ)電容的第一電極及所述第一絕緣層； 同層設(shè)置的柵電極、柵線和所述存儲(chǔ)電容的第二電極，位于所述柵絕緣層的上方； 第二絕緣層，覆蓋所述柵電極、柵線和所述存儲(chǔ)電容的上電極； 同層設(shè)置的源電極、漏電極和數(shù)據(jù)線，位于所述第二絕緣層的上方，所述源電極和漏電極通過貫穿所述柵絕緣層和第二絕緣層的過孔與所述半導(dǎo)體層接觸； 第三絕緣層，覆蓋所述源電極、漏電極和數(shù)據(jù)線； 像素電極，位于所述第三絕緣層上方，通過貫穿所述第三絕緣層的過孔與所述漏電極接觸。
11.根據(jù)權(quán)利要求10所述的多晶硅薄膜晶體管陣列基板，其特征在于，還包括: 襯底基板； 緩沖層，位于所述襯底基板上方，其中，所述半導(dǎo)體層和存儲(chǔ)電容的第一電極位于所述緩沖層上方。
12.—種顯示裝置，其特征在于，包括如權(quán)利要求9-11任一項(xiàng)所述的多晶硅薄膜晶體管陣列基板。
【文檔編號(hào)】H01L23/50GK104134674SQ201410345316
【公開日】2014年11月5日 申請(qǐng)日期:2014年7月18日 優(yōu)先權(quán)日:2014年7月18日
【發(fā)明者】高濤 申請(qǐng)人:京東方科技集團(tuán)股份有限公司