使用柵極優(yōu)先方法集成非易失性存儲器和高k及金屬柵極的制作方法
【專利摘要】本發(fā)明涉及使用柵極優(yōu)先方法集成非易失性存儲器和高K及金屬柵極。制作半導體器件的方法包括在襯底(12)的存儲器區(qū)域(11)上形成分離柵極存儲器柵極結(jié)構(gòu)(30,32)，以及通過在包括存儲器柵極結(jié)構(gòu)的存儲器區(qū)域上以及襯底的邏輯區(qū)域(13)上沉積保護層(34-38)來保護分離柵極存儲器柵極結(jié)構(gòu)。保護層包括對金屬擴散的產(chǎn)生阻擋的材料(36)。保護層保留在存儲器區(qū)域上，同時在邏輯區(qū)域內(nèi)形成邏輯柵極(46)。邏輯柵極包括高k電介質(zhì)層(40)和金屬層(42)。間隔物材料在邏輯柵極上沉積。間隔物在存儲器柵極結(jié)構(gòu)和邏輯柵極上形成。邏輯柵極上的間隔物由間隔物材料形成，而存儲器柵極結(jié)構(gòu)上的間隔物由保護層之一形成。
【專利說明】使用柵極優(yōu)先方法集成非易失性存儲器和高K及金屬柵極

【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容總體涉及非易失性存儲器(NVM)和邏輯晶體管，并且更具體地說，涉及使用柵極優(yōu)先(gate-first)的方法將NVM與具有高k柵級電介質(zhì)和金屬柵極的邏輯晶體管集成。

【背景技術(shù)】
[0002]由于存儲了電荷的NVM晶體管以及通常用于高速操作的邏輯晶體管的不同要求，非易失性存儲器(NVM)和邏輯晶體管的集成一直是一個挑戰(zhàn)。浮置柵極以及納米晶體或氮化物的使用已經(jīng)大部分地解決了儲存電荷的需要。在任何這些情況下，對這種獨特層的需要使得NVM晶體管和邏輯晶體管的集成很困難。電荷存儲層的特定類型同樣對于實現(xiàn)集成的可用選項具有很大的影響。
[0003]因此，需要提供一種改進上述提到的一個或多個問題的集成。

【專利附圖】

【附圖說明】
[0004]本發(fā)明通過舉例的方式說明并且不被附圖所限制，在附圖中類似的參考符號表示相似的元素。附圖中的元素說明是為了簡便以及清晰，并且不一定按比例繪制。
[0005]圖1是在根據(jù)實施例的處理階段中的具有非易失性存儲器(NVM)結(jié)構(gòu)和邏輯晶體管結(jié)構(gòu)的半導體結(jié)構(gòu)的截面圖；
[0006]圖2是圖1的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0007]圖3是圖2的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0008]圖4是圖3的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0009]圖5是圖4的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0010]圖6是圖5的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0011]圖7根據(jù)第二實施例的在處理階段的半導體結(jié)構(gòu)的界面圖；
[0012]圖8是圖7的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0013]圖9是圖8的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0014]圖10是圖9的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0015]圖11是圖10的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0016]圖12是圖11的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0017]圖13是圖12的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0018]圖14是圖13的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0019]圖15是圖14的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0020]圖16是圖15的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0021]圖17是圖16的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；
[0022]圖18是圖17的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖；以及
[0023]圖19是圖18的半導體結(jié)構(gòu)在后續(xù)處理階段的截面圖。

【具體實施方式】
[0024]在一個方面，在集成電路的NVM部分內(nèi)的非易失性存儲器(NVM)單元和在該集成電路的邏輯部分內(nèi)的邏輯晶體管的集成包括在NVM部分內(nèi)形成NVM單元的柵極結(jié)構(gòu)，包括電荷存儲層，同時遮蔽邏輯部分。邏輯柵極在用硬掩膜遮蔽NVM部分的時候形成，其中該硬掩膜隨后被用于在NVM部分內(nèi)形成側(cè)壁間隔物(sidewall spacer)。源極/漏極注入在NVM部分和邏輯部分中同時進行。通過參考下面的說明書和附圖，這可以更好地理解。
[0025]本發(fā)明所描述的半導體襯底可以是任何半導體材料或材料的組合，例如砷化鎵、娃鍺、絕緣體上娃(silicon-on-1nsulator) (SOI)、娃、單晶娃等等，以及以上材料的組合。除非另有說明，氧化物層指氧化硅層。同樣，除非另有說明，氮化物層指氮化硅層。
[0026]圖1所示的是具有NVM部分11和邏輯部分13的集成電路的半導體結(jié)構(gòu)10。半導體結(jié)構(gòu)10具有襯底12、將NVM部分11與邏輯部分13分開的隔離區(qū)域15、位于NVM部分11內(nèi)的隔離區(qū)域17(其中隔離區(qū)域17與隔離區(qū)域15—起定義了 NVM部分11內(nèi)的有源區(qū)域的邊界)、位于NVM部分內(nèi)的襯底12內(nèi)的從襯底12的表面延伸的P阱14、位于邏輯部分13內(nèi)并從襯底12的表面延伸的P阱18、以及位于P阱18下面的有助于給邏輯晶體管提供噪聲隔離的N區(qū)域16、位于NVM部分11和邏輯部分13內(nèi)的襯底12的頂表面上的氧化物層20。氧化物層20是一種生長的，而不是沉積的高品質(zhì)熱氧化物。在氧化物層20以及隔離區(qū)域15和17上是可以原位摻雜或進行注入的多晶硅層22。N阱也在邏輯部分13的其它部分形成(在此并未顯示)，用于形成P-溝道晶體管。
[0027]圖2所示的是在圖案化NVM部分11中的多晶硅層22和氧化物層20以形成選擇柵極結(jié)構(gòu)之后的半導體結(jié)構(gòu)10。圖案化通常是通過使用圖案化光致抗蝕劑來實現(xiàn)的。
[0028]圖3所示的是在形成具有納米晶體(例如納米晶體26)的電荷存儲層24之后的半導體結(jié)構(gòu)10。納米晶體層優(yōu)選的是通過首先在襯底12的暴露頂表面上以及多晶硅層22的暴露表面上生長熱氧化物層來形成的。在襯底12的頂表面上生長的該氧化物特別重要，因為在編程和擦除期間，電荷就是在該處通過的。納米晶體在生長的氧化物上形成，并且沉積的氧化物在納米晶體之上或其周圍形成。
[0029]圖4所示的是在納米晶體層24上沉積多晶硅層28之后的半導體結(jié)構(gòu)10。該多晶硅層是通過可以是原位或者通過注入的摻雜而被制成導電的。
[0030]圖5所示的是在多晶硅層28上形成氧化物層29，在氧化物層29上形成圖案化光致抗蝕劑層并且執(zhí)行多晶硅層28的圖案化蝕刻之后的半導體結(jié)構(gòu)10，其得到了 NVM柵極結(jié)構(gòu)30和32。對于NVM柵極結(jié)構(gòu)30，多晶硅層22部分是選擇柵極并且多晶硅層28部分是控制柵極，其中控制柵極部分位于選擇柵極的一部分上以及相鄰于面向NVM柵極結(jié)構(gòu)32的選擇柵極的一側(cè)的襯底的一部分上。對于NVM柵極結(jié)構(gòu)32，多晶硅層22部分是選擇柵極以及多晶硅層28部分是控制柵極，其中選擇柵極部分位于控制柵級的一部分上以及相鄰于面向NVM柵極結(jié)構(gòu)30的選擇柵極的一側(cè)的襯底的一部分上。電荷存儲層24位于NVM柵極結(jié)構(gòu)30的選擇柵極和控制柵極之間，以及NVM柵極結(jié)構(gòu)32的選擇柵極和控制柵極之間。
[0031]圖6所示的是在從襯底12和邏輯部分13移除電荷存儲層24以及使電荷存儲層位于控制柵極下面并且位于選擇柵極和控制柵極之間之后的半導體結(jié)構(gòu)10。
[0032]圖7所示的是在沉積氧化物層34，在氧化物層34上沉積氮化物層36，在氮化物層36上沉積氧化物層38之后的半導體結(jié)構(gòu)10。氧化物層34給源自氮化物層36的多晶硅提供保護。
[0033]圖8所示的是在從邏輯部分13移除氧化物層34、氮化物層36以及氧化物層38之后的半導體結(jié)構(gòu)10。位于NVM部分上的氧化物層34、氮化物層36以及氧化物層38的剩余部分起到了硬掩模的作用。
[0034]圖9所示的是在邏輯部分13中的襯底12上以及在NVM部分11中的氧化物層34、氮化物層36以及氧化物層38的硬掩模上形成高k電介質(zhì)層40之后的半導體結(jié)構(gòu)10。形成高k電介質(zhì)40之后，功函數(shù)金屬在邏輯部分13中的N阱上形成以用于設(shè)置P溝道晶體管的功函數(shù)。該功函數(shù)金屬從P阱(例如P阱18)以及從NVM部分11移除。
[0035]圖10所示的是沉積金屬42之后的半導體結(jié)構(gòu)10，金屬42起到了 P阱(例如P阱18)的阻擋(barrier)金屬以及功函數(shù)金屬的作用，并且為N和P溝道晶體管均提供了高導電性的柵極導體。
[0036]圖11所示的是在金屬42上沉積多晶硅層44之后的半導體結(jié)構(gòu)10。
[0037]圖12所示的是在對邏輯部分13中的多晶硅層44、金屬42以及高k電介質(zhì)40進行選擇性蝕刻以在邏輯部分13中保留邏輯柵極46之后的半導體結(jié)構(gòu)10。除了從NVM部分11中移除的多晶硅層44、金屬42以及高k電介質(zhì)40，氧化物層38也從NVM部分11中移除。金屬42的蝕刻具有與NVM部分11接觸的金屬的效果，這可以是對電荷存儲層24的污染物，尤其是由于電荷存儲層24具有納米晶體。由氧化物層34和氮化物層36形成的硬掩模防止了這種情況的發(fā)生。氧化物層38是通過在金屬42的蝕刻中使用的蝕刻劑移除的。
[0038]圖13所示的是在氮化物層48上沉積氮化物層48和氧化物層50之后的半導體結(jié)構(gòu)10。在NVM部分11中，氮化物層48位于氮化物層36上。于是在NVM部分11中，有氧化物層34、氮化物層36和48以及氧化物層50的氧化物-氮化物-氧化物層。在邏輯部分13中，氮化物層48位于襯底12上，但是薄的原生的氧化物層可以位于襯底12和氮化物層48之間，并位于邏輯柵極結(jié)構(gòu)46上。氧化物層50位于氮化物層48上。氧化物層34和50以及氮化物層36和48是共形的。
[0039]圖14所示的是在針對氧化物層50進行選擇性蝕刻以從NVM部分11中移除氧化物層50并且在邏輯部分13中保留氧化物層50之后的半導體結(jié)構(gòu)10。
[0040]圖15所示的是在通過將氧化物層50用作硬掩模，選擇性蝕刻氮化物層36和48之后的半導體結(jié)構(gòu)10。氮化物層36和48由此從NVM部分11中移除，而氮化物層48則保留在邏輯部分13中。將氧化物層50用作硬掩模允許在不要求使用光致抗蝕劑的掩模步驟的情況下，實現(xiàn)氧化物層50的選擇性蝕刻。
[0041]圖16所示的是在執(zhí)行氧化物的各向異性蝕刻以及后續(xù)的氮化物蝕刻之后的半導體結(jié)構(gòu)10，其中該蝕刻導致了氧化物層34成為側(cè)壁間隔物52、54、56和58，氧化物層50成為側(cè)壁間隔物60，并且氮化物層48成為側(cè)壁間隔物62。側(cè)壁間隔物52圍繞了 NVM柵極結(jié)構(gòu)30的較下部分，因此在一側(cè)上相鄰于選擇柵極以及在另一側(cè)上相鄰于控制柵極，側(cè)壁間隔物54圍繞了 NVM柵極結(jié)構(gòu)30的較上部分，因此相鄰于控制柵極的較上部分，側(cè)壁間隔物56圍繞了 NVM柵極結(jié)構(gòu)32的較下部分，因此在一側(cè)上相鄰于選擇柵極以及在另一側(cè)上相鄰控制柵極，側(cè)壁間隔物58圍繞了 NVM柵極結(jié)構(gòu)32的較上部分，因此相鄰于控制柵極的較上部分，以及側(cè)壁間隔物60圍繞了邏輯柵極結(jié)構(gòu)46。氮化物層48的蝕刻從襯底12上以及邏輯柵極結(jié)構(gòu)46的水平頂表面上移除了氮化物層48。其結(jié)果是圍繞邏輯柵極結(jié)構(gòu)46的氮化物的側(cè)壁間隔物62，其也可以被稱為位于隔壁間隔物60下面的襯墊(liner)。
[0042]圖17所示的是接收了在NVM部分11中形成源極/漏極區(qū)域66、68和70以及在襯底12內(nèi)的邏輯部分中形成源極/漏極區(qū)域72和74的源極/漏極注入64的半導體結(jié)構(gòu)10。具體地說，源極/漏極區(qū)域66位于阱14中，其幾乎與NVM柵極結(jié)構(gòu)30的選擇柵極對準，源極/漏極區(qū)域68位于P阱14中，其幾乎與NVM柵極結(jié)構(gòu)30和32的控制柵極對準，以及源極/漏極區(qū)域70位于P阱14中并且?guī)缀跖cNVM柵極結(jié)構(gòu)32的選擇柵極對準。注入64形成了源極/漏極區(qū)域，其在處理完成之后限定了溝道長度。源極/漏極區(qū)域72和74幾乎與邏輯柵極結(jié)構(gòu)46的相對側(cè)對準。側(cè)壁間隔物62的存在導致了源極/漏極區(qū)域72和74與邏輯柵極結(jié)構(gòu)46的側(cè)的對準比源極/漏極區(qū)域66、68和70與NVM柵極結(jié)構(gòu)30和32的選擇柵極和控制柵極的對準更遠。所示的源極/漏極區(qū)域是N型。
[0043]圖18所示的是在側(cè)壁間隔物52、54、56、58和60周圍分別形成側(cè)壁氧化物間隔物76、78、80、82之后的半導體結(jié)構(gòu)10。
[0044]圖19所示的是接收注入86的半導體結(jié)構(gòu)10，由于側(cè)壁間隔物76、78、80、82、84導致注入86離柵極邊緣更遠，其產(chǎn)生了更重摻雜的源極/漏極區(qū)域88、90、92、94、96和98，它們更深一些并且導致了源極/漏極區(qū)域66、68、70、72、74的一部分分別具有更高的摻雜濃度并且因此具有更高的導電性。此刻完成了用于形成NVM單元和邏輯晶體管的步驟。這些更重摻雜的區(qū)域隨后優(yōu)選地被硅化以制作低電阻觸點。隨后的處理將導致注入的源極/漏極的擴展。
[0045]因此，在此示出了金屬柵極晶體管可以在NVM單元存在的情況下制作，即使NVM單元使用了納米晶體，并且進一步在金屬蝕刻期間所使用的硬掩模隨后還可以被用來形成被用作注入掩模的側(cè)壁間隔物。
[0046]目前應該了解本公開提供了一種制作半導體器件的方法。所述方法包括:在襯底的存儲器區(qū)域上的非易失性存儲器柵極結(jié)構(gòu)上沉積保護層，其中所述保護層包括第一氧化物層、位于所述第一氧化物層上的氮化物層以及位于所述氮化物層上的第二氧化物層。所述方法還包括在所述保護層和所述襯底的邏輯區(qū)域上沉積高k電介質(zhì)層。所述方法還包括在所述存儲器和邏輯區(qū)域內(nèi)的所述高k電介質(zhì)層上沉積金屬柵極層。所述方法還包括在所述存儲器和邏輯區(qū)域內(nèi)的所述金屬柵極層上沉積第一多晶硅層。所述方法還包括圖案化并蝕刻所述存儲器和邏輯區(qū)域以在所述邏輯區(qū)域內(nèi)形成邏輯柵極以移除所述邏輯區(qū)域內(nèi)的所述保護層，其中所述保護層在所述蝕刻之后保留在所述存儲器區(qū)域內(nèi)。所述方法還包括在所述存儲器和邏輯區(qū)域上沉積第一間隔物材料層。所述方法還包括從所述存儲器區(qū)域移除所述第一間隔物材料層、所述氮化物層以及所述第二氧化物層。所述方法還包括蝕刻所述第一氧化物層以及所述第一間隔物材料層以在所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極上形成第一間隔物。所述方法還可以包括形成所述非易失性存儲器柵極結(jié)構(gòu)，包括形成選擇柵極，在所述存儲器區(qū)域內(nèi)的所述選擇柵極以及所述邏輯區(qū)域上形成電荷存儲層；在所述電荷存儲層上沉積第二多晶硅層。所述方法可以具有另一個特征:蝕刻所述第二多晶硅層以在所述選擇柵極的頂部和側(cè)壁的一部分上形成控制柵極，以及從所述存儲器區(qū)域的沒有位于所述控制柵極下面的區(qū)域和從所述邏輯區(qū)域移除所述電荷存儲層。所述方法還可以具有另一個特征:所述電荷存儲層包括位于電介質(zhì)材料層之間的納米晶體。所述方法還可以具有另一個特征:所述第二多晶硅層在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)沉積。所述方法還可以具有另一個特征:第二多晶硅層保留在所述邏輯區(qū)域內(nèi)，直到所述保護層被沉積之后。所述方法還可以包括在形成所述第一間隔物之后，在所述襯底內(nèi)為所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極創(chuàng)建暈圈(halo)注入物。所述方法還可以包括在形成所述暈圈注入物之后，在所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極的所述第一間隔物上形成第二間隔物；形成所述邏輯柵極和所述非易失性存儲器柵極結(jié)構(gòu)的源極和漏極區(qū)域；以及在所述源極和漏極區(qū)域的暴露部分上形成自對準硅化物區(qū)域。所述方法還可以包括在所述邏輯區(qū)域以及所述存儲器區(qū)域內(nèi)沉積所述保護層；并且在所述邏輯區(qū)域與所述存儲器區(qū)域上沉積所述高k電介質(zhì)層之前從所述邏輯區(qū)域移除所述保護層。
[0047]還描述了一種制作半導體器件的方法，所述方法包括在襯底的存儲器區(qū)域上形成分離柵極存儲器柵極(split gate memory gate)結(jié)構(gòu)。所述方法還包括通過在包括所述存儲器柵極結(jié)構(gòu)的所述存儲器區(qū)域上以及襯底的邏輯區(qū)域上沉積保護層來保護所述分離柵極存儲器柵極結(jié)構(gòu)，其中所述保護層包括一種為金屬擴散產(chǎn)生阻擋的材料。所述方法還包括在所述邏輯區(qū)域區(qū)域內(nèi)形成邏輯柵極的同時，保持所述存儲器區(qū)域上的所述保護層，所述邏輯柵極包括高k電介質(zhì)層和金屬層。所述方法還包括在所述邏輯柵極上沉積間隔物材料。所述方法還包括在所述存儲器柵極結(jié)構(gòu)和所述邏輯柵極上形成間隔物，其中所述邏輯柵極上的所述間隔物是由所述間隔物材料形成的并且所述存儲器柵極結(jié)構(gòu)上的所述間隔物是由所述保護層之一形成的。所述方法可以具有另一個特征:沉積所述保護層包括在所述邏輯區(qū)域上以及所述存儲器區(qū)域上沉積所述保護層。所述方法可以具有另一個特征:所述保護層包括第一氧化物層、對于金屬擴散產(chǎn)生阻擋的材料以及第二氧化物層，并且所述第一氧化物層被用于在所述存儲器柵極結(jié)構(gòu)上形成所述間隔物之一。所述方法可以具有另一個特征:形成所述分離柵極存儲器柵極結(jié)構(gòu)包括形成選擇柵極，在所述選擇柵極上形成電荷存儲層(其包括在所述選擇柵極上沉積底(bottom)電介質(zhì)層，在所述底電介質(zhì)層上沉積納米晶體，以及在所述納米晶體上沉積頂(top)電介質(zhì)層)，以及在所述電荷存儲層上形成控制柵極。所述方法可以具有另一個特征:形成所述控制柵極包括在所述存儲器區(qū)域和所述邏輯區(qū)域上沉積多晶硅層并且在保持所述邏輯區(qū)域內(nèi)的所述多晶硅層的同時，蝕刻所述存儲器區(qū)域內(nèi)的所述多晶硅層。所述方法還可以包括在所述邏輯區(qū)域內(nèi)的所述多晶硅層上沉積所述保護層，以及在形成所述邏輯柵極之前，移除所述邏輯區(qū)域內(nèi)的所述保護層和所述多晶硅層。所述方法還可以包括:在形成所述間隔物之前，在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)的所述保護層上沉積所述間隔物材料，同時在所述邏輯柵極上沉積所述間隔物材料；在所述邏輯區(qū)域上沉積光致抗蝕劑；以及在所述存儲器區(qū)域內(nèi)，移除所述間隔物材料和至少所述對金屬擴散產(chǎn)生阻擋的材料。所述方法還可以包括在形成所述間隔物之后，在所述襯底內(nèi)同時為所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極產(chǎn)生暈圈注入物。所述方法還可以包括在形成所述暈圈注入物之后，在所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極的所述間隔物上形成第二間隔物；同時形成所述邏輯柵極和所述非易失性存儲器柵極結(jié)構(gòu)的源極和漏極區(qū)域；并且在所述源極和漏極區(qū)域的暴露部分上同時形成自對準硅化物區(qū)域。
[0048]還描述了一種制作半導體器件的方法，所述方法包括在襯底的存儲器區(qū)域內(nèi)形成非易失性存儲器柵極結(jié)構(gòu)。所述存儲器柵極結(jié)構(gòu)的形成包括在所述襯底的所述存儲器區(qū)域和邏輯區(qū)域上沉積多晶硅，遮蔽所述邏輯區(qū)域內(nèi)的所述多晶硅以及所述存儲器區(qū)域的一部分內(nèi)的所述多晶硅，并且蝕刻所述多晶硅的未遮蔽部分以形成所述存儲器柵極結(jié)構(gòu)的控制柵極。所述方法還包括在所述存儲器區(qū)域和所述邏輯區(qū)域上沉積第一間隔物材料。所述方法還包括在存儲器區(qū)域和邏輯區(qū)域的第一間隔物材料上沉積金屬擴散阻擋層。所述方法還包括從邏輯區(qū)域移除第一間隔物材料以及金屬擴散阻擋層。所述方法還包括在邏輯區(qū)域中以及在存儲器區(qū)域中的金屬擴散阻擋層上沉積金屬層。所述方法還包括從邏輯區(qū)域中的金屬層上形成金屬柵極，包括從存儲器區(qū)域移除金屬層。所述方法還包括在邏輯區(qū)域形成第二間隔物材料。所述方法還包括從存儲器區(qū)域移除金屬層以及金屬擴散阻擋層。所述方法還包括蝕刻所述第一間隔物材料以在所述存儲器柵極結(jié)構(gòu)上形成間隔物，同時蝕刻所述第二間隔物材料以在所述金屬柵極上形成間隔物。所述方法還可以包括在沉積所述金屬層之前，在所述邏輯區(qū)域和所述存儲器區(qū)域內(nèi)沉積高k電介質(zhì)層；并且在從存儲器區(qū)域移除金屬層后移除存儲器區(qū)域中的高k電介質(zhì)層。所述方法可以具有另一個特征:在沉積所述多晶硅之前，形成選擇柵極并且在所述選擇柵極上形成電荷存儲層，其中形成電荷存儲層包括在所述選擇柵極上沉積底電介質(zhì)層，在所述底介電層上沉積納米晶體，以及在所述納米晶體上沉積頂電介質(zhì)層。
[0049]另外，在說明書和權(quán)利要求中的詞語“前面”、“后面”、“頂部”、“底部”、“上面”、“下面”等等，如果有的話，是用于描述性的目的并且不一定用于描述永久性的相對位置。應理解如此使用的詞語在適當?shù)那闆r下是可以互換的使得本公開所描述的實施例是，例如能夠在不同于本公開所說明的或者以其它方式所描述的其它方向上操作。
[0050]雖然本公開參照具體實施例來描述，正如以下權(quán)利要求所陳述的，在不脫離本發(fā)明范圍的情況下，可以進行各種修改以及變化。例如，與描述的那些材料不同的材料可以被發(fā)現(xiàn)是有效的。因此，說明書以及附圖被認為是說明性而不是限制性的，并且所有這些修改旨在被列入本發(fā)明范圍內(nèi)。本公開關(guān)于具體實施例所描述的任何好處、優(yōu)點或問題解決方案都不旨在被解釋為任何或所有權(quán)利要求的關(guān)鍵的、必要的、或本質(zhì)的特征或元素。
[0051]本發(fā)明所使用的詞語“耦合”不旨在被限定為直接耦合或機械耦合。
[0052]此外，本發(fā)明所用詞語的“一”或“一個”被定義為一個或多個。并且，在權(quán)利要求中使用的引導詞語如“至少一個”以及“一個或多個”不應該被解釋為暗示通過不定冠詞“一”或“一個”引入的其它權(quán)利要求元素將包括這種引導權(quán)利要求元素的任何特定權(quán)利要求限制到僅包含一個這種元素的發(fā)明，即使在同樣的權(quán)利要求包括引導詞語“一個或者多個”或者“至少一個”以及諸如“一”或者“一個”的不定冠詞的情況下也是如此。定冠詞的使用也是如此。
[0053]除非另有說明，諸如“第一”以及“第二”的詞語是用于任意區(qū)分這些詞語所描述的元素的。因此，這些詞語不一定表示時間或這些元素的其它優(yōu)先次序。
【權(quán)利要求】
1.一種制作半導體器件的方法，包括: 在襯底的存儲器區(qū)域上的非易失性存儲器柵極結(jié)構(gòu)上沉積保護層，其中所述保護層包括第一氧化物層、位于所述第一氧化物層上的氮化物層以及位于所述氮化物層上的第二氧化物層； 在所述保護層上和在所述襯底的邏輯區(qū)域上沉積高k電介質(zhì)層； 在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)的所述高k電介質(zhì)層上沉積金屬柵極層； 在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)的所述金屬柵極層上沉積第一多晶硅層； 圖案化并蝕刻所述存儲器區(qū)域和所述邏輯區(qū)域以在所述邏輯區(qū)域內(nèi)形成邏輯柵極，以移除所述邏輯區(qū)域內(nèi)的所述保護層，其中所述保護層在蝕刻之后保留在所述存儲器區(qū)域內(nèi)； 在所述存儲器區(qū)域和所述邏輯區(qū)域上沉積第一間隔物材料層； 從所述存儲器區(qū)域移除所述第一間隔物材料層、所述氮化物層以及所述第二氧化物層；以及 蝕刻所述第一氧化物層和所述第一間隔物材料層以在所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極上形成第一間隔物。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 形成所述非易失性存儲器柵極結(jié)構(gòu)，包括: 形成選擇柵極； 在所述存儲器區(qū)域內(nèi)的所述選擇柵極以及所述邏輯區(qū)域上形成電荷存儲層； 在所述電荷存儲層上沉積第二多晶硅層； 蝕刻所述第二多晶硅層以在所述選擇柵極的頂部和側(cè)壁的一部分上形成控制柵極；以及 從所述存儲器區(qū)域的沒有位于所述控制柵極下面的區(qū)域和從所述邏輯區(qū)域移除所述電荷存儲層。
3.根據(jù)權(quán)利要求2所述的方法，其中所述電荷存儲層包括位于電介質(zhì)材料層之間的納米晶體。
4.根據(jù)權(quán)利要求2所述的方法，其中所述第二多晶硅層在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)沉積。
5.根據(jù)權(quán)利要求2所述的方法，其中所述第二多晶硅層保留在所述邏輯區(qū)域內(nèi)，直到沉積所述保護層之后。
6.根據(jù)權(quán)利要求1所述的方法，還包括: 在形成所述第一間隔物之后，在所述襯底內(nèi)為所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極產(chǎn)生暈圈注入物。
7.根據(jù)權(quán)利要求6所述的方法，還包括: 在形成所述暈圈注入物之后， 在所述非易失性存儲器柵極結(jié)構(gòu)和所述邏輯柵極的所述第一間隔物上形成第二間隔物； 形成所述邏輯柵極和所述非易失性存儲器柵極結(jié)構(gòu)的源極和漏極區(qū)域；以及 在所述源極和漏極區(qū)域的暴露部分上形成自對準硅化物區(qū)域。
8.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述邏輯區(qū)域與所述存儲器區(qū)域內(nèi)沉積所述保護層；以及 在所述邏輯區(qū)域和所述存儲器區(qū)域上沉積所述高k電介質(zhì)層之前從所述邏輯區(qū)域移除所述保護層。
9.一種制作半導體器件的方法，包括: 在襯底的存儲器區(qū)域上形成分離柵極存儲器柵極結(jié)構(gòu)； 通過在包括所述分離柵極存儲器柵極結(jié)構(gòu)的所述存器儲區(qū)域上以及所述襯底的邏輯區(qū)域上沉積保護層來保護所述分離柵極存儲器柵極結(jié)構(gòu)，其中所述保護層包括對金屬擴散產(chǎn)生阻擋的材料； 在所述邏輯區(qū)域內(nèi)形成邏輯柵極的同時保持所述存儲器區(qū)域上的所述保護層，所述邏輯柵極包括高k電介質(zhì)層和金屬層； 在所述邏輯柵極上沉積間隔物材料；以及 在所述分離柵極存儲器柵極結(jié)構(gòu)上形成間隔物以及在所述邏輯柵極上形成間隔物，其中所述邏輯柵極上的間隔物是由間隔物材料形成的，以及所述分離柵極存儲器結(jié)構(gòu)上的所述間隔物是由所述保護層之一形成的。
10.根據(jù)權(quán)利要求9所述的方法，其中沉積所述保護層包括在所述邏輯區(qū)域上沉積所述保護層以及在所述存器儲區(qū)域上沉積所述保護層。
11.根據(jù)權(quán)利要求9所述的方法，其中所述保護層包括第一氧化物層、對金屬擴散產(chǎn)生阻擋的材料以及第二氧化物層，并且所述第一氧化物層被用于在所述分離柵極存儲器柵極結(jié)構(gòu)上形成所述間隔物之一。
12.根據(jù)權(quán)利要求9所述的方法，其中形成所述分離柵極存儲器柵極結(jié)構(gòu)包括: 形成選擇柵極； 在所述選擇柵極上形成電荷存儲層，包括: 在所述選擇柵極上沉積底電介質(zhì)層； 在所述底電介質(zhì)層上沉積納米晶體；以及 在所述納米晶體上沉積頂電介質(zhì)層；以及 在所述電荷存儲層上形成控制柵極。
13.根據(jù)權(quán)利要求12所述的方法，其中形成所述控制柵極包括: 在所述存儲器區(qū)域和所述邏輯區(qū)域上沉積多晶硅層并且在保留所述邏輯區(qū)域內(nèi)的多晶硅層的同時蝕刻所述存器儲區(qū)域內(nèi)的多晶硅層。
14.根據(jù)權(quán)利要求13所述的方法，還包括: 在所述邏輯區(qū)域內(nèi)的所述多晶硅層上沉積所述保護層；以及 在形成所述邏輯柵極之前，移除所述邏輯區(qū)域內(nèi)的所述保護層和所述多晶硅層。
15.根據(jù)權(quán)利要求9所述的方法，還包括: 在形成所述間隔物之前: 在所述邏輯柵極上沉積所述間隔物材料的同時，在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)的所述保護層上沉積所述間隔物材料； 在所述邏輯區(qū)域上沉積光致抗蝕劑；以及 在所述存儲器區(qū)域內(nèi)，移除所述間隔物材料和至少對金屬擴散產(chǎn)生阻擋的材料。
16.根據(jù)權(quán)利要求9所述的方法，還包括: 在形成所述間隔物之后，在所述襯底內(nèi)同時為所述分離柵極存儲器柵極結(jié)構(gòu)和所述邏輯柵極產(chǎn)生暈圈注入物。
17.根據(jù)權(quán)利要求16所述的方法，還包括: 在形成所述暈圈注入物之后， 在所述分離柵極存儲器柵極結(jié)構(gòu)和所述邏輯柵極的所述間隔物上形成第二間隔物； 同時為所述邏輯柵極和所述分離柵極存儲器柵極結(jié)構(gòu)形成源極和漏極區(qū)域；以及 在所述源極和漏極區(qū)域的暴露部分上同時形成自對準硅化物區(qū)域。
18.一種制作半導體器件的方法，包括: 在襯底的存儲器區(qū)域內(nèi)形成非易失性存儲器柵極結(jié)構(gòu)，其中形成存儲器柵極結(jié)構(gòu)包括: 在所述襯底的所述存儲器區(qū)域和邏輯區(qū)域上沉積多晶硅； 遮蔽所述邏輯區(qū)域內(nèi)以及所述存器儲區(qū)域的一部分內(nèi)的多晶硅； 蝕刻所述多晶硅的未遮蔽部分以形成所述非易失性存儲器柵極結(jié)構(gòu)的控制柵極； 在所述存儲器區(qū)域和所述邏輯區(qū)域上沉積第一間隔物材料； 在所述存儲器區(qū)域和所述邏輯區(qū)域內(nèi)的所述第一間隔物材料上沉積金屬擴散阻擋層； 遮蔽所述存儲器區(qū)域； 從所述邏輯區(qū)域移除所述第一間隔物材料和所述金屬擴散阻擋層； 在保持所述存儲器區(qū)域內(nèi)的所述第一間隔物材料和所述金屬擴散阻擋層的同時從所述存儲器區(qū)域移除遮蔽物； 在所述邏輯區(qū)域內(nèi)以及在所述存儲器區(qū)域內(nèi)的所述金屬擴散阻擋層上沉積金屬層； 從所述邏輯區(qū)域內(nèi)的金屬層形成金屬柵極，包括從所述存儲器區(qū)域移除所述金屬層；以及 在所述邏輯區(qū)域內(nèi)沉積第二間隔物材料； 移除所述存儲器區(qū)域內(nèi)的所述金屬層和所述保護層；以及 在蝕刻所述第二間隔物以在所述金屬柵極上形成間隔物的同時，蝕刻所述第一間隔物材料以在所述非易失性存儲器柵極結(jié)構(gòu)上形成間隔物。
19.根據(jù)權(quán)利要求18所述的方法，還包括: 在沉積所述金屬層之前，在所述邏輯區(qū)域和所述存儲器區(qū)域內(nèi)沉積高k電介質(zhì)層；以及 在移除所述存儲器區(qū)域內(nèi)的所述金屬層和所述保護層的同時，移除所述存器儲區(qū)域內(nèi)的所述高k電介質(zhì)層。
20.根據(jù)權(quán)利要求18所述的方法，其中形成所述非易失性存儲器柵極結(jié)構(gòu)包括: 在沉積所述多晶硅之前， 形成選擇柵極；以及 在所述選擇柵極上形成電荷存儲層，包括: 在所述選擇柵極上沉積底電介質(zhì)層； 在所述底電介質(zhì)層上沉積納米晶體；以及在所述納米晶體上沉積頂電介質(zhì)層。
【文檔編號】H01L21/8247GK104347519SQ201410331841
【公開日】2015年2月11日 申請日期:2014年7月14日 優(yōu)先權(quán)日:2013年7月31日
【發(fā)明者】A·H·佩雷拉 申請人:飛思卡爾半導體公司