陣列基板及其制作方法、顯示裝置制造方法
【專利摘要】本發(fā)明實施例提供陣列基板及其制作方法、顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，減少低溫多晶硅AMOLED陣列基板制作過程中的掩膜曝光工藝的次數(shù)。在制備上述陣列基板的過程中，可以通過一次構(gòu)圖工藝在襯底基板上形成包括柵極、柵極絕緣層、多晶硅有源層；再通過一次構(gòu)圖工藝形成位于鈍化層表面的第一過孔和第二過孔的圖案；又通過一次構(gòu)圖工藝形成源極、漏極以及像素電極；其中，源極、漏極分別通過第一過孔和第二過孔與多晶硅有源層電連接。最后，通過一次構(gòu)圖工藝形成像素界定層。
【專利說明】陣列基板及其制作方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002] 隨著顯示技術(shù)的急速進步，作為顯示裝置核心的半導(dǎo)體元件技術(shù)也隨之得到了 飛躍性的進步。對于現(xiàn)有的顯示裝置而言，有機發(fā)光二極管（Organic Light Emitting Diode，0LED)作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應(yīng)、寬視角和可制作 在柔性襯底上等特點而越來越多地被應(yīng)用于高性能顯示領(lǐng)域當中。0LED按驅(qū)動方式可分為 PMOLED (Passive Matrix Driving 0LED，無源矩陣驅(qū)動有機發(fā)光二極管）和AMOLED (Active Matrix Driving 0LED，有源矩陣驅(qū)動有機發(fā)光二極管）兩種。
[0003] 由于AMOLED顯示器具有低制造成本、高應(yīng)答速度、省電、可用于便攜式設(shè)備的直 流驅(qū)動、工作溫度范圍大等等優(yōu)點而可望成為取代IXD(liquid crystal display,液晶顯 示器）的下一代新型平面顯示器。
[0004] 在AMOLED的構(gòu)架中，可使用非晶硅、多晶硅、氧化物半導(dǎo)體或有機薄膜晶體管驅(qū) 動，由于非晶硅或有機薄膜晶體管的載流子遷移率小，電阻率大，通過相同電流時，功耗較 大，電流承載能力較小，因此驅(qū)動高亮度的0LED所需的電壓較高且器件體積較大?，F(xiàn)有的， 在AMOLED陣列基板中采用多晶硅的結(jié)構(gòu)，如圖1所示，由多晶硅構(gòu)成的多晶硅有源層102 位于緩沖層200的表面；上述多晶硅有源層102的表面依次具有柵極絕緣層101、柵極100、 層間絕緣層201 ;源極106和漏極107通過位于層間絕緣層201表面的過孔與該多晶硅有 源層102電連接，像素電極108通過位于鈍化層103表面的過孔與漏極107電連接；像素電 極108以及鈍化層103的表面設(shè)置有像素界定層109。
[0005] 然而，采用現(xiàn)有技術(shù)在制作上述AMOLED陣列基板的過程中，通常需要多次應(yīng)用構(gòu) 圖工藝，例如8?9道掩膜曝光工藝。這樣一來，不僅工藝過程復(fù)雜，成本較高，而且繁瑣的 工藝步驟還會導(dǎo)致生產(chǎn)誤差的不斷疊加，使得AMOLED顯示裝置的質(zhì)量難以保證。
【發(fā)明內(nèi)容】
[0006] 本發(fā)明的實施例提供陣列基板及其制作方法、顯示裝置，減少低溫多晶硅AMOLED 陣列基板制作過程中的掩膜曝光工藝的次數(shù)。
[0007] 為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案：
[0008] 本發(fā)明實施例的一方面，提供一種陣列基板的制作方法，包括：
[0009] 在襯底基板上通過一次構(gòu)圖工藝形成包括柵極、柵極絕緣層、多晶硅有源層的圖 案；
[0010] 在形成有上述圖案的基板表面，形成鈍化層，并在所述鈍化層的表面通過一次構(gòu) 圖工藝形成第一過孔和第二過孔的圖案；
[0011] 在形成有上述圖案的基板表面，通過一次構(gòu)圖工藝形成源極、漏極以及像素電極 的圖案；其中，所述源極通過所述第一過孔與所述多晶硅有源層電連接，所述漏極通過所述 第二過孔與所述多晶硅有源層電連接；
[0012] 在形成有上述圖案的基板表面通過一次構(gòu)圖工藝形成像素界定層的圖案。
[0013] 本發(fā)明實施例的另一方面，提供一種陣列基板，包括：
[0014] 襯底基板；
[0015] 形成于所述襯底基板上的柵極、柵極絕緣層、多晶硅有源層；
[0016] 形成于所述多晶硅有源層表面的鈍化層，以及位于所述鈍化層表面的第一過孔和 第二過孔；
[0017] 通過所述第一過孔與所述多晶硅有源層電連接的源極；
[0018] 通過所述第二過孔與所述多晶硅有源層電連接的漏極；
[0019] 與所述漏極電連接的像素電極。
[0020] 本發(fā)明實施例的又一方面，提供一種顯示裝置，包括如上所述的任意一種陣列基 板。
[0021] 本發(fā)明實施例提供陣列基板及其制作方法、顯示裝置。在制備上述陣列基板的過 程中，可以通過一次構(gòu)圖工藝在襯底基板上形成包括柵極、柵極絕緣層、多晶硅有源層；再 通過一次構(gòu)圖工藝形成位于鈍化層表面的第一過孔和第二過孔的圖案；又通過一次構(gòu)圖工 藝形成源極、漏極以及像素電極；其中，源極、漏極分別通過第一過孔和第二過孔與多晶硅 有源層電連接。最后，通過一次構(gòu)圖工藝形成像素界定層。這樣一來，在AM0LED陣列基板 的過程中只采用了四次構(gòu)圖工藝，有效減少了構(gòu)圖工藝的使用數(shù)量，簡化工藝步驟，減小生 產(chǎn)誤差，提高了生產(chǎn)效率和質(zhì)量。
【專利附圖】
【附圖說明】
[0022] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0023] 圖1為現(xiàn)有技術(shù)提供的一種陣列基板的結(jié)構(gòu)不意圖；
[0024] 圖2為本發(fā)明實施例提供的一種陣列基板的制作方法流程圖；
[0025] 圖3a_圖3e為本發(fā)明實施例提供的另一種陣列基板制備過程中的各步驟的結(jié)構(gòu) 示意圖；
[0026] 圖4為本發(fā)明實施例提供的另一種陣列基板的制作方法流程圖；
[0027] 圖5為本發(fā)明實施例提供的另一種陣列基板的制作方法流程圖；
[0028] 圖6為本發(fā)明實施例提供的又一種陣列基板的制作方法流程圖；
[0029] 圖7a_圖7b為本發(fā)明實施例提供的又一種陣列基板制備過程中的各步驟的結(jié)構(gòu) 示意圖；
[0030] 圖8為本發(fā)明實施例提供的又一種陣列基板的制作方法流程圖；
[0031] 圖9a-圖9c為本發(fā)明實施例提供的又一種陣列基板制備過程中的各步驟的結(jié)構(gòu) 示意圖；
[0032] 圖10為本發(fā)明實施例提供的一種陣列基板的結(jié)構(gòu)示意圖；
[0033] 圖11為本發(fā)明實施例提供的又一種陣列基板的制作方法流程圖；
[0034] 圖12a-圖12d為本發(fā)明實施例提供的又一種陣列基板制備過程中的各步驟的結(jié) 構(gòu)示意圖；
[0035] 圖13本發(fā)明實施例提供的另一種陣列基板的結(jié)構(gòu)示意圖。
【具體實施方式】
[0036] 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護的范圍。
[0037] 本發(fā)明實施例提供一種陣列基板的制作方法，如圖2所示，可以包括：
[0038] S101、在如圖3d所示的襯底基板10上，可以采用一次構(gòu)圖工藝形成包括柵極100、 柵極絕緣層101、多晶硅有源層102的圖案。
[0039] S102、如圖7b所示，在形成有上述圖案的基板表面，可以形成鈍化層103,并在鈍 化層103的表面通過一次構(gòu)圖工藝形成第一過孔104和第二過孔105的圖案。
[0040] S103、如圖9c所示，在形成有上述圖案的基板表面，可以通過一次構(gòu)圖工藝形成 源極106、漏極107以及像素電極108的圖案；其中，源極106通過第一過孔104與多晶硅 有源層102電連接，漏極106通過第二過孔105與多晶硅有源層102電連接。
[0041] S103、如圖10或圖13所示，在形成有上述圖案的基板表面，可以通過一次構(gòu)圖工 藝形成像素界定層109的圖案。
[0042] 需要說明的是，在本發(fā)明中，構(gòu)圖工藝，可指包括光刻工藝，或，包括光刻工藝以及 刻蝕步驟，同時還可以包括打印、噴墨等其他用于形成預(yù)定圖形的工藝；光刻工藝，是指包 括成膜、曝光、顯影等工藝過程的利用光刻膠、掩模板、曝光機等形成圖形的工藝。可根據(jù)本 發(fā)明中所形成的結(jié)構(gòu)選擇相應(yīng)的構(gòu)圖工藝。
[0043] 本發(fā)明實施例提供一種陣列基板及其制作方法、顯示裝置。在制備上述陣列基板 的過程中，可以通過一次構(gòu)圖工藝在襯底基板上形成包括柵極、柵極絕緣層、多晶硅有源 層；再通過一次構(gòu)圖工藝形成位于鈍化層表面的第一過孔和第二過孔的圖案；又通過一次 構(gòu)圖工藝形成源極、漏極以及像素電極；其中，源極、漏極分別通過第一過孔和第二過孔與 多晶硅有源層電連接。最后，通過一次構(gòu)圖工藝形成像素界定層。這樣一來，在AM0LED陣 列基板的過程中只采用了四次構(gòu)圖工藝，有效減少了構(gòu)圖工藝的使用數(shù)量，簡化工藝步驟， 減小生產(chǎn)誤差，提高了生產(chǎn)效率和質(zhì)量。
[0044] 進一步地，如圖4所示，上述步驟S101的方法可以包括：
[0045] S201、如圖3a所示，在襯底基板10上覆蓋緩沖層200。
[0046] 優(yōu)選的，如圖10所示，緩沖層200位于柵極100與襯底基板01之間，可以包括靠 近柵極100 -側(cè)表面的第二物質(zhì)層221和靠近襯底基板01 -側(cè)表面的第一物質(zhì)層220。
[0047] 其中，第一物質(zhì)層220由氮化硅（SiN)構(gòu)成，厚度為50?100nm ;第二物質(zhì)層221 由二氧化硅（Si02)構(gòu)成，厚度為100?400nm。這樣一來，由氮化硅（SiN)構(gòu)成的第一物 質(zhì)層220具有很強的擴散阻擋特性，可以抑制金屬離子對于多晶硅有源層102的影響，并具 有防水隔塵的作用。由二氧化硅（Si02)構(gòu)成的第二物質(zhì)層221與多晶硅有源層102具有 優(yōu)良的界面，可以防止由氮化硅（SiN)構(gòu)成的第一物質(zhì)層220的自身缺陷對多晶硅有源層 102的質(zhì)量造成損害。
[0048] S202、如圖3b所示，在緩沖層200的表面依次形成柵極金屬薄膜層300、柵極絕緣 薄膜層301以及多晶硅薄膜層302。
[0049] 具體的，首先，可以采用磁控濺射的方法在緩沖層200的表面沉積一層厚度為 200?500nm的柵極金屬薄膜層300。優(yōu)選的，該柵極金屬薄膜層300可以采用鋁（A1)、銅 (Cu)、鑰（Mo)、鈦（Ti)、鋁釹合金（AINd)中的至少一種金屬材料構(gòu)成，也可以采用鑰/鋁/ 鑰（Mo/Al/Mo)或鈦/鋁/鈦（Ti/Al/Ti)等多層金屬復(fù)合薄膜。其中，金屬材料銅（Cu)、鑰 (Mo)或者鑰/鋁/鑰（Mo/Al/Mo)，由于其制作工藝成熟、簡單在生產(chǎn)加工中比較常用。
[0050] 然后，可米用 PECVD (Plasma Enhanced Chemical Vapor Deposition，等離子體增 強化學(xué)氣象沉積）法，在柵極金屬薄膜層300的表面上沉積一層?xùn)艠O絕緣薄膜層301。優(yōu) 選的，如圖10所示，由柵極絕緣薄膜層301形成的柵極絕緣層101可以位于柵極100與多 晶硅有源層102之間，包括靠近柵極100 -側(cè)表面的第一物質(zhì)層220和靠近多晶硅有源層 102 -側(cè)表面的第二物質(zhì)層221。
[0051] 其中，第一物質(zhì)層220由氮化硅（SiN)構(gòu)成，厚度為20?100nm ;第二物質(zhì)層221 由二氧化硅（Si02)構(gòu)成，厚度為30?400nm。這樣一來，由氮化硅（SiN)構(gòu)成的第一物質(zhì) 層220具有很強的擴散阻擋特性，可以抑制金屬離子對于多晶硅有源層102的影響。由二 氧化硅（Si02)構(gòu)成的第二物質(zhì)層221與多晶硅有源層102具有優(yōu)良的界面，可以防止由氮 化硅（SiN)構(gòu)成的第一物質(zhì)層220的自身缺陷對多晶硅有源層102的質(zhì)量造成損害。
[0052] 進一步地，在柵極絕緣薄膜層301的表面形成多晶硅薄膜層302的方法，如圖5所 示，可以包括：
[0053] S301、在柵極絕緣薄膜層301的表面形成非晶硅（a-Si)薄膜，例如，可以通過化學(xué) 氣象沉積的方法（PECVD法）形成非晶硅（a-Si)薄膜。
[0054] 具體的，可以在由二氧化硅（Si02)構(gòu)成的第二物質(zhì)層221表面形成非晶硅（a-Si) 薄膜。
[0055] S302、對上述非晶硅（a-Si)薄膜進行脫氫工藝。
[0056] S303、對經(jīng)過上述脫氫工藝的非晶硅（a-Si)薄膜采用結(jié)晶工藝，以形成多晶硅薄 膜層302。具體的，可以使用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶、固相結(jié)晶等方法。
[0057] 這樣一來，由于在結(jié)晶工藝之前對非晶硅（a-Si)薄膜進行脫氫工藝，從而可以防 止結(jié)晶過程中，由于激光照射等原因，使得氫離子溢出而出現(xiàn)氫爆現(xiàn)象，造成形成后的多晶 硅薄膜層302薄膜表面不平整，嚴重影響產(chǎn)品的質(zhì)量。
[0058] S203、如圖3c所示，在多晶硅薄膜層302的表面涂覆一層光刻膠400,通過雙色調(diào) 掩膜版進行一次曝光，顯影后形成第一光刻膠完全保留區(qū)域A(光刻膠401的厚度為1?3 微米），第一光刻膠部分保留區(qū)域（圖中未示出，該區(qū)域的光刻膠的厚度為0. 5?1微米） 以及第一光刻膠完全去除區(qū)域B。第一光刻膠完全保留區(qū)域A對應(yīng)待形成的柵極100、柵極 絕緣層101以及多晶硅有源層102的圖案。第一光刻膠部分保留區(qū)域?qū)?yīng)與柵極100相連 的柵線（圖中未示出）的圖案；上述第一光刻膠完全去除區(qū)域B對應(yīng)多晶硅薄膜層302表 面的其余區(qū)域，該第一光刻膠完全去除區(qū)域B未被光刻膠400覆蓋。
[0059] 需要說明的是，由于第一光刻膠完全保留區(qū)域A對應(yīng)待形成的柵極100、柵極絕緣 層101以及多晶硅有源層102的圖案，因此通過構(gòu)圖工藝最終形成的柵極100、柵極絕緣 層101以及多晶硅有源層102的圖案一致。所以在多晶硅薄膜層302表面的對應(yīng)除柵極 100 (或柵極絕緣層101或多晶硅有源層102)、柵線以外的區(qū)域可以為第一光刻膠完全去除 區(qū)域B。
[0060] 優(yōu)選的，在多晶硅薄膜層302的表面涂覆一層光刻膠400之前，可以采用稀釋處理 的氫氟酸對多晶硅薄膜層302進行清洗，降低多晶硅薄膜層302表面粗糙度。
[0061] 需要說明的是，雙色調(diào)掩膜版為一種半透式掩膜版，可以在多晶硅薄膜層302表 面形成兩種不同厚度的光刻膠400 (第一光刻膠完全保留區(qū)域A的光刻膠401、第一光刻膠 部分保留區(qū)域的光刻膠）。該雙色調(diào)掩膜版可以包括：灰色調(diào)掩膜版（Gray-tone mask)和 半色調(diào)掩膜版（Half-tone mask)。
[0062] S204、如圖3d所示，刻蝕對應(yīng)第一光刻膠完全去除區(qū)域B的多晶硅薄膜層302、柵 極絕緣薄膜層301以及柵極金屬薄膜層300。
[0063] 具體的，可以采用四氟化碳/氧氣（CF4/02)、三氟甲烷/氧氣（CHF3/02)或者六氟 化硫/氧氣（SF6/02)等混合氣體，通過等離子體或者電感耦合等離子方法對多晶硅薄膜層 302進行刻蝕。
[0064] 然后，采用四氟化碳（CF4)、四氟化碳/氧氣（CF4/02)、或者三氟甲烷/氧氣 (CHF3/02)等氣體，通過等離子體或者電感耦合等離子方法，刻蝕去除暴露的柵極絕緣薄膜 層301，其中，由于柵極絕緣薄膜層301具有由二氧化硅（Si02)構(gòu)成的第二物質(zhì)層221。因 此，上述刻蝕氣體的中可以不需要通入氧氣（02)或者可以通入含有較低流量的氧氣（02)。 [0065] 最后，可以采用濕法刻蝕，或者干法刻蝕，如采用二氯化碳/三氯化硼（CC12/ BC13)和四氟化碳/氧氣（CF4/02)等混合氣體的電感耦合等離子體刻蝕工藝，對柵極金屬 薄膜層300進行刻蝕，以形成柵極100以及與該柵極100電連接的柵線。其中，由于干法刻 蝕的精度較高，因此在制作高分辨率的顯示面板時可以采用干法刻蝕工藝完成對柵極金屬 薄膜層300進行刻蝕；對于低分辨率的顯示面板而言可以采用濕法刻蝕工藝完成對柵極金 屬薄膜層300進行刻蝕。
[0066] S205、去除第一光刻膠部分保留區(qū)域的光刻膠，并對第一光刻膠部分保留區(qū)域?qū)?應(yīng)的多晶硅薄膜層302進行刻蝕。從而形成薄膜晶體管的多晶硅孤島。
[0067] 其中，使用等離子體灰化工藝去除較薄的光刻膠時，保留較厚的光刻膠401作為 刻蝕阻擋層，在灰化過程中較薄的光刻膠去除，較厚的光刻膠401的厚度減薄。然后通過等 離子體或者電感耦合等離子方法進行多晶硅薄膜層302的刻蝕，去除陣列柵線上覆蓋的多 晶硅薄膜層302。
[0068] S206、如圖3e所示，對第一光刻膠完全保留區(qū)域A的光刻膠401進行剝離，最終形 成柵極100、柵極絕緣層101以及柵線的圖案。通過上述步驟S206,可以而使得預(yù)被制備成 多晶硅有源層102的多晶硅薄膜層302的表面露出。
[0069] S207、對對應(yīng)第一光刻膠完全保留區(qū)域A的多晶硅薄膜層302進行離子摻雜工藝， 以形成多晶硅有源層102。這樣一來，可以形成低阻抗的源漏電極接觸區(qū)，以提高薄膜晶體 管的導(dǎo)通性能。
[0070] 需要說明的是，在對對應(yīng)第一光刻膠完全保留區(qū)域A的多晶硅薄膜層302(即薄膜 晶體管的多晶硅孤島）進行離子摻雜的過程中，可以通過掩膜板對除了上述多晶硅孤島以 外區(qū)域進行保護，以避免離子摻雜過程中對上述區(qū)域造成不利的影響。
[0071] 進一步地，上述步驟S102的方法，如圖6所示，可以包括：
[0072] S401、如圖7a所示，在多晶硅有源層102的表面形成鈍化層103 ;其中，鈍化層103 由含氫兀素的氮化娃（SiN)薄膜構(gòu)成。其厚度為200?500nm。
[0073] S402、采用退火工藝對鈍化層103進行退火處理。上述退火工藝包括快速熱退火 或采用熱處理爐進行退火。
[0074] 這樣一來，由于鈍化層103以及柵極絕緣層101均含有氮化硅（SiN)，并且鈍化層 103中含氫元素。因此可以利用氮化硅（SiN)實現(xiàn)多晶硅有源層102內(nèi)部以及多晶硅有源 層102界面的氫化處理。通過上述氫化處理可以去除多晶硅有源層102中的懸掛鍵，從而 提升遷移率，降低閾值電壓的漂移。
[0075] S403、如圖7b所示，在經(jīng)過上述退火處理的鈍化層103表面，通過一次構(gòu)圖工藝 (例如，一次掩膜曝光工藝）形成第一過孔104和第二過孔105的圖案。
[0076] 進一步地，上述步驟S103的方法，如圖8所示，可以包括：
[0077] S501、如圖9a所示，在鈍化層103的表面，依次形成源漏金屬薄膜層303、透明導(dǎo)電 薄膜層304。
[0078] 具體的，首先，可以采用磁控濺射的方法在鈍化層103的表面沉積一層厚度為 200?500nm的源漏金屬薄膜層303。優(yōu)選的，該源漏金屬薄膜層303可以采用鋁（A1)、銅 (Cu)、鑰（Mo)、鈦（Ti)、鋁釹合金（AINd)中的至少一種金屬材料構(gòu)成，也可以采用鑰/鋁/ 鑰（Mo/Al/Mo)或鈦/鋁/鈦（Ti/Al/Ti)等多層金屬薄膜。其中，金屬材料銅（Cu)、鑰（Mo) 或者鑰/鋁/鑰（Mo/Al/Mo)，由于其制作工藝成熟、簡單在生產(chǎn)加工中比較常用。
[0079] 然后，采用磁控濺射在源漏金屬薄膜層303的表面沉積一層透明導(dǎo)電薄膜層304， 可以采用氧化銦錫/銀/氧化銦錫（IT0/Ag/IT0)、氧化銦鋅/銀（ΙΖΟ/Ag)等復(fù)合薄膜。其 中，ΙΤ0厚度為10?50nm，Ag金屬薄膜厚度為20?100nm。
[0080] S502、如圖9b所不，在透明導(dǎo)電薄膜層304的表面形成光刻膠400,通過一次曝光、 顯影工藝，形成對應(yīng)待形成的源極106和漏極107圖案的第二光刻膠完全保留區(qū)域G，以及 對應(yīng)透明導(dǎo)電薄膜層304表面其余區(qū)域的第二光刻膠完全去除區(qū)域F。
[0081] 例如，源極和漏極之間存在間隙，為形成源極和漏極之間的間隙，因此上述第二光 刻膠完全去除區(qū)域F包括在透明導(dǎo)電薄膜層304的表面對應(yīng)待形成的源極106與漏極107 之間的間隙區(qū)域。
[0082] S503、如圖9c所示，對對應(yīng)第二光刻膠完全去除區(qū)域F的透明導(dǎo)電薄膜層304、源 漏金屬薄膜層303進行刻蝕。
[0083] S504、將第二光刻膠完全保留區(qū)域G的光刻膠剝離，以形成源極106、漏極107以及 位于源極106表面的源極導(dǎo)電層1061、位于漏極107表面的像素電極108。需要說明的是， 上述源極導(dǎo)電層1061可以去除。
[0084] 這樣一來，在形成上述結(jié)構(gòu)的基板表面通過步驟S103形成像素界定層109,制作 出如圖10所述的陣列基板。該陣列基板可以用于形成頂發(fā)射式AM0LED的低溫多晶硅顯示 面板。該顯示面板的光線能夠向上（遠離襯底基板01表面的方向）發(fā)射出。因為，由源漏 金屬薄膜層303形成的源極106和漏極107可以對出射光進行反射，從而能夠增加顯示面 板的開口率。所以頂發(fā)射式AM0LED顯示面板可以應(yīng)用于高分辨率的顯示裝置中。
[0085] 進一步地，上述步驟S103的方法，如圖11所示，可以包括：
[0086] S601、如圖12a所示，在鈍化層103的表面，依次形成透明導(dǎo)電薄膜層304、源漏金 屬薄膜層303。
[0087] 首先，采用磁控濺射在鈍化層103的表面沉積一層透明導(dǎo)電薄膜層304,可以采用 氧化銦錫/銀/氧化銦錫（IT0/Ag/IT0)、氧化銦鋅/銀（ΙΖΟ/Ag)等復(fù)合薄膜。厚度為20? 100nm。
[0088] 然后，采用磁控濺射的方法在透明導(dǎo)電薄膜層304的表面沉積一層源漏金屬薄膜 層303,厚度為200?500nm。
[0089] S602、如圖12b所不，在源漏金屬薄膜層303的表面形成光刻膠400,可以通過上 述雙色掩膜版進行一次曝光，顯影后形成第三光刻膠完全保留區(qū)域C (光刻膠401的厚度為 1?3微米），第二光刻膠部分保留區(qū)域D(光刻膠402的厚度為0. 5?1. 5微米）以及第 三光刻膠完全去除區(qū)域E。第三光刻膠完全保留區(qū)域C對應(yīng)待形成的源極106和漏極107 以及與該源極106相連接的數(shù)據(jù)線（圖中未示出）的圖案；第二光刻膠部分保留區(qū)域D對 應(yīng)像素電極108的圖案；第三光刻膠完全去除區(qū)域E對應(yīng)源漏金屬薄膜層303表面的其余 區(qū)域。
[0090] 例如，源極和漏極之間存在間隙，為形成源極和漏極之間的間隙，因此上述第三光 刻膠完全去除區(qū)域E包括在透明導(dǎo)電薄膜層304的表面對應(yīng)待形成的源極106與漏極107 之間的間隙區(qū)域。
[0091] S603、如圖12c所示，刻蝕對應(yīng)第三光刻膠完全去除區(qū)域E的透明導(dǎo)電薄膜層304、 源漏金屬薄I吳層303。
[0092] S604、如圖12c所示，通過灰化工藝去除第二光刻膠部分保留區(qū)域D的光刻膠402， 并對第二光刻膠部分保留區(qū)域D的源漏金屬薄膜層303進行刻蝕。其中，在灰化的過程中， 第三光刻膠完全保留區(qū)域C的光刻膠401的厚度減薄。
[0093] S605、如圖12d所示，將第三光刻膠完全保留區(qū)域C的光刻膠401剝離，最終形成 源極導(dǎo)電層1061、位于源極導(dǎo)電層1061表面的源極106、像素電極108以及與像素電極108 相連接的漏極107的圖案。
[0094] 這樣一來，在形成上述結(jié)構(gòu)的基板表面通過步驟S103形成像素界定層109,制作 出如圖13所述的陣列基板。該陣列基板可以用于形成底發(fā)射式AM0LED的低溫多晶硅顯示 面板。該顯不面板的光線能夠向下（靠近襯底基板01表面的方向）發(fā)射出。這樣一來，由 于薄膜晶體管將一部分光線遮擋住，所以顯示面板的開口率較小。因此頂發(fā)射式AM0LED顯 示面板可以應(yīng)用于低分辨率的顯示裝置中。
[0095] 本發(fā)明實施例提供一種陣列基板，如圖10或13所示，包括：
[0096] 襯底基板10 ;
[0097] 形成于襯底基板10上的柵極100、柵極絕緣層101、多晶硅有源層102 ;
[0098] 形成于多晶硅有源層102表面的鈍化層103,以及位于鈍化層103表面的第一過孔 104和第二過孔105。
[0099] 通過第一過孔104與多晶硅有源層102電連接的源極106 ;
[0100] 通過第二過孔105與多晶硅有源層102電連接的漏極107。
[0101] 與漏極107電連接的像素電極108。
[0102] 本發(fā)明實施例提供一種陣列基板。該陣列基板包括襯底基板、形成于襯底基板上 的柵極、柵極絕緣層、多晶硅有源層、形成于多晶硅有源層表面的鈍化層，位于鈍化層表面 的第一過孔和第二過孔、通過第一過孔與多晶硅有源層電連接的源極、通過第二過孔與多 晶硅有源層電連接的漏極以及與漏極電連接的像素電極。這樣一來，在制作上述AMOLED陣 列基板的過程中可以只采用了四次構(gòu)圖工藝，有效減少了構(gòu)圖工藝的使用數(shù)量，簡化工藝 步驟，減小生產(chǎn)誤差，提高了生產(chǎn)效率和質(zhì)量。
[0103] 進一步地，棚極100、棚極絕緣層101、多晶娃有源層102可以依次位于襯底基板01 的表面；并且，柵極100、柵極絕緣層101以及多晶硅有源層102的圖案一致。這樣一來，在 可以通過一次構(gòu)圖工藝制作出位于襯底基板01的表面的柵極100、柵極絕緣層101以及多 晶硅有源層102,從而能夠簡化制作工藝，提高生產(chǎn)率和產(chǎn)品質(zhì)量。
[0104] 本發(fā)明實施例提供一種顯示裝置，包括如上所述的任意一種陣列基板，具有與本 發(fā)明前述實施例提供的陣列基板相同的有益效果，由于陣列基板的詳細結(jié)構(gòu)已在前述實施 例中做了詳細的描述，此處不再贅述。
[0105] 在本發(fā)明實施例中，顯示裝置具體可以包括液晶顯示裝置，例如該顯示裝置可以 為液晶顯示器、液晶電視、數(shù)碼相框、手機或平板電腦等任何具有顯示功能的產(chǎn)品或者部 件。
[0106] 本發(fā)明實施例提供一種顯示裝置，包括陣列基板。該陣列基板包括襯底基板、形成 于襯底基板上的柵極、柵極絕緣層、多晶硅有源層、形成于多晶硅有源層表面的鈍化層，以 及位于鈍化層表面的第一過孔和第二過孔。其中，源極通過第一過孔與多晶硅有源層電連 接，漏極通過第二過孔與多晶硅有源層電連接。這樣一來，在制作上述AMOLED陣列基板的 過程中可以只采用了四次構(gòu)圖工藝，有效減少了構(gòu)圖工藝的使用數(shù)量，簡化工藝步驟，減小 生廣誤差，提商了生廣效率和質(zhì)量。
[0107] 以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何 熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準。
【權(quán)利要求】
1. 一種陣列基板的制作方法，其特征在于，包括： 在襯底基板上通過一次構(gòu)圖工藝形成包括柵極、柵極絕緣層、多晶硅有源層的圖案； 在形成有上述圖案的基板表面，形成鈍化層，并在所述鈍化層的表面通過一次構(gòu)圖工 藝形成第一過孔和第二過孔的圖案； 在形成有上述圖案的基板表面，通過一次構(gòu)圖工藝形成源極、漏極以及像素電極的圖 案；其中，所述源極通過所述第一過孔與所述多晶硅有源層電連接，所述漏極通過所述第二 過孔與所述多晶硅有源層電連接； 在形成有上述圖案的基板表面通過一次構(gòu)圖工藝形成像素界定層的圖案。
2. 根據(jù)權(quán)利要求1所述的陣列基板的制作方法，其特征在于，所述在襯底基板上形成 柵極、柵極絕緣層、多晶硅有源層的圖案的方法包括： 在所述襯底基板上覆蓋緩沖層； 在所述緩沖層的表面依次形成柵極金屬薄膜層、柵極絕緣薄膜層以及多晶硅薄膜層； 在所述多晶硅薄膜層的表面涂覆一層光刻膠，通過一次曝光顯影工藝后形成第一光刻 膠完全保留區(qū)域、第一光刻膠部分保留區(qū)域和第一光刻膠完全去除區(qū)域，所述第一光刻膠 完全保留區(qū)域?qū)?yīng)待形成的所述柵極、所述柵極絕緣層以及所述多晶硅有源層的圖案，所 述第一光刻膠部分保留區(qū)域?qū)?yīng)與所述柵極相連的柵線的圖案，所述第一光刻膠完全去除 區(qū)域?qū)?yīng)所述多晶硅薄膜層表面的其余區(qū)域； 刻蝕對應(yīng)所述第一光刻膠完全去除區(qū)域的所述多晶硅薄膜層、所述柵極絕緣薄膜層以 及所述柵極金屬薄膜層； 去除所述第一光刻膠部分保留區(qū)域的光刻膠，并對所述第一光刻膠部分保留區(qū)域?qū)?yīng) 的所述多晶硅薄膜層進行刻蝕； 對所述第一光刻膠完全保留區(qū)域的光刻膠進行剝離，最終形成所述柵極、所述柵極絕 緣層以及所述柵線的圖案； 對對應(yīng)所述第一光刻膠完全保留區(qū)域的所述多晶硅薄膜層進行離子摻雜工藝，以形成 所述多晶硅有源層的圖案。
3. 根據(jù)權(quán)利要求2所述的陣列基板的制作方法，其特征在于， 所述柵極絕緣層位于所述柵極與所述多晶硅有源層之間，包括靠近所述柵極一側(cè)表面 的第二物質(zhì)層和靠近所述多晶硅有源層一側(cè)表面的第一物質(zhì)層； 所述緩沖層位于所述柵極與所述襯底基板之間，包括靠近所述柵極一側(cè)表面的所述第 一物質(zhì)層和靠近所述襯底基板一側(cè)表面的所述第二物質(zhì)層； 其中，所述第一物質(zhì)層由氮化硅構(gòu)成； 所述第二物質(zhì)層由二氧化硅構(gòu)成。
4. 根據(jù)權(quán)利要求2所述的陣列基板的制作方法，其特征在于，在所述柵極絕緣薄膜層 的表面形成所述多晶硅薄膜層的方法包括： 在所述柵極絕緣薄膜層的表面形成非晶硅薄膜； 對所述非晶硅薄膜進行脫氫工藝； 對經(jīng)過所述脫氫工藝的所述非晶硅薄膜采用結(jié)晶工藝，以形成所述多晶硅薄膜層。
5. 根據(jù)權(quán)利要求2所述的陣列基板的制作方法，其特征在于，所述在形成有上述圖案 的基板表面，形成鈍化層，并在所述鈍化層的表面形成第一過孔和第二過孔的方法包括： 在所述多晶硅有源層的表面形成所述鈍化層；其中，所述鈍化層由含氫元素的氮化硅 薄膜構(gòu)成； 采用退火工藝對所述鈍化層進行退火處理； 在經(jīng)過所述退火處理的所述鈍化層表面，通過一次構(gòu)圖工藝形成所述第一過孔和所述 第二過孔的圖案。
6. 根據(jù)權(quán)利要求5所述的陣列基板的制作方法，其特征在于，所述在形成有上述圖案 的基板表面形成源極、漏極以及像素電極的圖案的方法包括： 在所述鈍化層的表面，依次形成源漏金屬薄膜層、透明導(dǎo)電薄膜層； 在所述透明導(dǎo)電薄膜層的表面形成所述光刻膠，通過一次曝光顯影工藝，在所述透明 導(dǎo)電薄膜層的表面形成對應(yīng)待形成的所述源極和所述漏極圖案的第二光刻膠完全保留區(qū) 域，以及對應(yīng)所述透明導(dǎo)電薄膜層表面其余區(qū)域的第二光刻膠完全去除區(qū)域； 對對應(yīng)所述第二光刻膠完全去除區(qū)域的所述透明導(dǎo)電薄膜層、所述源漏金屬薄膜層進 行刻蝕； 將所述第二光刻膠完全保留區(qū)域的光刻膠剝離，最終形成所述源極、所述漏極以及位 于所述源極表面的源極導(dǎo)電層、位于所述漏極表面的所述像素電極。
7. 根據(jù)權(quán)利要求5所述的陣列基板的制作方法，其特征在于，所述在形成有上述圖案 的基板表面形成源極、漏極以及像素電極的圖案的方法包括： 在所述鈍化層的表面，依次形成所述透明導(dǎo)電薄膜層、所述源漏金屬薄膜層； 在所述源漏金屬薄膜層的表面形成所述光刻膠，通過一次曝光，顯影工藝形成第三光 刻膠完全保留區(qū)域、第二光刻膠部分保留區(qū)域以及第三光刻膠完全去除區(qū)域，所述第三光 刻膠完全保留區(qū)域?qū)?yīng)待形成的所述源極和所述漏極的圖案；所述第二光刻膠部分保留區(qū) 域?qū)?yīng)所述像素電極的圖案；所述第三光刻膠完全去除區(qū)域?qū)?yīng)所述源漏金屬薄膜層表面 的其余區(qū)域； 刻蝕對應(yīng)所述第三光刻膠完全去除區(qū)域的所述透明導(dǎo)電薄膜層、所述源漏金屬薄膜 層； 去除所述第二光刻膠部分保留區(qū)域的光刻膠，并對所述第二光刻膠部分保留區(qū)域的所 述源漏金屬薄膜層進行刻蝕； 將所述第三光刻膠完全保留區(qū)域的所述光刻膠剝離，最終形成所述源極導(dǎo)電層、位于 所述源極導(dǎo)電層表面的源極、像素電極以及與所述像素電極相連接的所述漏極的圖案。
8. 根據(jù)權(quán)利要求1-7任一項所述的陣列基板的制作方法，其特征在于，所述柵極金屬 薄膜層和所述源漏金屬薄膜層由鋁、鑰、銅、鈦中的一種或多種構(gòu)成。
9. 根據(jù)權(quán)利要求2所述的陣列基板的制作方法，其特征在于，所述在所述多晶硅薄膜 層的表面涂覆一層光刻膠的步驟之前，所述方法還包括： 采用稀釋處理的氫氟酸對多晶硅薄膜層的表面進行清洗。
10. -種陣列基板，其特征在于，包括： 襯底基板； 形成于所述襯底基板上的柵極、柵極絕緣層、多晶硅有源層； 形成于所述多晶硅有源層表面的鈍化層，以及位于所述鈍化層表面的第一過孔和第二 過孔； 通過所述第一過孔與所述多晶硅有源層電連接的源極； 通過所述第二過孔與所述多晶硅有源層電連接的漏極； 與所述漏極電連接的像素電極。
11. 根據(jù)權(quán)利要求10所述的陣列基板，其特征在于，所述柵極、所述柵極絕緣層、所述 多晶硅有源層依次位于所述襯底基板的表面；并且，所述柵極、所述柵極絕緣層以及所述多 晶硅有源層的圖案一致。
12. -種顯示裝置，其特征在于，包括權(quán)利要求10或11所述的陣列基板。
【文檔編號】H01L21/77GK104091810SQ201410308003
【公開日】2014年10月8日 申請日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】龍春平, 梁逸南, 皇甫魯江 申請人:京東方科技集團股份有限公司