半導體集成電路器件的制作方法
【專利摘要】提供一種半導體集成電路器件，其在光電二極管陣列區(qū)域中具有像素區(qū)域，并且在每個像素區(qū)域中具有波導保持孔，波導保持孔具有在光電二極管之上的基本垂直的側(cè)壁并且嵌入有到達孔底表面的基于氧化硅的側(cè)壁絕緣膜和在孔的內(nèi)側(cè)上具有更高折射率的兩個或更多基于氮化硅的絕緣膜。該結(jié)構(gòu)使得可以防止尺寸迅速減小的成像器件諸如CMOS傳感器的像素特性的惡化。
【專利說明】半導體集成電路器件
[0001]相關(guān)申請的交叉引用
[0002]于2013年6月26日提交的日本專利申請N0.2013-133469的包括說明書、附圖和摘要在內(nèi)的全部公開內(nèi)容在此通過弓I用整體并入本文。

【技術(shù)領(lǐng)域】
[0003]本申請涉及半導體集成電路器件(或半導體器件)，并且可以適用于例如具有固態(tài)成像器件的半導體集成電路器件。

【背景技術(shù)】
[0004]日本專利申請公開N0.2007-305690(專利文獻I)涉及固態(tài)成像器件。其公開了一種波導，該波導在其下端具有使用氮化硅膜的抗反射膜、基本穿透表面布線層并且在波導的中部部分處具有高折射率。
[0005]日本專利申請公開N0.2012-227510(專利文獻2)或與此對應(yīng)的美國專利申請公開N0.2012-267741(專利文獻3)涉及固態(tài)成像器件。這里公開的器件具有在光電二極管正上方的抗反射膜以及從布線層的上端附近向下延伸到布線層的中部并且填充有高折射率絕緣膜的波導。
[0006]日本專利申請公開N0.2006-128383 (專利文獻4)涉及CMOS固態(tài)成像器件。這里公開的是如下波導，該波導由具有比周圍更高折射率的絕緣膜制成并且向下錐形化。
[0007][專利文獻I]日本專利申請公開N0.2007-305690
[0008][專利文獻2]日本專利申請公開N0.2012-227510
[0009][專利文獻3]美國專利申請公開N0.2012-267741
[0010][專利文獻4]日本專利申請公開N0.2006-128383


【發(fā)明內(nèi)容】

[0011]例如，作為成像器件之一的CMOS傳感器(CMOS成像器件)隨著像素尺寸的減小具有各種問題。這些問題是例如由于飽和電子數(shù)目的減少導致的圖像質(zhì)量的惡化、圖片層處白色劃痕的增多、串擾引起的光暈(blooming)以及黑暗時間期間亮點的產(chǎn)生。
[0012]為了避免這樣的問題，增加供給到一個像素的光子的數(shù)目是有效的，并且為了實現(xiàn)這一點，作為一種措施，在每個光電二極管上方設(shè)置波導，該包括在其中心部分處具有高折射率部件。
[0013]然而，本發(fā)明人的研究已經(jīng)揭示，僅通過上述措施，難以防止尺寸迅速減小的成像器件(諸如CMOS傳感器)的像素特性的惡化。
[0014]接下來將描述用于克服這種問題的方式。其它問題和新穎特征從這里的描述和附圖中將顯而易見。
[0015]接下來將簡要地描述這里公開的實施例中的典型實施例的概要。
[0016]下面是本申請的一個實施例的概要。提供有一種半導體集成電路器件，其具有光電二極管陣列區(qū)域并且在每個像素區(qū)域中具有在光電二極管上方的波導保持孔。該孔填充有具有基本垂直的側(cè)壁并且到達底表面的基于氧化硅的側(cè)壁絕緣膜和具有折射率朝向孔內(nèi)部變得更高的基于多層氮化硅的絕緣膜。
[0017]接下來將簡要地描述這里公開的實施例中的典型實施例可獲得的優(yōu)勢。
[0018]本申請的上述實施例使得可以防止將由于成像器件的尺寸減小而另外出現(xiàn)的像素特性惡化。

【專利附圖】

【附圖說明】
[0019]圖1是用于描述具有CMOS圖像傳感器的CMOS芯片的電路結(jié)構(gòu)的一個示例的整體芯片的上表面電路圖，該CMOS芯片是根據(jù)本申請第一實施例的半導體集成電路器件的特定示例；
[0020]圖2是示出圖1的CMOS圖像傳感器區(qū)域IS的一個示例的整體電路圖；
[0021]圖3是示出圖2的像素區(qū)域PX的一個示例的整體電路圖；
[0022]圖4是示出對應(yīng)于圖3的器件布局的一個示例的布局圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的像素區(qū)域的器件結(jié)構(gòu)的一個示例(矩形波導保持孔結(jié)構(gòu)/基于氧化硅的側(cè)壁結(jié)構(gòu)/階梯式折射率分布系統(tǒng)/氮化硅多層填充結(jié)構(gòu))；
[0023]圖5是對應(yīng)于圖4的截面X-X’的芯片截面圖，用于示出圖2的像素區(qū)域PX的截面結(jié)構(gòu)的一個示例的概要；
[0024]圖6是基本對應(yīng)于圖4布局的器件截面結(jié)構(gòu)的說明圖(部分地省略耦合結(jié)構(gòu)等以便于理解該附圖)；
[0025]圖7是用于描述圖5的波導10的詳細結(jié)構(gòu)的器件的局部截面圖；
[0026]圖8是在深度方向上對應(yīng)于圖7的第三基于氮化硅的絕緣膜20c的二等分面的水平截面Z-Z ’的截面圖；
[0027]圖9是具有圖8的對稱平面CP作為對稱中心的截面A-A’的折射率分布圖；
[0028]圖10是示出氮化硅膜中的氮量與折射率之間關(guān)系的數(shù)據(jù)繪圖；
[0029]圖11是示出這樣形成的氮化硅膜在典型的氮化硅膜形成工藝中的氣體流速比率和氮組分比率的數(shù)據(jù)繪圖；
[0030]圖12是像素區(qū)域PX的詳細器件截面圖(從中省略波導10的內(nèi)部結(jié)構(gòu))，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導周圍的具體器件結(jié)構(gòu)的一個示例以及有關(guān)該結(jié)構(gòu)的制造方法的概要；
[0031]圖13是波導保持孔及其周圍的制造步驟(從基于氧化硅的側(cè)壁絕緣膜19的形成到第一基于氮化硅的絕緣膜20a的形成)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0032]圖14是波導保持孔及其周圍的制造步驟(涂覆間隙填充材料的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0033]圖15是波導保持孔及其周圍的制造步驟(回刻蝕間隙填充材料的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0034]圖16是波導保持孔及其周圍的制造步驟(回刻蝕第一基于氮化硅的絕緣膜20a的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0035]圖17是波導保持孔及其周圍的制造步驟(去除間隙填充材料的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0036]圖18是波導保持孔及其周圍的制造步驟(刻蝕用于加寬第一基于氮化硅的絕緣膜20a上的波導保持孔的上部部分的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0037]圖19是波導保持孔及其周圍的制造步驟(形成第二基于氮化硅的絕緣膜20b的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0038]圖20是波導保持孔及其周圍的制造步驟(刻蝕用于加寬第二基于氮化硅的絕緣膜20b上的波導保持孔的上部部分的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0039]圖21是波導保持孔及其周圍的制造步驟(平坦化步驟之前的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例；
[0040]圖22是對應(yīng)于圖4的截面X-X’的芯片截面圖，用于描述修改示例I (在抗反射膜正上方的結(jié)構(gòu))，該修改示例I關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍；
[0041]圖23是對應(yīng)于圖4的截面X-X’的芯片截面圖，用于描述修改示例2(在半導體襯底正上方的結(jié)構(gòu))，該修改示例2關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方法范圍；
[0042]圖24是具有圖8的對稱平面CP作為對稱中心的截面A_A’的折射率的分布圖，該圖用于描述折射率分布的修改示例(連續(xù)的折射率分布系統(tǒng))，該修改示例關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)；
[0043]圖25是波導10的詳細器件局部截面圖，用于描述修改示例(正向錐形化波導保持孔)，該修改示例關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的截面結(jié)構(gòu)；
[0044]圖26是對應(yīng)于圖25的第三基于氮化硅的絕緣膜20c的在深度方向上的平分面的水平截面Z-Z ’的截面圖；
[0045]圖27是波導10的詳細器件局部截面圖，用于描述修改示例I (具有基于氮化硅的側(cè)壁的矩形波導保持孔)，該修改示例I關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)；
[0046]圖28是對應(yīng)于圖27的第三基于氮化硅的絕緣膜20c的在深度方向上的平分面的水平截面Z-Z ’的截面圖；
[0047]圖29是具有圖27的對稱平面CP作為對稱中心的截面A_A’的折射率的分布圖；
[0048]圖30是波導10的詳細器件局部截面圖，用于描述修改示例2 (具有基于氮化硅的側(cè)壁的正向錐形化波導保持孔)，該修改示例2關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)；以及
[0049]圖31是對應(yīng)于圖4的截面X-X’的芯片的示意性截面圖，用于描述對應(yīng)于圖5(部分地對應(yīng)圖7或圖12)的第一實施例的概要。

【具體實施方式】
[0050][實施例的概要]
[0051 ] 首先將描述這里公開的典型實施例的概要。
[0052]1、一種半導體集成電路器件，包括:
[0053](a)半導體襯底,具有第一主表面；
[0054](b)光電二極管陣列區(qū)域，被提供在半導體襯底的第一主表面?zhèn)壬希?br> [0055](c)多個像素區(qū)域，以矩陣形式被提供在光電二極管陣列區(qū)域中；
[0056](d)層間絕緣膜，被提供在包括光電二極管陣列區(qū)域的半導體襯底的第一主表面上；以及
[0057](e)多層布線，被提供在層間絕緣膜中。
[0058]在該半導體集成電路器件中，每個像素區(qū)域包括:
[0059](Cl)光電二極管，被提供在半導體襯底的第一主表面的表面區(qū)域中，
[0060](c2)波導保持孔，被提供在光電二極管上方的層間絕緣膜中并且具有基本垂直的側(cè)壁，
[0061](c3)基于氧化硅的側(cè)壁絕緣膜，覆蓋波導保持孔的側(cè)表面并且到達其底表面，
[0062](c4)第一基于氮化硅的絕緣膜，覆蓋基于氧化硅的側(cè)壁絕緣膜的表面和波導保持孔的底表面，
[0063](c5)第二基于氮化硅的絕緣膜，在波導保持孔中覆蓋第一基于氮化硅的絕緣膜的表面并具有比第一基于氮化硅的絕緣膜更高的折射率，以及
[0064](c6)第三基于氮化硅的絕緣膜，被提供在第二基于氮化硅的絕緣膜上以便嵌入在波導保持孔中，并且具有比第二基于氮化硅的絕緣膜更高的折射率。
[0065]2、在如上面I中所述的半導體集成電路器件中，光電二極管陣列區(qū)域配置CMOS圖像傳感器。
[0066]3、在如上面2中所述的半導體集成電路器件中，第一基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度。
[0067]4、在如上面1-3中任一個所述的半導體集成電路器件中，第二基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度。
[0068]5、在如上面1-4中任一個所述的半導體集成電路器件中，層間絕緣膜和半導體襯底之間具有抗反射膜。
[0069]6、在如上面5中所述的半導體集成電路器件中，波導保持孔到達抗反射膜。
[0070]7、在如上面1-6中任一個所述的半導體集成電路器件中，波導保持孔到達半導體襯底的第一主表面。
[0071]8、一種半導體集成電路器件，包括:
[0072](a)半導體襯底,具有第一主表面；
[0073](b)光電二極管陣列區(qū)域，被提供在半導體襯底的第一主表面?zhèn)壬希?br> [0074](c)多個像素區(qū)域，以矩陣形式被提供在光電二極管陣列區(qū)域中；
[0075](d)層間絕緣膜，被提供在包括光電二極管陣列區(qū)域的半導體襯底的第一主表面上；以及
[0076](e)多層布線，被提供在層間絕緣膜中。
[0077]在該半導體集成電路器件中，每個像素區(qū)域包括:
[0078](Cl)光電二極管，被提供在半導體襯底的第一主表面的表面區(qū)域中，
[0079](c2)波導保持孔，被提供在光電二極管上方的層間絕緣膜中，
[0080](c3)第一基于氮化硅的側(cè)壁絕緣膜，覆蓋波導保持孔的側(cè)表面并且到達波導保持孔的底表面，
[0081](c4)第二基于氮化硅的側(cè)壁絕緣膜，覆蓋第一基于氮化硅的側(cè)壁絕緣膜的表面、到達波導保持孔的底表面并且具有比第一基于氮化硅的側(cè)壁絕緣膜更高的折射率，以及
[0082](c5)第三基于氮化硅的絕緣膜，被提供在第二基于氮化硅的側(cè)壁絕緣膜上以便嵌入在波導保持孔中，并且具有比第二基于氮化硅的側(cè)壁絕緣膜更高的折射率。
[0083]9、在如上面8中所述的半導體集成電路器件中，光電二極管陣列區(qū)域配置CMOS圖像傳感器。
[0084]10、在如上面8或9所述的半導體集成電路器件中，波導保持孔朝向半導體襯底側(cè)錐形化。
[0085]11、在如上面8或9所述的半導體集成電路器件中，波導保持孔具有基本垂直的側(cè)壁并且每個像素區(qū)域進一步包括:
[0086](c6)基于氧化硅的側(cè)壁絕緣膜，覆蓋波導保持孔的側(cè)表面并且到達該孔的底表面。
[0087]12、在如上面8-11中任一個所述的半導體集成電路器件中，層間絕緣膜和半導體襯底之間具有抗反射膜。
[0088]13、在如上面12所述的半導體集成電路器件中，波導保持孔到達抗反射膜。
[0089]14、在如上面8-13中任一個所述的半導體集成電路器件中，波導保持孔到達半導體襯底的第一主表面。
[0090]15、一種半導體集成電路器件,包括:
[0091](a)半導體襯底,具有第一主表面；
[0092](b)光電二極管陣列區(qū)域，被提供在半導體襯底的第一主表面?zhèn)壬希?br> [0093](c)多個像素區(qū)域，以矩陣形式被提供在光電二極管陣列區(qū)域中；
[0094](d)層間絕緣膜，被提供在包括光電二極管陣列區(qū)域的半導體襯底的第一主表面上；以及
[0095](e)多層布線，被提供在層間絕緣膜中。
[0096]在該半導體集成電路器件中，每個像素區(qū)域包括:
[0097](cl)光電二極管，被提供在半導體襯底的第一主表面的表面區(qū)域中，
[0098](c2)波導保持孔，被提供在光電二極管上方的層間絕緣膜中并且朝著半導體襯底側(cè)錐形化，
[0099](c3)第一基于氮化硅的絕緣膜，覆蓋波導保持孔的側(cè)表面和底表面，
[0100](c4)第二基于氮化硅的絕緣膜，在波導保持孔中覆蓋第一基于氮化硅的絕緣膜的表面并且具有比第一基于氮化硅的絕緣膜更高的折射率，以及
[0101](c5)第三基于氮化硅的絕緣膜，被提供在第二基于氮化硅的絕緣膜上以便嵌入在波導保持孔中，并且具有比第二基于氮化硅的絕緣膜更高的折射率。
[0102]此外，在半導體集成電路器件中，第一基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度，并且第二基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的覽度。
[0103]16、在如上面15所述的半導體集成電路器件中，光電二極管陣列區(qū)域配置CMOS圖像傳感器。
[0104]17、在如上面15或16所述的半導體集成電路器件中，層間絕緣膜和半導體襯底之間具有抗反射膜。
[0105]18、在如上面17所述的半導體集成電路器件中，波導保持孔到達抗反射膜。
[0106]19、在如上面15-18中任一個所述的半導體集成電路器件中，波導保持孔到達半導體襯底的第一主表面。
[0107]接下來將描述這里公開的典型實施例的其它概要。
[0108]20、一種半導體集成電路器件，包括:
[0109](a)半導體襯底,具有第一主表面；
[0110](b)光電二極管陣列區(qū)域，被提供在半導體襯底的第一主表面?zhèn)壬希?br> [0111](C)多個像素區(qū)域，以矩陣形式被提供在光電二極管陣列區(qū)域中；
[0112](d)層間絕緣膜，被提供在包括光電二極管陣列區(qū)域的半導體襯底的第一主表面上；以及
[0113](e)多層布線，被提供在層間絕緣膜中。
[0114]在該半導體集成電路器件中，每個像素區(qū)域包括:
[0115](Cl)光電二極管，被提供在半導體襯底的第一主表面的表面區(qū)域中，
[0116](c2)波導保持孔，被提供在光電二極管上方的層間絕緣膜中并且朝著半導體襯底側(cè)錐形化，
[0117](c3)第一基于氮化硅的絕緣膜，覆蓋波導保持孔的側(cè)表面和底表面，
[0118](c4)第二基于氮化硅的絕緣膜，在波導保持孔中覆蓋第一基于氮化硅的絕緣膜的表面并且具有比第一基于氮化硅的絕緣膜更高的折射率，以及
[0119](c5)第三基于氮化硅的絕緣膜，被提供在第二基于氮化硅的絕緣膜上使得嵌入在波導保持孔中并且具有比第二基于氮化硅的絕緣膜更高的折射率。
[0120]此外，在該半導體集成電路器件中，第一基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度。
[0121]21、在如上面20所述的半導體集成電路器件中，光電二極管陣列區(qū)域配置CMOS圖像傳感器。
[0122]22、在如上面20或21所述的半導體集成電路器件中，層間絕緣膜和半導體襯底之間具有抗反射膜。
[0123]23、在如上面22所述的半導體集成電路器件中，波導保持孔到達抗反射膜。
[0124]24、在如上面20-23中任一個所述的半導體集成電路器件中，波導保持孔到達半導體襯底的第一主表面。
[0125][本申請中描述方式、基本術(shù)語和用法的說明]
[0126]1、在本申請中，為方便起見必要時可以在劃分成多個部分之后對實施例進行描述。除非另外特別指出，否則這些部分彼此并不獨立，而是它們可以均為單個示例的一部分或者它們中的一個可以是另一個的部分細節(jié)或另一個的全部或部分的修改示例。原則上，不重復與之前描述的部分類似的部分的描述。此外，當在實施例中提及構(gòu)成組件時，除非另外特別指出、理論上限于該數(shù)目或從上下文顯而易見，否則它們并不是必需的。
[0127]此外，這里使用的術(shù)語“半導體器件”或“半導體集成電路器件”主要是指各種晶體管(有源元件)的簡單主體、通過將作為主要組件的這種簡單晶體管與電阻器、電容器等集成在半導體芯片等(例如單晶硅襯底)上得到的器件、或者封裝半導體芯片等。各種晶體管的典型示例包括由MOSFET (金屬氧化物半導體場效應(yīng)晶體管)代表的MISFET (金屬絕緣體半導體場效應(yīng)晶體管)。在這種情況下，集成電路的配置的典型示例包括CMIS(互補型金屬絕緣體半導體)型集成電路，該CMIS型集成電路由組合地具有N溝道型MISFET和P溝道型MISFET的s CMOS (互補型金屬氧化物半導體)型集成電路代表。
[0128]當今的半導體集成電路器件的晶片步驟，也就是LSI (大規(guī)模集成)，通常被認為具有兩個部分。第一部分是FEOL(前端工藝線)步驟，大致范圍從作為原材料的硅晶片的載入到預(yù)金屬步驟(包括在Ml布線層的下端與柵極電極結(jié)構(gòu)之間層間絕緣膜等的形成、接觸孔的形成、鎢插塞的形成、填充等)。第二部分是BEOL步驟，大致范圍從Ml布線層的形成到基于鋁的焊盤電極(或銅焊盤電極)上最終鈍化膜中焊盤開口的形成(在晶片級封裝工藝中，包括該工藝)。
[0129]除非另外特別指出或除非另外明顯，否則這里使用的術(shù)語“層間絕緣膜”包括金屬布線層中的絕緣膜、金屬層之間的絕緣膜、預(yù)金屬絕緣膜、每個布線層的勢壘絕緣膜等。
[0130]在本申請中，為方便起見，關(guān)注層間絕緣膜的層并且對屬于同一層間絕緣膜的布線和過孔給出同一層名稱。更具體而言，第一層嵌入布線和第二層嵌入布線之間的過孔稱為“第二層過孔”。
[0131]2、類似地，在實施例的描述等中，關(guān)于材料、組分等的術(shù)語“X由A制成”并不排除包含除了 A之外的組分作為主要組分的部件，除非另外特別指出或除非另外從上下文明顯。例如，關(guān)于組分，上述術(shù)語是指“X包含A作為主要組分”等。無需說，例如，術(shù)語“硅部件”等并不限于純硅，但它可以包括含有多組分合金的部件，該多組分合金具有硅作為主要組分諸如SiGe合金、添加劑等。
[0132]類似地，術(shù)語“氧化硅膜”、“基于氧化硅的絕緣膜”等不僅包括相對純未摻雜氧化硅(未摻雜二氧化硅)，而且包括具有另一氧化硅作為主要組分的絕緣膜。例如，摻雜有雜質(zhì)的基于氧化硅的絕緣膜諸如基于TEOS的氧化硅、PSG (磷硅玻璃)或BPSG (硼磷硅玻璃)也是氧化硅膜。并且，熱氧化膜和CVD氧化膜、通過諸如SOG(旋涂玻璃)或納米聚類硅石(NSC)的涂覆方法得到的膜也是氧化硅膜或基于氧化硅的絕緣膜。此外，低k絕緣膜諸如FSG (氟硅玻璃)、S1C (碳氧化硅)、碳摻雜氧化硅或OSG (有機硅玻璃)也是氧化硅膜或基于氧化硅的絕緣膜。類似地，通過在這種部件中引入孔得到的基于硅石的低k絕緣膜(多孔絕緣膜、術(shù)語“多孔”包括“分子多孔”)也是氧化硅膜或基于氧化硅的絕緣膜。
[0133]半導體領(lǐng)域中常規(guī)使用的基于硅的絕緣膜以及基于氧化硅的絕緣膜是基于氮化硅的絕緣膜。屬于該組的材料的示例包括SiN、SiCN, SiNH和SiCNH。除非另外特別指出，否則這里使用的術(shù)語“氮化硅”包括SiN和SiNH 二者。類似地，除非另外特別指出，否則這里使用的術(shù)語“SiCN”包括SiCN和SiCNH。
[0134]應(yīng)注意的是，SiC具有類似于SiN的特性。盡管S1N通常分類為基于氧化硅的絕緣膜，但當用作刻蝕停止膜時它接近于Sic、SiN等。
[0135]氮化硅膜經(jīng)常用作刻蝕停止膜，也就是，SAC (自對準接觸)技術(shù)的CESL (接觸刻蝕停止層)，并且此外，它也可以用作SMT (應(yīng)力記憶技術(shù))中的應(yīng)力施加膜。
[0136]3、術(shù)語“晶片”是指其上形成半導體集成電路器件(也稱為半導體器件或電子器件)的單晶硅晶片。無需說，該術(shù)語也涵蓋諸如外延晶片、SOI襯底或LCD玻璃襯底的絕緣襯底與半導體層之間的復合晶片。
[0137]4、下面將示出形狀、位置、屬性等的優(yōu)選示例，然而，無需說，形狀、位置、屬性等并不嚴格限于這些優(yōu)選示例，除非另外特別指出或者除非另外從上下文顯而易見。因此，例如，術(shù)語“方形”涵蓋“基本方形”;術(shù)語“正交”涵蓋“基本正交”;術(shù)語“一致”涵蓋“基本一致”。這也適用于術(shù)語“平行”和“直角”。例如，術(shù)語“平行”涵蓋與完全平行位置成10度的位置。
[0138]術(shù)語“總體區(qū)域”、“整個區(qū)域”、“整體區(qū)域”等分別涵蓋“基本總體區(qū)域”、“基本整個區(qū)域”、“基本整體區(qū)域”等。因此，例如術(shù)語“總體區(qū)域”、“整個區(qū)域”或“整體區(qū)域”涵蓋當區(qū)域的部分占據(jù)其面積的80%或更多時的情況。這也適用于“整個外周”、“整個長度”
坐寸ο
[0139]此外，關(guān)于部件等的形狀，術(shù)語“矩形”涵蓋“基本矩形”。因此，例如當部件具有矩形部分和非矩形部分并且后者部分的面積少于整個面積的約20%時，該部件被視為矩形。這也適用于術(shù)語“環(huán)狀”等。在這種情況下，當劃分環(huán)狀體時，其中插入有或者從中突出有該劃分組分部分的部分是環(huán)狀體的一部分。
[0140]關(guān)于術(shù)語“周期性”，術(shù)語“周期性的”涵蓋“基本周期性的”。當單獨組件的周期性的差異低于約20%時，這些單獨組件被視為“周期性的”。此外，當?shù)陀趹?yīng)具有周期性的組件的約20%是在上述范圍以外時，這些組件總體上被視為“周期性的”。
[0141]該章節(jié)中的限定是概述。當不同的限定適用于下面的單獨描述時，對用在單獨描述中的限定賦予優(yōu)先級。關(guān)于在單獨描述中沒有指出的部分，該章節(jié)中的限定或說明是有效的，除非另外明確否定。
[0142]5、當提及特定數(shù)目或數(shù)量時，該數(shù)目或數(shù)量可以大于或小于該特定數(shù)目或數(shù)量，除非另外特別指出、理論上限于該特定數(shù)目或數(shù)量或者從上下文中顯而易見。
[0143]6、這里使用的術(shù)語“光電二極管陣列區(qū)域”是指以線性或兩維矩陣形成在半導體襯底上的光電二極管的組裝。
[0144]術(shù)語“圖像傳感器”是指具有光電二極管陣列區(qū)域的器件。因此它涵蓋CXD圖像傳感器和CMOS圖像傳感器二者。
[0145]此外，這里使用的術(shù)語“CMOS圖像傳感器”是指通過CMOS工藝形成的半導體器件，并且器件的光電二極管陣列區(qū)域中的像素區(qū)域是有源類型(包括其中多個單元共享放大器的類型)?？偠灾?，不僅具有有源類型像素區(qū)域而且具有無源類型像素區(qū)域的半導體器件稱為“CMOS圖像傳感器”。
[0146]7、在本申請中，當波導保持孔的側(cè)壁是“垂直”或“基本垂直”時，與水平面的角度(側(cè)壁的內(nèi)部角度)落入從約83度到約97度的范圍內(nèi)包括90度。關(guān)于波導保持孔或波導的截面形狀，該限定也適用于“矩形”的限定。關(guān)于該孔，假設(shè)底表面是平坦的，術(shù)語“內(nèi)部角度”是指孔內(nèi)部的底表面和內(nèi)側(cè)表面之間的角度。當孔正向錐形化(向下錐形化，也就是底部更窄)時，其內(nèi)部角度典型地為90度或更大。
[0147][實施例的細節(jié)]
[0148]接下來將更具體地描述實施例。在所有附圖中，相同或類似的部件將由相同或類似的符號或參考標號標示并且原則上將省略重復描述。
[0149]在附圖中，當陰影等使附圖復雜化時或當可以從空白空間清晰地區(qū)別部件時，SP使從截面有時也省略陰影等。與此相關(guān)，當從孔是二維閉合的描述等中顯而易見時甚至在沒有其背景輪廓的情況下也可以示出二維閉合孔。另一方面，甚至可以對截面以外的部分進行陰影化，以清晰地示出陰影部分不是空白空間。
[0150]關(guān)于備選命名，當兩個中的一個稱為“第一”且另一個稱為“第二”時，它們有時是根據(jù)典型實施例命名的，但無需說，即使它被稱為“第一”，命名也并不限于該選擇。
[0151]1、對作為根據(jù)本申請第一實施例的半導體集成電路器件的具體示例的、具有CMOS圖像傳感器的CMOS芯片的電路結(jié)構(gòu)的一個示例的描述(主要從圖1到圖3)。
[0152]該章節(jié)具體地描述了對應(yīng)于其上具有CMOS圖像傳感器的數(shù)字相機的半導體集成電路芯片的典型配置作為示例。無需說，下面的示例不僅可以適用于數(shù)字相機而且也可以適用于通常用于處理光學圖像信息的半導體集成電路器件。
[0153]本章節(jié)中描述的內(nèi)容將作為在所有下面章節(jié)中描述的內(nèi)容的基礎(chǔ)。因此在第2章節(jié)以及在第2章節(jié)之后將省略重復描述。
[0154]為了簡化該描述，作為示例將具體地描述四晶體管類型像素。但該像素可以具有另一配置或者它可以具有多像素共享類型。
[0155]在本文中，例如將具體地描述以矩陣形式布置有像素作為光電二極管陣列區(qū)域?？梢酝ㄟ^每其它列移位半間距來布置這些像素。
[0156]此外，接下來將作為示例具體地描述具有X-Y尋址光電二極管陣列區(qū)域的器件，但無需說，可以采用另一讀出系統(tǒng)。
[0157]圖1是用于描述具有CMOS圖像傳感器的CMOS芯片的電路結(jié)構(gòu)的一個示例的整體芯片的上表面電路圖，該CMOS芯片是根據(jù)本申請第一實施例的半導體集成電路器件的特定示例。圖2是示出圖1的CMOS圖像傳感器區(qū)域IS的一個示例的整體電路圖。圖3是示出圖2的像素區(qū)域PX的一個示例的整體電路圖。參照這些附圖，接下來將描述作為根據(jù)本申請第一實施例的半導體集成電路器件的特定示例的、具有CMOS圖像傳感器的CMOS芯片的電路結(jié)構(gòu)的一個示例。
[0158]首先，在圖1中示出CMOS芯片上的電路結(jié)構(gòu)的一個示例。如圖1所示，芯片2在其第一主表面Ia (器件表面，也就是，與第二主表面Ib相對的表面)上具有CMOS圖像傳感器IS (CMOS圖像傳感器區(qū)域，CMOS圖像傳感器電路部分)，該CMOS圖像傳感器IS具有光電二極管陣列區(qū)域DM和外圍電路區(qū)域PC。例如在AD轉(zhuǎn)換電路區(qū)域ADC (AD轉(zhuǎn)換電路部分)處，來自CMOS圖像傳感器電路部分IS的輸出信號轉(zhuǎn)換成數(shù)字信號。然后將所得到的信號供給到例如數(shù)字信號處理電路區(qū)域DSP(數(shù)字信號處理電路部分)并且根據(jù)需要輸出到外部。這些電路例如通過控制電路區(qū)域CC(控制電路部分)控制。
[0159]接下來在圖2中示出圖1的CMOS圖像傳感器區(qū)域IS的電路結(jié)構(gòu)的一個示例。如圖2所示，CMOS圖像傳感器區(qū)域IS在其中具有光電二極管陣列區(qū)域DM，在所述光電二極管陣列區(qū)域DM中以矩陣形式布置像素區(qū)域PX (像素)。多個像素區(qū)域PX在每行處電耦合到對應(yīng)的行選擇線RL，并且多個這些行選擇線RL由行選擇電路區(qū)域RS (行選擇電路部分)控制。類似地，多個這些像素區(qū)域PX在每列處電耦合對應(yīng)的讀出線CL，并且多個這些讀出線CL電耦合到讀出電路區(qū)域CS (讀出電路部分)。
[0160]接下來，在圖3中示出圖2的像素區(qū)域PX的電路結(jié)構(gòu)的一個示例。如圖3所示，像素區(qū)域PX在其中具有光電二極管PD，該光電二極管ro具有陽極和陰極，陽極耦合到接地電位，陰極經(jīng)由傳輸晶體管TX電耦合到浮置擴散層FD (浮置擴散層節(jié)點)。該傳輸晶體管TX在由傳輸信號Φ?控制的同時導通和截止。該浮置擴散層FD經(jīng)由重置晶體管RT電耦合到電源Vdd(電源電位)。傳輸?shù)礁≈脭U散層FD的信號電荷(信號電位)由放大晶體管SF放大并且經(jīng)由行選擇晶體管ST電耦合到讀出線CL。
[0161]2、對根據(jù)本申請第一實施例的半導體集成電路器件的CMOS圖像傳感器的像素區(qū)域的器件結(jié)構(gòu)的一個示例(矩形波導保持孔結(jié)構(gòu)/基于氧化硅的側(cè)壁結(jié)構(gòu)/階梯狀折射率分布系統(tǒng)/氮化硅多層填充結(jié)構(gòu))的描述(主要從圖4到圖11)。
[0162]該章節(jié)具體地描述像素區(qū)域的結(jié)構(gòu)等，以第I章節(jié)中描述的電路結(jié)構(gòu)等作為示例。
[0163]在本章節(jié)中將描述的內(nèi)各將稱為在所有下面章節(jié)中將描述的內(nèi)各的基礎(chǔ)，所以在第3章節(jié)中以及之后原則上省略重復描述。
[0164]將以電荷傳輸類型像素為示例進行具體描述，但無需說，也可以使用另一類型像素。
[0165]此外，將以具有掩埋型光電二極管的像素為示例進行具體描述，但無需說，也可以使用另一類型像素。
[0166]另外，將以N型襯底為示例對雜質(zhì)區(qū)域和襯底的結(jié)構(gòu)進行具體描述。無需說，可以由P型襯底替換。類似地，將以具有深P阱的N型襯底為示例進行具體描述，但無需說，也可以使用具有P型外延區(qū)域的N型襯底或不具有深P阱的襯底。
[0167]此外，將以設(shè)置有片上微透鏡、濾色器或內(nèi)透鏡的結(jié)構(gòu)為示例進行具體描述，但無需說，也可以使用不具有它們中的任意一個或者不具有它們中的一些的結(jié)構(gòu)。
[0168]圖4是示出對應(yīng)于圖3的器件布局的一個示例的布局圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的像素區(qū)域的器件結(jié)構(gòu)的一個示例(矩形波導保持孔結(jié)構(gòu)/基于氧化硅的側(cè)壁結(jié)構(gòu)/階梯狀折射率分布系統(tǒng)/氮化硅多層填充結(jié)構(gòu))。圖5是對應(yīng)于圖4的截面X-X’的芯片截面圖，用于示出圖2的像素區(qū)域PX的截面結(jié)構(gòu)的一個示例的概要。圖6是基本對應(yīng)于圖4布局的器件截面結(jié)構(gòu)的說明圖(部分地省略耦合結(jié)構(gòu)等以便于理解該附圖)。圖7是用于描述圖5的波導10的詳細結(jié)構(gòu)的器件的局部截面圖。圖8是在深度方向上對應(yīng)于圖7的第三基于氮化硅的絕緣膜20c的二等分面的水平截面rL-V的截面圖。圖9是具有圖8的對稱平面CP作為對稱中心的截面A-A’的折射率分布圖。圖10是示出氮化硅膜中的氮量與折射率之間關(guān)系的數(shù)據(jù)繪圖。圖11是示出這樣形成的氮化硅膜在典型的氮化硅膜形成工藝中的氣體流速比率和氮組分比率的數(shù)據(jù)繪圖。參照這些附圖，接下來將描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的像素區(qū)域的器件結(jié)構(gòu)的一個示例(矩形波導保持孔結(jié)構(gòu)/基于氧化硅的側(cè)壁結(jié)構(gòu)/階梯狀折射率分布系統(tǒng)/氮化硅多層填充結(jié)構(gòu))。在圖4中示出了圖3的像素區(qū)域PX的平面布局的一個示例。如圖4所示，在本示例中，像素區(qū)域PX在其中具有多個有源區(qū)域4a、4b和4c，并且它們通過STI區(qū)域3 (元件隔離區(qū)域)彼此隔開。
[0169]有源區(qū)域4a在其中具有光電二極管H)和傳輸晶體管TX，并且有源區(qū)域4b在其中具有重置晶體管RT、放大器晶體管SF和行選擇晶體管ST。另一方面，有源區(qū)域4c在其中具有接地接觸部分7g。在本示例中，波導10在平面圖中略大于光電二極管H)并且前者將后者包圍在其中。無需說，它們的尺寸并不限于上述情況。這里示出的光電二極管ro是幾乎矩形平面形狀，但它并不限于矩形，而是可以為圓形或具有五個或更多邊的多邊形。有源區(qū)域4a在其右端部分附近具有傳輸晶體管TX的柵極電極5a。傳輸信號(圖3)利用金屬布線經(jīng)由過孔部分8t供給到該柵極電極5a。
[0170]有源區(qū)域4a在其右端部分處具有浮置擴散層FD和與金屬布線的接觸部分7t，并且它們例如經(jīng)由互耦合布線6 (第一層銅嵌入布線)和與金屬布線的接觸部分7r耦合到重置晶體管RT。該互耦合布線6經(jīng)由與金屬布線的過孔部分8s耦合到放大器晶體管SF的柵極電極5c。柵極電極5c和重置晶體管RT的柵極電極5b之間的有源區(qū)域4b具有電源接觸部分7d。
[0171]在與行選擇晶體管ST的讀出線CL(圖3)的接觸部分7s和放大器晶體管SF的柵極電極5c之間的有源區(qū)域4b具有行選擇晶體管ST的柵極電極5d。該柵極電極5d經(jīng)由行選擇線的過孔部分8c電耦合到行選擇線RL (圖3)。
[0172]接下來在圖5中示意性地示出與圖4的截面X-X’對應(yīng)的器件截面中的像素區(qū)域PX(包括其波導和外圍區(qū)域18)的截面的層結(jié)構(gòu)。如圖5所示，在本例中，N型單晶硅襯底Is在其第一主表面Ia (器件表面)側(cè)上具有P型深阱區(qū)域DP。因此，剩余部分也就是在背面的部分是N型單晶硅襯底In。該P型深阱區(qū)域DP在其表面區(qū)域中具有光電二極管H)。在本示例中，光電二極管H)在平面圖中包圍在波導10中。
[0173]N型單晶硅襯底Is在第一主表面Ia上具有抗反射膜AR(其當然不是必需的)，并且抗反射膜AR在其上具有層間絕緣膜11，該層間絕緣膜11具有多層結(jié)構(gòu)。作為抗反射膜AR，優(yōu)選的是例如包括從上側(cè)起氮化硅膜(例如具有約30nm的厚度)、氮化硅膜(例如具有約30nm的厚度)和氧化硅膜(例如具有約30nm的厚度)。
[0174]層間絕緣膜11從其第一主表面Ia側(cè)上的表面到底表面附近具有波導保持孔9。該孔在其中具有波導10，該波導10具有多層結(jié)構(gòu)。在本示例中，波導10在波導保持孔9的側(cè)表面9s和底表面9b處與層間絕緣膜11接觸。
[0175]層間絕緣膜11和波導10在其上具有內(nèi)透鏡層12。該內(nèi)透鏡層12在其上具有濾色層14?？梢岳缤ㄟ^組合使用CVD和光刻處理基于氮化硅的絕緣膜等來形成內(nèi)透鏡層12。另一方面，濾色層14可以通過使用顏色抗蝕劑等的常規(guī)光刻來形成。濾色層14在其上具有微透鏡層15?？梢岳缤ㄟ^熔融方法或回刻蝕工藝來形成微透鏡層15。
[0176]接下來將示出圖5中主要部分的典型尺寸的一個示例，以便于器件結(jié)構(gòu)的具體描述。具體來說，波導10具有例如約700nm的寬度和例如約500nm的高度；層間絕緣膜11具有例如約600nm的厚度；光電二極管PD具有例如約600nm的寬度。在本示例中，將光電二極管ro的寬度制成小于波導?ο的寬度，這不是必需的，但甚至到加寬的光電二極管ro外圍的信號光的分布導致串擾的增加。
[0177]接下來，在圖6中示意性地示出對應(yīng)于圖3的像素區(qū)域PX的截面結(jié)構(gòu)，以便于操作原理的理解。該附圖被簡化使得它不完全對應(yīng)于圖4。例如，浮置擴散層FD以單一雜質(zhì)區(qū)域為代表。如圖6所示，在本示例中，半導體襯底Is在其第一主表面Ia側(cè)上的表面區(qū)域中具有比P型深區(qū)域DP更重摻雜的P型阱區(qū)域PWl和PW2。P型阱區(qū)域PWl在其表面中具有對應(yīng)于重置晶體管RT或傳輸晶體管TX的源極區(qū)域和漏極區(qū)域的重摻雜N型區(qū)域SDN+1和SDN+2。重摻雜N型區(qū)域SDN+2電耦合到作為重置晶體管的參考電位的電源電位VdcL重摻雜N型區(qū)域SDN+1為浮置擴散層FD。重摻雜N型區(qū)域SDN+1和重摻雜N型區(qū)域SDN+2在它們之間并且在半導體襯底Is的第一主表面Ia上經(jīng)由柵極絕緣膜等具有重置晶體管RT的柵極電極5b。
[0178]另一方面，P型阱區(qū)域PW2在其表面中具有用于供給接地電位Gnd的重摻雜P型區(qū)域SDP+。半導體襯底Is在其第一主表面Ia側(cè)上的表面區(qū)域中具有光電二極管H)的N型陰極區(qū)域16η，以便具有與P型阱區(qū)域PW2的邊界。在本示例中，該N型陰極區(qū)域與P型深阱區(qū)域DP配置PN結(jié)。N型陰極區(qū)域16η在其表面中具有電耦合到P型阱區(qū)域PW2的表面P+型區(qū)域17ρ，并且它緩和該表面對光電二極管H)的影響。
[0179]重摻雜N型區(qū)域SDN+1和N型陰極區(qū)域16η在它們之間并且在半導體襯底Is的第一主表面Ia上經(jīng)由柵極絕緣膜等具有傳輸晶體管TX的柵極電極5a。
[0180]在操作時，N型襯底區(qū)域In電耦合到電源電位Vdd，并且P型深阱區(qū)域DP、P型阱區(qū)域PWl和PW2和表面P+型區(qū)域17p電耦合到接地電位Gnd。因此使得配置光電二極管PD的PN結(jié)反向偏置。
[0181 ] 接下來，在圖7和圖8中示出圖5的波導10的內(nèi)部結(jié)構(gòu)的一個示例。如圖7和圖8所示，波導保持孔9在其毗鄰側(cè)壁9s的外圍部分處具有例如基于氧化硅的側(cè)壁絕緣膜19。它在孔內(nèi)側(cè)上的側(cè)表面和底表面9b上具有第一基于氮化娃的絕緣膜20a。波導保持孔9在其第一基于氮化硅的絕緣膜20a上的整個內(nèi)表面上具有第二基于氮化硅的絕緣膜20b。第二基于氮化硅的絕緣膜20b在其上具有第三基于氮化硅的絕緣膜20c，該絕緣膜20c嵌入在波導保持孔9中。如從圖7中顯而易見的，截面形狀關(guān)于對稱平面CP基本對稱，并且在平面圖中，如從圖8中顯而易見的，它具有基本方形形狀或與此接近的矩形形狀或者其中N為4或更大的基本N邊多邊形形狀(包括圓形形狀)。根據(jù)需要它也可以具有其它形狀。如圖8所示，第一基于氮化硅的絕緣膜20a、第二基于氮化硅的絕緣膜20b和第三基于氮化硅的絕緣膜20c具有在其拐角處圓化的平面形狀。第一基于氮化硅的絕緣膜20a的圓化程度小于第二基于氮化硅的絕緣膜20b的圓化程度。這意味著后一膜具有更大的直徑R。類似地，第二基于氮化硅的絕緣膜20b的圓化程度小于第三基于氮化硅的絕緣膜20c的圓化程度。
[0182]在本示例中，如從圖7中顯而易見的，側(cè)壁的內(nèi)角Θ為基本90度。第一基于氮化硅的絕緣膜20a的上部部分的寬度Wla小于其下部部分的寬度Wlb。這里使用的術(shù)語“上部部分的寬度”是指高于第三基于氮化硅的絕緣膜20c的深度的一半且進一步高于上半部分的深度的一半的膜部分的水平測量厚度。另一方面，術(shù)語“下部部分的寬度”是指低于第三基于氮化硅的絕緣膜20c的深度的一半且進一步低于下半部分的深度的一半的膜部分的厚度。然而該厚度應(yīng)落入第三基于氮化硅的絕緣膜20c的深度的范圍內(nèi)。這些限定也適用于其它膜。
[0183]類似地，第二基于氮化硅的絕緣膜20b的上部部分的寬度W2a小于其下部部分的寬度W2b。
[0184]這種結(jié)構(gòu)和尺寸關(guān)系使得可以將由于彎曲波陣面導致的不希望的散射等小型化，因為可以使得在波導10的中心處在垂直方向上向下行進的信號光的速度的垂直分量和在傾斜朝向中心的同時在波導10的外圍處行進的光均勻，并且同時可以確保波陣面在波導10的下半部分處的寬區(qū)域。
[0185]接下來，在圖9中示出了對應(yīng)圖8的截面A-A’的折射率分布。圖9示出了階梯狀折射率分布，并且水平部分處的值例如為遞減順序的2.0、1.95和1.90。底部水平部分的折射率對應(yīng)于基于氧化硅的側(cè)壁絕緣膜19的折射率。
[0186]與之相關(guān)聯(lián)，在圖10中示出了基于氮化硅的絕緣膜的氮含量和折射率之間的關(guān)系。從圖10中顯而易見，隨著氮含量的增加，折射率呈現(xiàn)基本線性減少。
[0187]此外，在圖11中示出這樣形成的基于氮化硅的絕緣膜中的氮組分比率和基于氮化硅的絕緣膜的典型CVD工藝(化學氣相沉積)中氣體流速比率之間的關(guān)系。如從圖11顯而易見的，隨著含氮氣體的流速的增加，膜中的氮組分比率呈現(xiàn)基本線性的增加。這暗示著可以通過從圖10中選擇對應(yīng)于期望折射率的氮含量、在圖11中選擇對應(yīng)于氮含量的含氮氣體流速并且然后執(zhí)行CVD來獲得具有期望折射率的基于氮化硅的絕緣膜。
[0188]3、對根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導周圍的詳細器件結(jié)構(gòu)的一個示例的描述以及其相關(guān)制造方法的概要(主要是圖12)
[0189]該章節(jié)將描述圖5所不的主要上半部分(高于襯底表面的部分)的詳細結(jié)構(gòu)的一個示例(上面參照圖6等描述了半導體襯底內(nèi)部的幾乎每個結(jié)構(gòu)，所以該章節(jié)將主要描述高于半導體襯底的上表面的部分)。上面參照圖7詳細地描述了波導10，所以在本章節(jié)中不重復對該部分的詳細描述。
[0190]圖12是像素區(qū)域PX的詳細器件截面圖(從中省略波導10的內(nèi)部結(jié)構(gòu))，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導周圍的詳細器件結(jié)構(gòu)的一個示例以及有關(guān)該結(jié)構(gòu)的制造方法的概要。參照該附圖，接下來將描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導周圍的詳細器件結(jié)構(gòu)的一個示例和有關(guān)該結(jié)構(gòu)的制造方法的概要。
[0191]在圖12中示出了圖5的波導10外部周圍的像素區(qū)域PX的詳細截面結(jié)構(gòu)的一個示例。如圖12所示，N型單晶硅襯底Is在其第一主表面Ia側(cè)上的表面區(qū)域中具有光電二極管H)。N型單晶硅襯底Is例如在其第一主表面Ia的基本整個表面上(例如在圖1的光電二極管陣列區(qū)域DM的基本整個表面上)具有抗反射膜AR(具有例如約90nm的厚度)。
[0192]抗反射膜AR在其上具有比抗反射膜更厚(具有例如約250nm的厚度)且主要由基于氧化硅的絕緣膜制成的預(yù)金屬絕緣膜22。作為預(yù)金屬絕緣膜22，優(yōu)選的是例如HDP(高密度等離子體)-S12膜。
[0193]預(yù)金屬絕緣膜22在其上具有在第一層布線中的基于氧化硅的絕緣膜24(具有例如約10nm的厚度)，并且它具有例如通過單大馬士革工藝嵌入得到的第一層銅嵌入布線Ml。作為第一層布線中的基于氧化硅的絕緣膜24，優(yōu)選的是例如P-TEOS(等離子體-正硅酸乙酯)-S12膜。
[0194]第一層布線中的基于氧化硅的絕緣膜24和第一層銅嵌入布線Ml在其上具有例如第一層布線上的擴散阻擋絕緣膜26 (具有例如約30nm的厚度)。作為第一層布線上的擴散阻擋絕緣膜26，優(yōu)選的是例如SiCN膜等。
[0195]第一層布線上的擴散阻擋絕緣膜26在其上具有例如在布線層之間的基于氧化硅的絕緣膜23 (具有例如約70nm的厚度)。作為布線層之間的基于氧化硅的絕緣膜23，優(yōu)選的是例如S1C膜等。
[0196]布線層之間的基于氧化硅的絕緣膜23在其上具有例如第二層布線中的基于氧化硅的絕緣膜25 (具有例如約120nm的厚度)，并且它在其中具有通過雙大馬士革工藝得到的第二層銅嵌入布線M2。作為第二層布線中的基于氧化硅的絕緣膜25，優(yōu)選的是例如S1C
月旲等。
[0197]在本示例中，多層布線碼包括這些第一層銅嵌入布線Ml、第二層銅嵌入布線M2
坐寸ο
[0198]第二層布線中的基于氧化硅的絕緣膜25和第二層銅嵌入布線M2在其上具有例如第二層布線上的擴散阻擋絕緣膜27 (具有例如約30nm的厚度)。作為第二層布線上的擴散阻擋絕緣膜27，優(yōu)選的是例如SiCN膜等。
[0199]因而，在本示例中，從第二層布線上的擴散阻擋絕緣膜27的表面延伸到預(yù)金屬絕緣膜22 (也就是層間絕緣膜11)的中部的波導10的截面嵌入在具有矩形截面的波導保持孔9中。
[0200]此外，波導10和第二層布線上的擴散阻擋絕緣膜27在其上具有例如內(nèi)透鏡IL，使得其光軸與波導10的光軸基本一致。例如利用平坦化絕緣膜21來平坦化內(nèi)透鏡IL的上表面。在本示例中，內(nèi)透鏡層12包括內(nèi)透鏡IL和平坦化絕緣膜21。作為內(nèi)透鏡層12的材料，優(yōu)選的是例如基于氮化硅的絕緣膜。內(nèi)透鏡層12上的濾色層14根據(jù)需要具有諸如紅色、藍色或綠色濾波器的濾色器CF。濾色層14在其上具有例如微透鏡ML，使得其光軸與波導10的光軸基本一致。
[0201]4、對根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝等的一個示例的描述(主要從圖13到圖21)。
[0202]該章節(jié)將描述在從第I章節(jié)至第3章節(jié)中描述的波導保持孔9的嵌入結(jié)構(gòu)對應(yīng)的工藝的一個示例。在本章節(jié)中從圖13到圖21，省略抗反射膜AR以簡單示出示例。
[0203]圖13是波導保持孔及其周圍的制造步驟(從基于氧化硅的側(cè)壁絕緣膜19的形成到第一基于氮化硅的絕緣膜20a的形成)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖14是波導保持孔及其周圍的制造步驟(涂覆間隙填充材料的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖15是波導保持孔及其周圍的制造步驟(回刻蝕間隙填充材料的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖16是波導保持孔及其周圍的制造步驟(回刻蝕第一基于氮化硅的絕緣膜20a的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖17是波導保持孔及其周圍的制造步驟(去除間隙填充材料的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖18是波導保持孔及其周圍的制造步驟(刻蝕用于加寬第一基于氮化硅的絕緣膜20a上的波導保持孔的上部部分的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖19是波導保持孔及其周圍的制造步驟(形成第二基于氮化硅的絕緣膜20b的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖20是波導保持孔及其周圍的制造步驟(刻蝕用于加寬第二基于氮化硅的絕緣膜20b上的波導保持孔的上部部分的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。圖21是波導保持孔及其周圍的制造步驟(平坦化步驟之前的步驟)期間的器件的示意性截面圖，用于描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。參照這些附圖，接下來將描述根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入工藝的一個示例。
[0204]首先，如圖13所示，通過典型的各向異性干法刻蝕(例如利用基于氟碳的刻蝕氣體)形成波導保持孔9，該波導保持孔9從層間絕緣膜11的表面?zhèn)妊由斓狡鋬?nèi)部。接下來，使用CVD等形成氧化硅膜，之后進行各向異性刻蝕，以沿著例如波導保持孔9的整個側(cè)壁9s形成基于氧化硅的側(cè)壁絕緣膜19。接下來，例如執(zhí)行等離子體CVD，以在包括波導保持孔9的內(nèi)表面的第一主表面Ia側(cè)上晶片I的基本整個表面上形成具有例如約300nm膜厚度的第一基于氮化硅的絕緣膜20a(具有例如約1.90的折射率)。
[0205]接下來，如圖14所示，向第一主表面Ia側(cè)上的晶片I的基本整個表面涂覆間隙填充材料31 (例如有機間隙填充材料)，以使該表面平坦化。
[0206]接下來，如圖15所示，例如通過干法刻蝕(例如在基于氧的等離子體氣氛中)對間隙填充材料31進行回刻蝕，以將間隙填充材料31留在波導保持孔9中，并且同時露出波導保持孔9外部的第一基于氮化硅的絕緣膜20a的表面。
[0207]接下來，如圖16所示，例如通過各向異性干法刻蝕(例如利用基于氟碳的刻蝕氣體)對第一基于氮化硅的絕緣膜20a進行回刻蝕。這意味著去除將刻蝕的部分20ae。
[0208]接下來，如圖17所示，例如通過干法刻蝕(例如在基于氧的等離子體氣氛中)從整個表面去除變?yōu)椴槐匾拈g隙填充材料31 (圖16)。
[0209]接下來，如圖18所示，例如通過各向異性干法刻蝕(例如基于氬的氣體氣氛中的濺射刻蝕)非各向同性地去除第一基于氮化硅的絕緣膜20a的表面，以加寬波導保持孔9的上端附近的未填充部分的寬度WE (將稱為“第一上端擴大刻蝕處理”)。
[0210]接下來，如圖19所示，例如通過等離子體CVD在第一基于氮化硅的絕緣膜20a的基本整個表面上形成具有約200nm膜厚度的第二基于氮化硅的絕緣膜20b (具有例如約1.95的折射率)。
[0211]接下來，如上所述，如圖20所示，例如通過各向異性干法刻蝕(例如基于氬的氣體氣氛中的濺射刻蝕)，對第二基于氮化硅的絕緣膜20b的表面進行非各向同性去除，以加寬波導保持孔9的上端附近的未填充部分的寬度WE (將稱為“第二上端擴大刻蝕處理”)。這意味著去除將刻蝕的第二基于氮化硅的絕緣膜的部分20be。
[0212]接下來，如圖21所示，例如通過等離子體CVD在第二基于氮化硅的絕緣膜20b的基本整個表面上形成具有約500nm厚度的第三基于氮化硅的絕緣膜20c (具有例如約2.00的折射率)，以其填充波導保持孔9。接下來，將類似于間隙填充材料31的間隙填充材料涂覆到第一主表面Ia側(cè)上的晶片I的基本整個表面。接下來，執(zhí)行通過干法刻蝕的回刻蝕處理，直到去除波導保持孔9外部的第一基于氮化硅的絕緣膜20a、第二基于氮化硅的絕緣膜20b、第三基于氮化硅的絕緣膜20c等。
[0213]5、對關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中的CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍的修改示例I (在抗反射膜正上方的結(jié)構(gòu))的描述(主要是圖 22)。
[0214]該章節(jié)將描述關(guān)于圖5所示截面結(jié)構(gòu)的修改示例。為便于理解該附圖，作為示例將具體描述具有矩形截面結(jié)構(gòu)的波導保持孔9，但無需說，波導保持孔可以錐形化，換言之，可以是倒梯形。具有如圖7所示形狀以及如圖25、圖27、圖30等所示形狀的波導10可以適用于該修改示例。不但如圖9所示的波導10中的折射率分布，而且如圖24或圖29所示的折射率分布可以適用于該修改示例。
[0215]圖22是對應(yīng)于圖4的截面X-X’的芯片截面圖，用于關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍描述修改示例I (在抗反射膜正上方的結(jié)構(gòu))。參照該附圖，將描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍的修改示例I (在抗反射膜正上方的結(jié)構(gòu))。
[0216]在本示例中，如圖22所示，波導10(波導保持孔9)到達層間絕緣膜11的下端，也就是抗反射膜AR的上表面。
[0217]與半導體襯底的表面和波導10之間具有層間絕緣膜11的情況相比，該結(jié)構(gòu)使得可以減少信號光的不希望反射。在本示例中，波導10在其正下方具有抗反射膜AR，所以可以允許抗反射膜AR用作形成波導保持孔9時的刻蝕停止層。此外，抗反射膜AR可以減少在形成波導保持孔9時對半導體襯底的損傷。
[0218]6、對關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍的修改示例2 (在半導體襯底正上方的結(jié)構(gòu))的描述(主要是圖23)
[0219]類似于上述章節(jié)，本章節(jié)將描述關(guān)于圖5的截面結(jié)構(gòu)的修改示例。為了便于理解附圖，將具體地描述具有矩形截面結(jié)構(gòu)的波導保持孔9，但無需說，它可以是錐形化的，換言之，可以是倒梯形。該修改示例不僅可以適用于具有圖7所示形狀的波導10，而且可以適用于具有圖25、圖27、圖30等所示形狀的波導10。該修改示例也可以不僅適用于具有圖9所示折射率分布的波導10，而且適用于具有圖24或圖29所示折射率分布的波導10。
[0220]圖23是對應(yīng)于圖4的截面X-X’的芯片截面圖，用于描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍的修改示例2(在半導體襯底正上方的結(jié)構(gòu))。參照該附圖，將描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導形成區(qū)域的深度方向范圍的修改示例2 (在半導體襯底正上方的結(jié)構(gòu))。
[0221]在本示例中，如圖23所示，從波導10 (波導保持孔9)下方去除抗反射膜AR，也就是層間絕緣膜11的下端，使得波導10 (波導保持孔9)到達N型單晶硅襯底Is (半導體襯底)的上表面la。
[0222]與半導體襯底的表面和波導10之間具有抗反射膜AR的情況相比，這使得可以減少信號光的不希望反射等。
[0223]類似于上面參照圖22給出的描述，在波導保持孔9的形成期間，允許抗反射膜AR用作一次停止刻蝕的刻蝕停止層。之后去除抗反射膜AR。因此，與僅通過單一刻蝕處理形成波導保持孔9相比，可以減少對襯底Is的損傷。
[0224]7、對關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)的折射率分布的修改示例(連續(xù)折射率分布系統(tǒng))的描述(主要是圖24)。
[0225]本章節(jié)將以圖7的結(jié)構(gòu)作為示例描述圖9的折射率分布的修改示例。該折射率分布不僅可以基本適用于圖7所示結(jié)構(gòu)，而且可以基本適用于圖25、圖27、圖30等所示的結(jié)構(gòu)。
[0226]圖24是具有圖8的對稱平面CP作為對稱中心的截面A_A’的折射率的分布圖，該圖用于關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)來描述折射率分布的修改示例(連續(xù)的折射率分布系統(tǒng))。參照該圖，接下來將描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)的折射率分布的修改示例(連續(xù)的折射率分布系統(tǒng))。
[0227]在本示例中，與圖9不同，折射率的分布呈現(xiàn)如圖24所示的連續(xù)變化。
[0228]通過該分布，在波導10的中心處垂直向下延伸的波陣面可以高精度地制成連續(xù)且寬寬度平面，帶來小型化的散射。
[0229]“連續(xù)變化”可以不僅由實際連續(xù)變化引起，而且由于替代使用多層膜引起。例如，當采用圖13到圖21的工藝作為示例時，可以配置第一基于氮化硅的絕緣膜20a、第二基于氮化硅的絕緣膜20b和第三基于氮化硅的絕緣膜20c中的每一個(基于嵌入的氮化硅的絕緣膜)作為兩個或更多層的膜(例如三層膜)，由此區(qū)分它們的折射率(后形成的膜具有更高折射率)。因而，通過將每個構(gòu)成膜形成為多層膜，通過連續(xù)膜形成可以避免連續(xù)折射率變化工藝的困難。這完全適用于圖25的結(jié)構(gòu)，并且也適用于圖27和圖30所示的側(cè)壁結(jié)構(gòu)。
[0230]8、對關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的截面結(jié)構(gòu)的修改示例(正向錐形化的波導保持孔)的描述(主要是圖25和圖26)。
[0231]本章節(jié)將描述圖7的修改示例，同時采用圖5所示外圍結(jié)構(gòu)作為示例。無需說，這里描述的結(jié)構(gòu)并不限于圖5所示的外圍結(jié)構(gòu)，但可以適用于圖22和圖23所示的外圍結(jié)構(gòu)。
[0232]圖25是波導10的詳細器件局部截面圖，用于描述修改示例(正向錐形化波導保持孔)，該修改示例關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的截面結(jié)構(gòu)。圖26是對應(yīng)于圖25的第三基于氮化硅的絕緣膜20c的深度方向上的平分面的水平截面Z-Z’的截面圖。參照這些附圖，接下來將描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的截面結(jié)構(gòu)的修改示例(正向錐形化波導保持孔)。
[0233]在本示例中，不同于圖7和圖8，波導保持孔9不具有基于氧化硅的側(cè)壁絕緣膜19，但其本身具有如圖25和圖26所示的倒梯形截面形狀。無需說，類似于圖7，波導保持孔可以具有基于氧化硅的側(cè)壁絕緣膜19。
[0234]通過不具有側(cè)壁絕緣膜的簡單結(jié)構(gòu)，更具體地通過傾斜地形成波導保持孔9本身的側(cè)壁9s，可以得到類似于圖7的效果。
[0235]側(cè)壁的內(nèi)角Θ的優(yōu)選范圍例如是97°〈(內(nèi)角Θ)彡103°。內(nèi)角Θ可以超過上限，但這樣的內(nèi)角對像素區(qū)域PX的尺寸減小是不利的。另一方面，通過“垂直”的限定確定下限。與垂直位置過小的傾斜無法產(chǎn)生顯著的傾斜效果。
[0236]9、對關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)的修改示例I (具有基于氮化硅的側(cè)壁的矩形波導保持孔)的描述(主要是圖27至圖29)。
[0237]類似于上述章節(jié)，該章節(jié)將描述圖7的修改示例，同時以圖5的外圍結(jié)構(gòu)作為示例。無需說，這里描述的結(jié)構(gòu)不限于圖5的外圍結(jié)構(gòu)，而是可以適用于圖22和圖23的外圍結(jié)構(gòu)。
[0238]圖27是波導10的詳細器件局部截面圖，用于關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)來描述修改示例I (具有基于氮化硅的側(cè)壁的矩形波導保持孔)。圖28是對應(yīng)于圖27的第三基于氮化硅的絕緣膜20c的深度方向上的平分面的水平截面Z-Z ’的截面圖。圖29是具有圖27的對稱平面CP作為對稱中心的截面A-A’的折射率的分布圖。參照這些附圖，接下來將描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)的修改示例
I(具有基于氮化硅的側(cè)壁的矩形波導保持孔)。
[0239]在本示例中，如圖27和圖28所示，類似于圖7，側(cè)壁的內(nèi)角Θ為基本90度。此夕卜，波導保持孔9在其毗鄰側(cè)壁9s的外圍部分處具有例如基于氧化硅的側(cè)壁絕緣膜19，并且該基于氧化硅的側(cè)壁絕緣膜19沿著其側(cè)表面并且例如在其整個圓周之上具有第一基于氮化硅的側(cè)壁絕緣膜30a。此外，該第一基于氮化硅的側(cè)壁絕緣膜30a沿著其側(cè)表面并且例如在其整個圓周之上具有第二基于氮化硅的側(cè)壁絕緣膜30b。在保持未填充的部分中，嵌入第三基于氮化硅的絕緣膜20c。
[0240]由于這種結(jié)構(gòu)不需要在如圖7所示的波導10的下半部分處基于氮化硅的絕緣膜的水平部分(低于基于嵌入的氮化硅的絕緣膜20c的下端部分的部分)，所以可以減少該部分處信號光的衰減或反射。
[0241]此外，本示例具有如下優(yōu)勢:由于側(cè)壁的結(jié)構(gòu)在下部部分處平滑地變得更寬(這將在下面具體描述)，便于工藝控制。
[0242]在本示例中，第一基于氮化硅的側(cè)壁絕緣膜30a的上部部分的寬度Wla小于其下部部分處的寬度Wlb。這里使用的術(shù)語“上部部分的寬度”是指高于波導保持孔9的深度的一半并且進一步高于上半部分的深度的一半的膜部分的水平測量厚度。另一方面，術(shù)語“下部部分的寬度”是指低于波導保持孔9的深度的一半并且進一步低于下半部分的深度的一半的膜部分的水平測量厚度。
[0243]類似地，第二基于氮化硅的側(cè)壁絕緣膜30b的上部部分的寬度W2a小于其下部部分的寬度W2b。
[0244]通過如上所述那樣設(shè)置這些絕緣膜的寬度，可以得到與如參照圖7描述的下部部分更寬的側(cè)壁結(jié)構(gòu)產(chǎn)生的效果類似的效果。
[0245]如圖29所示，折射率分布與圖9的完全相同。
[0246]10、對關(guān)于根據(jù)本申請第一實施例的CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)的修改示例2 (具有基于氮化硅的側(cè)壁的正向錐形化波導保持孔)的描述(主要是圖30)。
[0247]類似于上述章節(jié)，本章節(jié)將描述圖7的修改示例，同時以圖5的外圍結(jié)構(gòu)為示例。無需說，這里描述的結(jié)構(gòu)不限于圖5的外圍結(jié)構(gòu)，而是可以適用于圖22和圖23所示的外圍結(jié)構(gòu)。
[0248]圖30是波導10的詳細器件局部截面圖，用于關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)來描述修改示例2 (具有基于氮化硅的側(cè)壁的正向錐形化波導保持孔)。參照該附圖，接下來將描述關(guān)于根據(jù)本申請第一實施例的半導體集成電路器件中CMOS圖像傳感器的波導保持孔的嵌入結(jié)構(gòu)的修改示例
2(具有基于氮化硅的側(cè)壁的正向錐形化波導保持孔)。
[0249]在本示例中，如圖30所示，類似于圖27的多側(cè)壁結(jié)構(gòu)施加于類似于圖25所示的錐形化波導保持孔9。這意味著，代替圖27的基于氧化硅的側(cè)壁絕緣膜19，使用具有倒梯形截面形狀的圖25的波導保持孔9。
[0250]通過使用這樣的結(jié)構(gòu)，可以在不使用基于氧化硅的側(cè)壁絕緣膜19的情況下產(chǎn)生與通過第9章節(jié)描述的示例產(chǎn)生的類似優(yōu)勢。該示例因此實現(xiàn)簡單的結(jié)構(gòu)和容易的制造。
[0251]無需說，本示例并不排除基于氧化硅的側(cè)壁絕緣膜19的使用。
[0252]11、對上述實施例(和修改示例)和通常考慮的補充描述(主要是圖31)。
[0253]圖31是對應(yīng)于圖4的截面X-X’的芯片的示意性截面圖，用于描述對應(yīng)于圖5(部分地對應(yīng)圖7或圖12)的第一實施例的概要。參照該附圖，接下來將執(zhí)行對上述實施例(和修改示例)和通?？紤]的補充描述。
[0254](I)對技術(shù)問題的考慮和補充描述
[0255]當前像素區(qū)域的尺寸正變成相等水平(例如高達波長的若干倍)或小于期望的光波長(該尺寸的區(qū)域稱為“波段”)。即使引入波導或各種附加透鏡，也仍然難以僅通過這樣的引入將光聚焦為僅圍繞光電二極管中心部分的波。
[0256]具體而言，從幾何光學的角度而言，即使使用具有微透鏡或內(nèi)透鏡的外部光學系統(tǒng)來將光聚焦于每個光電二極管的中心上，光在貫穿波導的基本整個表面?zhèn)鞑サ耐瑫r行進，因為波陣面具有與波長相當?shù)臄U展。通過光在波導等附近的散射，泄漏發(fā)生在相鄰的像素區(qū)域中，從而引起串擾等。
[0257]為了消除波導中信號光的這種不希望的擴展，有效的是引入光聚焦結(jié)構(gòu)(將稱為“簡單的中心高折射率結(jié)構(gòu)”)，其中折射率在以波導的中心光軸為中心的中心側(cè)上更高，并且折射率呈現(xiàn)從中心輻射狀地階梯減小或連續(xù)減小。
[0258]然而本發(fā)明人的研究揭露，在波段中，隨著與行進方向垂直的波陣面的區(qū)域更大，光更直地行進，但在簡單的中心高折射率結(jié)構(gòu)中，波陣面由于中心和外圍之間光速度的不同而彎曲，并且基于惠更斯原理出現(xiàn)散射，從而導致波包的擴展。
[0259](2)對第一實施例的概要進行描述(主要是圖31)
[0260]為了克服這樣的問題，第一實施例采用下列的結(jié)構(gòu)。
[0261]首先，描述基本配置。如圖31所示，目標光電二極管陣列區(qū)域DM中每個像素區(qū)域PX中的半導體襯底Is在半導體襯底Is的第一主表面Ia的表面區(qū)域中具有光電二極管PD。半導體襯底Is在其第一主表面Ia上具有層間絕緣膜11，該層間絕緣膜11具有多層布線MW(嵌入布線或非嵌入布線或者其組合)。該層間絕緣膜11具有波導保持孔9，該波導保持孔9具有基本垂直的側(cè)壁9s (具有基本90度的內(nèi)角Θ的側(cè)壁)(波導保持孔9可以具有在層間絕緣膜11中部處的底部或者它可以從中穿透；并且它可以具有或者可以不具有抗反射膜AR)。在波導保持孔9中，嵌入具有多層結(jié)構(gòu)的波導10。波導10具有下列內(nèi)部結(jié)構(gòu)。具體而言，波導保持孔9在其外圍處具有覆蓋波導保持孔9的側(cè)表面9s且到達其底表面％的基于氧化硅的側(cè)壁絕緣膜19 (其不是必需的，但優(yōu)選地圍繞整個圓周)。在基于氧化硅的側(cè)壁絕緣膜19內(nèi)部具有覆蓋其表面和波導保持孔9的底表面9b的第一基于氮化硅的絕緣膜20a。在第一基于氮化硅的絕緣膜20a內(nèi)部進一步具有覆蓋其表面且具有比第一基于氮化硅的絕緣膜20a更高折射率的第二基于氮化硅的絕緣膜20b。在第二基于氮化硅的絕緣膜20b還進一步具有第三基于氮化硅的絕緣膜20c，該絕緣膜20c具有比第二基于氮化硅的絕緣膜20b更高的折射率，使得填充波導保持孔9 (完全填充不是必需的，但在這種情況下是優(yōu)選的)。
[0262]這樣的結(jié)構(gòu)提供對應(yīng)于相應(yīng)結(jié)構(gòu)的特性的下列優(yōu)勢。
[0263](2-1)基本垂直的波導保持孔9的側(cè)壁9s對于像素區(qū)域PX的小型化是有利的。此外，它可以通過相對簡單的處理得到。
[0264](2-2)波導10中外部部分處的基于氧化硅的側(cè)壁絕緣膜19可以減少由于側(cè)壁9s外側(cè)的多層膜的影響導致的信號光的散射。
[0265](2-3)其中從外部部分向中心部分增加的折射率能夠使得信號光聚焦在光電二極管ro的中心部分上。
[0266](2-4)由于基于氧化硅的側(cè)壁絕緣膜10作為波導10的外部部分定位，波導10內(nèi)部的多層膜(第一基于氮化硅的絕緣膜20a和第二基于氮化硅的絕緣膜20b)朝向中心側(cè)傾斜，這使得傾斜通過該多層膜行進的信號光的速度高于直著通過中心行進的信號光的速度。作為結(jié)果，總體波陣面不彎曲并且可以抑制散射。
[0267](2-5)折射率的逐步變化出現(xiàn)，因為波導10在其下部部分處具有多層膜結(jié)構(gòu)。這減少在界面處的反射等。
[0268](2-6)波導10基本包括基于氧化硅的絕緣膜和基于氮化硅的絕緣膜，使得它可以相對容易地得以制造。
[0269](2-7)由于波導保持孔僅具有一個側(cè)壁，所以可以相對容易地得以制造。
[0270](2-8)在本示例中，并不限制波導保持孔9的下端的位置，而是從防止損傷襯底的角度而言層間絕緣膜11的中部的下端是有利的。當抗反射膜AR在波導保持孔9下方時，具有在抗反射膜AR的上表面上的下端的波導保持孔9在工藝中是有利的，因為可以在那里結(jié)束刻蝕。
[0271](3)對其它修改示例(包括逐顏色的氮化物多層膜厚度調(diào)整型結(jié)構(gòu))的描述
[0272]下列的修改示例可以與所有上述示例(包括基本示例和修改示例)組合使用。
[0273](3-1)對逐顏色抗反射膜優(yōu)化系統(tǒng)的描述(參照圖12等)
[0274]在上述示例中，當顯微鏡下看時，像素區(qū)域PX彼此相鄰設(shè)置、通過例如紅色、綠色或藍色之類的顏色劃分，并且每個像素區(qū)域PX的抗反射膜AR的基本配置(諸如膜配置或膜厚度)是相同的(同一抗反射膜系統(tǒng))。然而不是必需采用這樣的系統(tǒng)，并且關(guān)于對應(yīng)于每個顏色的每個像素區(qū)域PX可以優(yōu)化膜配置、膜厚度等(逐顏色抗反射膜優(yōu)化系統(tǒng))。根據(jù)該逐顏色抗反射膜優(yōu)化系統(tǒng)，可以減少每個顏色的反射。另一方面，同一抗反射膜系統(tǒng)具有簡化工藝的優(yōu)勢。
[0275](3-2)對逐顏色的波導結(jié)構(gòu)改變系統(tǒng)的描述(參照圖7、圖25、圖27和圖30)
[0276]在上述示例中，像素區(qū)域PX不管它們對應(yīng)于哪種顏色都具有同樣的波導結(jié)構(gòu)(相同的波導結(jié)構(gòu)系統(tǒng))。不是必需采用這種系統(tǒng)，并且可以通過顏色改變波導結(jié)構(gòu)(波導結(jié)構(gòu)組合系統(tǒng))。例如，可以使用圖25所示的波導作為對應(yīng)于紅色和綠色的像素區(qū)域PX的波導10，并且可以使用圖30所示的波導作為對應(yīng)于藍色的像素區(qū)域PX的波導10。這樣的波導結(jié)構(gòu)組合系統(tǒng)能夠使得通過顏色最優(yōu)化波導10，而相同波導結(jié)構(gòu)系統(tǒng)具有便于制造工藝的優(yōu)勢。
[0277](3-3)其上具有凸部的嵌入氮的基于氮化硅的絕緣膜的結(jié)構(gòu)(參照圖7、圖25、圖27和圖30)
[0278]在上述示例中，基于嵌入的氮化硅的絕緣膜20c在波導保持孔9的上端處基本平坦(具有平坦上表面的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu))。平坦上表面不是必需的，并且膜可以在其上具有凸狀結(jié)構(gòu)(具有凸部的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu))。這使得可以進一步增強光聚焦效果。另一方面，具有平坦上表面的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu)具有便于制造工藝的優(yōu)勢。
[0279]在具有平坦上表面的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu)或其上具有凸部的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu)中，可以在基于嵌入的氮化硅的絕緣膜20c上設(shè)置抗反射膜AR(其上具有抗反射膜的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu))。這種結(jié)構(gòu)使得可以減少波導10的上端部分處的反射。另一方面，具有平坦上表面的基于嵌入的氮化硅的絕緣膜的結(jié)構(gòu)具有便于制造工藝的優(yōu)勢。
[0280](3-4)對關(guān)于波導中的中間多層結(jié)構(gòu)的修改示例的描述(參照圖7、圖25、圖27和圖30)
[0281]作為圖7、圖25、圖27和圖30所示的諸如第一基于氮化硅的絕緣膜20a (第一基于氮化硅的側(cè)壁絕緣膜30a)和第二基于氮化硅的絕緣膜20b (第二基于氮化硅的側(cè)壁絕緣膜30b)的波導中的中間多層結(jié)構(gòu)，具體地描述均包括兩個層的示例。無需說，這種中間層結(jié)構(gòu)不是必需的，并且可以包括單個層或者三個或更多層。包括單個層的中間層結(jié)構(gòu)具有便于制造工藝的優(yōu)勢。另一方面，包括三個或更多層的中間層結(jié)構(gòu)具有與通過如圖24的連續(xù)分布產(chǎn)生的效果類似的效果。
[0282]12、總結(jié)
[0283]基于一些實施例具體描述了本發(fā)明人作出的本發(fā)明。然而本發(fā)明并不限于此或者并不受它們的限制，而是可以在不脫離本發(fā)明范圍的情況下以各種各樣的方式改變。
[0284]例如，在上述實施例中，作為示例具體地描述了主要使用基于銅的嵌入布線的多層布線，但無需說，可以使用除了基于銅的嵌入布線之外的嵌入布線或非嵌入布線諸如基于鋁的非嵌入布線的多層布線。
[0285]在上述實施例中，作為示例具體地描述了主要具有CMOS圖像傳感器區(qū)域作為圖像傳感器區(qū)域的半導體集成電路器件，但無需說，圖像傳感器區(qū)域不限于CMOS圖像傳感器區(qū)域，而是也可以使用另一系統(tǒng)的圖像傳感器區(qū)域諸如CCD圖像傳感器區(qū)域。
[0286]此外，在上述實施例中，作為示例具體地描述了具有圖像傳感器區(qū)域和另一電路區(qū)域二者的半導體芯片，但無需說，圖像傳感器區(qū)域可以占據(jù)半導體芯片整體的大部分。
[0287]在上述實施例中，作為示例描述了使用基于硅的半導體襯底(包括SiGe襯底或SOI襯底)的半導體集成電路器件，但無需說，器件可以使用其它半導體襯底(例如GaAs襯底)或其它絕緣襯底。
【權(quán)利要求】
1.一種半導體集成電路器件，包括: (a)半導體襯底,具有第一主表面； (b)光電二極管陣列區(qū)域，被提供在所述半導體襯底的第一主表面?zhèn)壬希? (c)多個像素區(qū)域，以矩陣形式被提供在所述光電二極管陣列區(qū)域中； (d)層間絕緣膜，被提供在包括所述光電二極管陣列區(qū)域的半導體襯底的第一主表面之上；以及 (e)多層布線，被提供在所述層間絕緣膜中， 其中每個所述像素區(qū)域包括: (cl)光電二極管,被提供在所述半導體襯底的第一主表面的表面區(qū)域中； (c2)波導保持孔，被提供在所述光電二極管上方的層間絕緣膜中并且具有基本垂直的側(cè)壁； (c3)基于氧化硅的側(cè)壁絕緣膜，覆蓋所述波導保持孔的側(cè)表面并且到達其底表面；(c4)第一基于氮化硅的絕緣膜，覆蓋所述基于氧化硅的側(cè)壁絕緣膜的表面和所述波導保持孔的底表面； (c5)第二基于氮化硅的絕緣膜，在所述波導保持孔中覆蓋所述第一基于氮化硅的絕緣膜的表面并具有比所述第一基于氮化硅的絕緣膜更高的折射率；以及 (c6)第三基于氮化硅的絕緣膜，被提供在所述第二基于氮化硅的絕緣膜之上以便嵌入在所述波導保持孔中，并且具有比所述第二基于氮化硅的絕緣膜更高的折射率。
2.根據(jù)權(quán)利要求1所述的半導體集成電路器件， 其中所述光電二極管陣列區(qū)域配置CMOS圖像傳感器。
3.根據(jù)權(quán)利要求2所述的半導體集成電路器件， 其中所述第一基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度。
4.根據(jù)權(quán)利要求3所述的半導體集成電路器件， 其中所述第二基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度。
5.根據(jù)權(quán)利要求4所述的半導體集成電路器件， 其中所述層間絕緣膜和所述半導體襯底之間具有抗反射膜。
6.根據(jù)權(quán)利要求5所述的半導體集成電路器件， 其中所述波導保持孔到達所述抗反射膜。
7.根據(jù)權(quán)利要求4所述的半導體集成電路器件， 其中所述波導保持孔到達所述半導體襯底的第一主表面。
8.一種半導體集成電路器件，包括: (a)半導體襯底,具有第一主表面； (b)光電二極管陣列區(qū)域，被提供在所述半導體襯底的第一主表面?zhèn)壬希? (c)多個像素區(qū)域，以矩陣形式被提供在所述光電二極管陣列區(qū)域中； (d)層間絕緣膜，被提供在包括所述光電二極管陣列區(qū)域的半導體襯底的第一主表面之上；以及 (e)多層布線，被提供在所述層間絕緣膜中， 其中每個所述像素區(qū)域包括: (cl)光電二極管,被提供在所述半導體襯底的第一主表面的表面區(qū)域中； (c2)波導保持孔，被提供在所述光電二極管上方的層間絕緣膜中； (c3)第一基于氮化硅的側(cè)壁絕緣膜，覆蓋所述波導保持孔的側(cè)表面并且到達所述波導保持孔的底表面； (c4)第二基于氮化硅的側(cè)壁絕緣膜，覆蓋所述第一基于氮化硅的側(cè)壁絕緣膜的表面、到達所述波導保持孔的底表面并且具有比所述第一基于氮化硅的側(cè)壁絕緣膜更高的折射率；以及 (c5)第三基于氮化硅的絕緣膜，被提供在所述第二基于氮化硅的側(cè)壁絕緣膜之上以便嵌入在所述波導保持孔中，并且具有比所述第二基于氮化硅的側(cè)壁絕緣膜更高的折射率。
9.根據(jù)權(quán)利要求8所述的半導體集成電路器件， 其中所述光電二極管陣列區(qū)域配置CMOS圖像傳感器。
10.根據(jù)權(quán)利要求8所述的半導體集成電路器件， 其中所述波導保持孔朝向所述半導體襯底側(cè)錐形化。
11.根據(jù)權(quán)利要求8所述的半導體集成電路器件， 其中所述波導保持孔具有基本垂直的側(cè)壁，并且 其中每個所述像素區(qū)域進一步包括: (c6)基于氧化硅的側(cè)壁絕緣膜，覆蓋所述波導保持孔的側(cè)表面并且到達其底表面。
12.根據(jù)權(quán)利要求9所述的半導體集成電路器件， 其中所述層間絕緣膜和所述半導體襯底之間具有抗反射膜。
13.根據(jù)權(quán)利要求12所述的半導體集成電路器件， 其中所述波導保持孔到達所述抗反射膜。
14.根據(jù)權(quán)利要求10所述的半導體集成電路器件， 其中所述波導保持孔到達所述半導體襯底的第一主表面。
15.一種半導體集成電路器件，包括: (a)半導體襯底,具有第一主表面； (b)光電二極管陣列區(qū)域，被提供在所述半導體襯底的第一主表面?zhèn)壬希? (c)多個像素區(qū)域，以矩陣形式被提供在所述光電二極管陣列區(qū)域中； (d)層間絕緣膜，被提供在包括所述光電二極管陣列區(qū)域的半導體襯底的第一主表面之上；以及 (e)多層布線，被提供在所述層間絕緣膜中， 其中每個所述像素區(qū)域包括: (cl)光電二極管,被提供在所述半導體襯底的第一主表面的表面區(qū)域中； (c2)波導保持孔，被提供在所述光電二極管上方的層間絕緣膜中并且朝著所述半導體襯底側(cè)錐形化； (c3)第一基于氮化硅的絕緣膜，覆蓋所述波導保持孔的側(cè)表面和底表面； (c4)第二基于氮化硅的絕緣膜，在所述波導保持孔中覆蓋所述第一基于氮化硅的絕緣膜的表面并且具有比所述第一基于氮化硅的絕緣膜更高的折射率；以及 (c5)第三基于氮化硅的絕緣膜，被提供在所述第二基于氮化硅的絕緣膜之上以便嵌入在所述波導保持孔中，并且具有比所述第二基于氮化硅的絕緣膜更高的折射率， 其中，所述第一基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度，并且所述第二基于氮化硅的絕緣膜的上部部分的寬度小于其下部部分的寬度。
16.根據(jù)權(quán)利要求15所述的半導體集成電路器件， 其中所述光電二極管陣列區(qū)域配置CMOS圖像傳感器。
17.根據(jù)權(quán)利要求16所述的半導體集成電路器件， 其中所述層間絕緣膜和所述半導體襯底之間具有抗反射膜。
18.根據(jù)權(quán)利要求17所述的半導體集成電路器件，其中所述波導保持孔到達所述抗反射膜。
19.根據(jù)權(quán)利要求16所述的半導體集成電路器件， 其中所述波導保持孔到達所述半導體襯底的第一主表面。
【文檔編號】H01L27/06GK104253128SQ201410292854
【公開日】2014年12月31日 申請日期:2014年6月25日 優(yōu)先權(quán)日:2013年6月26日
【發(fā)明者】富田和朗, 川村武志 申請人:瑞薩電子株式會社