Esd晶體管的制作方法
【專利摘要】本發(fā)明提供了一種ESD晶體管。該ESD晶體管包括：在襯底上的集電極區(qū)；在襯底上的基極接觸區(qū)；分離于基極接觸區(qū)的發(fā)射極區(qū)；在集電極區(qū)垂直下方設(shè)置的下沉區(qū)；以及在下沉區(qū)之下水平設(shè)置的埋層。
【專利說(shuō)明】ESD晶體管
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求2013年5月31日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)第 10-2013-0062781號(hào)的權(quán)益，其全部公開(kāi)內(nèi)容通過(guò)引用并入本文用于所有的目的。

【技術(shù)領(lǐng)域】
[0003] 本說(shuō)明書(shū)涉及一種ESD晶體管，并且涉及通過(guò)在ESD晶體管中形成延伸的電流路 徑能夠在降低鉗位電壓的同時(shí)分流高水平ESD電流的用于高壓應(yīng)用的ESD晶體管。

【背景技術(shù)】
[0004] 靜電放電（在下文中稱為"ESD"）對(duì)于大多數(shù)集成電路或核心電路的可靠性是非 常重要的。電路設(shè)計(jì)者可以通過(guò)利用與核心電路并聯(lián)連接的ESD晶體管實(shí)現(xiàn)與I/O焊盤(pán)連 接的并且連接到接地GND的ESD保護(hù)電路來(lái)保護(hù)核心電路。
[0005] 圖1是示出ESD保護(hù)電路的框圖。
[0006] 參照?qǐng)D1，ESD保護(hù)電路包括浮體晶體管101 (或鉗位電路（clamp))，該浮體晶體 管101 (或鉗位電路）包括本體102、柵極103、源極104和漏極105。ESD保護(hù)電路通過(guò)浮 體晶體管101的漏極105連接到I/O焊盤(pán)110并且通過(guò)浮體晶體管101的源極104連接到 接地線120。浮體晶體管101的柵極103連接到源極104,核心電路130連接到漏極105和 源極104,核心電路130與浮體晶體管101并聯(lián)連接。
[0007] 然而，具有所示出的構(gòu)造的ESD保護(hù)電路在保持低鉗位電壓的同時(shí)在分流高水平 ESD電流方面可能表現(xiàn)出困難。例如，在使用超過(guò)20V的高電壓的晶體管中，源極104和漏 極105中的摻雜濃度應(yīng)該低以保持ESD保護(hù)電路中的高擊穿電壓。然而，在放電事件期間， 由于在GGNM0S和雙極結(jié)型晶體管（BJT)的操作中引起的高導(dǎo)通電壓而導(dǎo)致ESD保護(hù)電路 保護(hù)核心電路130的能力降低。即使在ESD保護(hù)電路導(dǎo)通的情況下，在高電流雙極操作模 式中也會(huì)由于柯克（Kirk)效應(yīng)導(dǎo)致強(qiáng)突發(fā)擊穿（strong snapback)。
[0008] 進(jìn)而，高導(dǎo)通電壓和強(qiáng)突發(fā)擊穿可能導(dǎo)致界面電流的產(chǎn)生和BJT導(dǎo)通電壓的變 化，這是由于在浮體晶體管101的漂移摻雜區(qū)和N+摻雜區(qū)之間存在的場(chǎng)絕緣膜（或場(chǎng)氧化 物膜）周?chē)赡墚a(chǎn)生的損壞而導(dǎo)致的。


【發(fā)明內(nèi)容】

[0009] 提供本
【發(fā)明內(nèi)容】
來(lái)以簡(jiǎn)化形式介紹在下面【具體實(shí)施方式】中進(jìn)一步描述的概念的 節(jié)選。本
【發(fā)明內(nèi)容】
無(wú)意于標(biāo)識(shí)所要求保護(hù)主題的關(guān)鍵特征或必要特征，也無(wú)意于用來(lái)幫助 確定所要求保護(hù)主題的范圍。
[0010] 在一個(gè)一般方面，提供了一種ESD晶體管，該ESD晶體管包括：在襯底上的集電極 區(qū)；在襯底上的基極接觸區(qū)；與基極接觸區(qū)隔開(kāi)的發(fā)射極區(qū)；設(shè)置在集電極區(qū)垂直下方的 下沉區(qū)（sink region);以及水平設(shè)置在下沉區(qū)之下的埋層。
[0011] 埋層可以在下沉區(qū)和發(fā)射極區(qū)之下水平地延伸。
[0012] 至少兩個(gè)集電極區(qū)、至少兩個(gè)基極接觸區(qū)和至少兩個(gè)下沉區(qū)可以分別對(duì)稱地設(shè)置 在發(fā)射極區(qū)的兩側(cè)；并且N埋層可以延伸以使在發(fā)射極區(qū)的兩側(cè)處的兩個(gè)下沉區(qū)的下端部 連接。
[0013] 基極接觸區(qū)可以包括摻雜有與基極接觸區(qū)的摻雜劑不同導(dǎo)電類(lèi)型的摻雜劑的一 個(gè)或更多個(gè)反摻雜區(qū)（counter-doping region)。
[0014] ESD晶體管的一般方面還可以包括：靠近集電極區(qū)設(shè)置的分接區(qū)（tap region)。
[0015] ESD晶體管的一般方面還可以包括：設(shè)置在分接區(qū)與埋層之間的N阱區(qū)域。
[0016] ESD晶體管的一般方面還可以包括：設(shè)置在分接區(qū)之下與N阱區(qū)域接觸的P阱區(qū) 域。
[0017] ESD晶體管的一般方面還可以包括：設(shè)置在發(fā)射極區(qū)與基極接觸區(qū)之間的第一絕 緣膜；以及設(shè)置在基極接觸區(qū)與集電極區(qū)之間的第二絕緣膜。
[0018] ESD晶體管的一般方面還可以包括：包圍發(fā)射極區(qū)和基極接觸區(qū)的基極區(qū)。
[0019] 集電極區(qū)、基極接觸區(qū)和發(fā)射極區(qū)可以均包括角部。
[0020] 基極區(qū)與下沉區(qū)之間的水平距離可以大于基極區(qū)與埋層之間的垂直距離。
[0021] 基極區(qū)可以還包括包圍基極區(qū)的至少一個(gè)額外的摻雜區(qū)。
[0022] 第二絕緣膜的水平距離可以大于基極區(qū)與埋層之間的垂直距離。
[0023] ESD晶體管可以配置成使得所施加的應(yīng)力依次通過(guò)集電極區(qū)、埋層和發(fā)射極區(qū)。
[0024] ESD晶體管的一般方面還可以包括：連接在設(shè)置在發(fā)射極區(qū)上的發(fā)射極電極與設(shè) 置在基極接觸區(qū)上的基極電極之間的電阻器。
[0025] ESD晶體管可以為雙極結(jié)型晶體管。
[0026] ESD晶體管的一般方面還可以包括：包括P阱和N阱的二極管。
[0027] 在另一個(gè)一般方面，提供了一種ESD晶體管，該ESD晶體管包括：設(shè)置在襯底上的 N阱；設(shè)置成與N阱接觸的P阱；設(shè)置在襯底的表面上的集電極區(qū)、基極區(qū)和發(fā)射極區(qū)；連接 發(fā)射極區(qū)和基極區(qū)的電阻器；以及連接P阱和N阱二極管。
[0028] 電阻器可以包括多晶硅。
[0029] ESD晶體管的一般方面還可以包括：與集電極區(qū)連接的埋層。
[0030] ESD晶體管可以配置成使得所施加的應(yīng)力依次通過(guò)集電極區(qū)、埋層和發(fā)射極區(qū)。
[0031] 根據(jù)下面的【具體實(shí)施方式】、附圖和權(quán)利要求，其他特征和方面將是明顯的。

【專利附圖】

【附圖說(shuō)明】
[0032] 圖1是示出ESD保護(hù)電路的框圖。
[0033] 圖2A是示出根據(jù)本
【發(fā)明內(nèi)容】
的ESD晶體管的一個(gè)實(shí)施例的截面圖。
[0034] 圖2B是示出ESD晶體管的另一實(shí)施例的截面圖。
[0035] 圖3是示出在圖2A和圖2B中示出的ESD晶體管的基極接觸區(qū)和絕緣膜的放大圖 的截面圖。
[0036] 圖4是示出圖2A和圖2B中的基極接觸區(qū)和絕緣膜的放大圖的截面圖。
[0037] 圖5是示出根據(jù)圖2A和圖2B中示出的所述實(shí)施例的用于高電壓的ESD晶體管的 平面圖。
[0038] 圖6是示出靜電保護(hù)電路的又一實(shí)施例的圖。
[0039] 圖7是示出當(dāng)正ESD應(yīng)力流入ESD晶體管的集電極時(shí)ESD晶體管的一個(gè)實(shí)施例的 與瞬態(tài)液相（TLP)應(yīng)力脈沖特征對(duì)應(yīng)的I-V曲線的曲線圖。
[0040] 在整個(gè)附圖和【具體實(shí)施方式】中，除非另有說(shuō)明或規(guī)定，相同的附圖標(biāo)記將被理解 為指代相同元件、相同特征和相同結(jié)構(gòu)。附圖可能未按比例繪制，為了清楚、說(shuō)明和方便起 見(jiàn)，附圖中的元件的相對(duì)尺寸、比例以及描述可以被放大。

【具體實(shí)施方式】
[0041] 提供以下【具體實(shí)施方式】以幫助讀者獲得對(duì)本文中描述的方法、裝置和/或系統(tǒng)的 全面理解。然而，本文中描述的系統(tǒng)、裝置和/或方法的各種改變、修改和等同物對(duì)本技術(shù) 領(lǐng)域的普通技術(shù)人員是明顯的。所描述的處理步驟和/或操作的進(jìn)行是示例，但是除了步 驟和/或操作必須按照一定順序發(fā)生的情況之外，步驟和/或操作的順序并不限于本文中 所陳述的并且可以根據(jù)本領(lǐng)域中已知的進(jìn)行改變。另外，為了增加清楚性和簡(jiǎn)明性，可以省 略對(duì)本領(lǐng)域的普通技術(shù)人員是眾所周知的功能和構(gòu)造的描述。
[0042] 本文中所描述的特征可以以不同形式實(shí)施，并且不應(yīng)當(dāng)被解釋為限于本文所描述 的實(shí)施例。相反，提供本文所描述的實(shí)施例使得本公開(kāi)內(nèi)容是徹底和完整的，并且向本領(lǐng)域 的普通技術(shù)人員傳達(dá)本公開(kāi)內(nèi)容的全部范圍。
[0043] 除非另有說(shuō)明，第一層在第二層或襯底"上"的陳述被解釋為既涵蓋第一層直接接 觸第二層或襯底的情況又涵蓋在在第一層和第二層或襯底之間設(shè)置有一個(gè)或更多其他層 的情況。
[0044] 空間上關(guān)系的表達(dá)，如"在…下方"，"在…之下"，"下"，"在…上方"，"上"等，可以 用來(lái)方便地描述一個(gè)器件或多個(gè)元件與其他器件或在多個(gè)元件之間的關(guān)系?？臻g上關(guān)系的 表達(dá)應(yīng)該被理解為包含附圖中所示出的方向，加上裝置在使用或操作中的其他方向。此外， 裝置可以定向到其他方向，因此，空間上關(guān)系的表達(dá)的解釋是基于定向的。
[0045] 在本文中使用的例如"第一導(dǎo)電類(lèi)型"和"第二導(dǎo)電類(lèi)型"的表達(dá)可以指例如彼此 相反的N或P型的導(dǎo)電類(lèi)型，并且本文中說(shuō)明和例示的實(shí)施例包括與其互補(bǔ)的實(shí)施例。利 用ESD保護(hù)器件，在提供低鉗位電壓的同時(shí)分流高水平ESD電流的能力可以更好的保護(hù)內(nèi) 部電路，得到可靠的電子產(chǎn)品。
[0046] 圖2A和圖2B是示出根據(jù)本
【發(fā)明內(nèi)容】
的ESD晶體管的實(shí)施例的截面圖。圖3和圖 4是詳細(xì)示出在圖2A和圖2B中的基極接觸區(qū)和絕緣膜的多個(gè)實(shí)施例的截面圖。圖5是根 據(jù)圖2A和圖2B中的ESD晶體管的一個(gè)實(shí)施例的平面圖。
[0047] 如圖2A和圖2B所示，用于高壓應(yīng)用的ESD晶體管的實(shí)施例包括：硅襯底300、N阱 區(qū)域（DNW :深N阱）301、N+集電極區(qū)302、P型基極區(qū)304、P+基極接觸區(qū)305、與基極接觸 區(qū)305隔開(kāi)的N+發(fā)射極區(qū)307、以及垂直向下布置在N+集電極區(qū)302之下的N型下沉區(qū) 309和N型埋層310。根據(jù)本公開(kāi)內(nèi)容的用于高電壓的ESD晶體管是通過(guò)將N型埋層310 和集電極區(qū)302連接到N型下沉區(qū)309并且然后在P型基極區(qū)304上形成N型發(fā)射極結(jié)來(lái) 形成的BJT。
[0048] 提供基極接觸區(qū)305以通過(guò)注入高濃度的P+離子在基極電極306與P型基極區(qū) 304之間形成歐姆接觸電阻，以便當(dāng)向P型基極區(qū)304施加電壓時(shí)降低電阻。P型基極區(qū) 304中的摻雜劑濃度可以低于基極接觸區(qū)305中的摻雜劑濃度。
[0049] N型埋層310水平延伸以使在基極區(qū)304兩側(cè)處形成的N型下沉區(qū)309的下端部 互相連接。在一個(gè)實(shí)施例中，埋層310可以與襯底300的頂表面隔開(kāi)約2μπι至20μπι。
[0050] Ν型下沉區(qū)309為高度摻雜有以離子注入的Ν型物質(zhì)的區(qū)域。
[0051] Ν型埋層310和Ν型下沉區(qū)309的摻雜濃度可以為1019/cm3或更高。S卩，可以設(shè)置 N型埋層310的摻雜劑濃度為1. 5 X 1019原子/cm3至1. 9 X 1019原子/cm3,使得可以在集電 極C與基極B之間或者在集電極C與發(fā)射極E之間維持恒定擊穿電壓BV。對(duì)于該結(jié)構(gòu)，在 P型基極區(qū)304中形成N型摻雜發(fā)射極區(qū)307。
[0052] 因此，如圖2A中所示，施加到集電極區(qū)302的應(yīng)力電流的路徑形成為在穿過(guò)垂直 形成的N型下沉區(qū)309和水平布置的N型埋層310之后通過(guò)基極區(qū)304朝著發(fā)射極307的 U形路徑，使得在ESD晶體管內(nèi)部維持相對(duì)長(zhǎng)的電流路徑（參見(jiàn)圖2A中的虛線）。
[0053] 在該實(shí)施例中，因?yàn)樵谟糜诔^(guò)20V的高電壓的ESD晶體管中形成的延伸的電流 路徑而導(dǎo)致在應(yīng)力電流流入期間熱擊穿電流和電壓增加，所以可以有效地降低鉗位電壓并 且有效地分流高水平ESD電流。
[0054] 在集電極區(qū)302之下還可以提供有N型集電極擴(kuò)展區(qū)311。集電極擴(kuò)展區(qū)311用 于使集電極區(qū)302垂直向下進(jìn)一步延伸。
[0055] ESD晶體管還包括形成在發(fā)射極區(qū)307與基極接觸區(qū)305之間的第一絕緣膜312 和形成在基極接觸區(qū)305與集電極區(qū)302之間的第二絕緣層313。
[0056] 基極區(qū)304與N型下沉區(qū)309之間的水平距離A可以為基極區(qū)304與埋層310之 間的垂直距離B的至少1. 2倍?？商娲?，第二絕緣層313的水平距離（即，整個(gè)水平距離 A)可以為基極區(qū)304與埋層310之間的垂直距離B的至少1. 2倍。這是因?yàn)楫?dāng)應(yīng)力電流流 到集電極302并且在第二絕緣膜313之下的表面上形成在基極電極305與集電極302之間 的電流路徑，所以可能早期產(chǎn)生熱擊穿并且在低電壓水平下可能產(chǎn)生故障。
[0057] 因此，在該實(shí)施例中，使基極區(qū)304與N型下沉區(qū)309之間的水平距離A或者使第 二絕緣膜313的水平距離為基極區(qū)304與埋層310之間的垂直距離B的至少1. 2倍，以防 止響應(yīng)于ESD應(yīng)力的流入在第二絕緣層313的底部上產(chǎn)生橫向電流路徑。因此，響應(yīng)于ESD 應(yīng)力的流入可以在早期穩(wěn)定地產(chǎn)生擊穿電壓。
[0058] P型基極區(qū)304被構(gòu)造成包圍發(fā)射極區(qū)307和基極接觸區(qū)305二者。
[0059] S卩，基極區(qū)304可以通過(guò)水平和垂直地完全包圍N型發(fā)射極區(qū)307并且使N型發(fā) 射極區(qū)307與集電極區(qū)302隔離而形成為BJT。為此，基極區(qū)304的深度可以設(shè)置為1 μ m 至10 μ m。P型基極區(qū)304還可以包括包圍基極區(qū)304的一個(gè)或更多個(gè)附加摻雜區(qū)318和 319。
[0060] 可以在P阱（PW)或高壓P阱（DPW，深P阱）中形成附加摻雜區(qū)318和319。
[0061] 為了適當(dāng)調(diào)節(jié)與PW相鄰的高壓N阱（深N阱，DNW)之間的擊穿電壓BV，在本實(shí)施 例中，在附加摻雜區(qū)318和319中形成附加 P阱。高電壓N阱（深N阱，DNW)之間的BV根 據(jù)P阱的濃度而改變，因而可以根據(jù)在形成P阱時(shí)的合適的離子注入濃度來(lái)獲得期望的BV。 因而，可以增加器件性能的自由度。
[0062] 此外，還包括通過(guò)第三絕緣膜314與集電極區(qū)302隔開(kāi)的并且以P型高度摻雜的 分接區(qū)316,在分接區(qū)316之下還可以包括PW區(qū)317。需要P+分接區(qū)以向襯底施加接地電 壓或負(fù)電壓。在本實(shí)施例中，通過(guò)L0C0S形成第一絕緣膜312、第二絕緣膜313和第三絕緣 膜314 ;然而，在其他實(shí)施例中，可以通過(guò)利用STI工藝形成絕緣膜312、絕緣膜313和絕緣 膜 314。
[0063] 如圖2B所示，在發(fā)射極電極308與基極電極306之間連接有電阻器402。該電阻 器的電阻在10kQ至500kQ的范圍內(nèi)，并且可以由多晶硅或金屬制成。在一種實(shí)施例中， 使用多晶硅形成電阻器，這是因?yàn)槎嗑Ч杩梢匀菀椎卣{(diào)節(jié)以獲得期望電阻。多晶硅的使用 可以增加當(dāng)形成雙極性結(jié)時(shí)的ESD晶體管的效率。根據(jù)本
【發(fā)明內(nèi)容】
的用于高電壓的ESD晶 體管可以是雙極結(jié)型晶體管（BJT)。電阻器420用于調(diào)節(jié)基極Β與發(fā)射極Ε之間的電位。 艮Ρ，電阻器420可以通過(guò)增加基極電位提供快速導(dǎo)通電壓。因此，當(dāng)向集電極C施加正應(yīng)力 時(shí)可以實(shí)現(xiàn)穩(wěn)定的BJT特征。
[0064] 因此，通過(guò)單獨(dú)利用電阻器420可能降低ESD應(yīng)力抗干擾水平。因而，在本實(shí)施例 中，特定二極管410與外部電阻器420平行設(shè)置，使得能夠獲得更穩(wěn)定的ESD保護(hù)電路。 [0065] 在一個(gè)實(shí)施例中，由于二極管410與晶體管的電阻器420平行設(shè)置，所以可以獲得 用于高電壓的更穩(wěn)定的ESD晶體管。參照?qǐng)D2Β，在襯底300上形成Ρ+分接區(qū)316,并且在 分接區(qū)316之下形成與Ν阱區(qū)域（DNW) 301相鄰的Ρ阱區(qū)域（DPW) 320?？梢酝ㄟ^(guò)將Ρ阱區(qū) 域320與Ν阱區(qū)域301彼此接觸來(lái)形成ΡΝ二極管410?？梢栽诜纸訁^(qū)316與埋層310之間 或者在分接區(qū)310與集電極區(qū)302、以及在分接區(qū)310與和下沉區(qū)309之間設(shè)置Ν阱區(qū)域 301以使得EST晶體管（其為BJT)與Ρ+接頭區(qū)316隔開(kāi)。
[0066] ESD晶體管的二極管410可以防止由于單獨(dú)利用電阻器420而降低ESD應(yīng)力抗干 擾水平。此外，二極管410可以有助于當(dāng)向接地區(qū)施加應(yīng)力時(shí)確保穩(wěn)定的BJT，其中，使得接 地區(qū)中的應(yīng)力能夠通過(guò)正向ΡΝ二極管410而移出I/O焊盤(pán)。應(yīng)力不能通過(guò)ESD器件（其 為BJT)移出，使得需要附加二極管。
[0067] 如圖3和圖4所示，形成第一絕緣膜312和312a以防止由于在形成EST保護(hù)BJT 時(shí)的硅化物工藝導(dǎo)致基極接觸區(qū)305與發(fā)射極區(qū)307的短路。第一絕緣膜可以為二氧化硅 膜或氮化硅膜。
[0068] 參照?qǐng)D3,第一絕緣膜312可以通過(guò)L0C0S (硅的局部氧化）工藝形成的膜或STI 隔離膜。此外，參照?qǐng)D4,可以在表面上形成第一絕緣膜312a并且該變型可以在根據(jù)多種制 造工藝而選擇性地使用。
[0069] 此外，如圖3所示，基極接觸區(qū)305包括在基極接觸區(qū)305的一部分處以與基極接 觸區(qū)305不同的導(dǎo)電類(lèi)型摻雜的一個(gè)或更多個(gè)反摻雜區(qū)315。
[0070] S卩，通過(guò)在P+基極接觸區(qū)305的一部分處在一個(gè)或更多個(gè)N型反摻雜區(qū)315上執(zhí) 行反摻雜為N型導(dǎo)體來(lái)增加 P+基極接觸區(qū)305與N+發(fā)射極區(qū)307之間的電阻。
[0071] 如上所述，當(dāng)執(zhí)行用于增加電阻的反摻雜時(shí)，可以利用用于形成N+發(fā)射極區(qū)307 或N+集電極區(qū)302的N+摻雜工藝而不是利用隔離工藝來(lái)在基極接觸區(qū)305的相同區(qū)域上 同時(shí)執(zhí)行反摻雜。
[0072] 因此，通過(guò)在P+基極接觸區(qū)305中的兩個(gè)或更多個(gè)位置處分開(kāi)地形成N型摻雜區(qū) 315,根據(jù)N摻雜區(qū)的數(shù)量擴(kuò)散N型摻雜劑，使得可以調(diào)節(jié)P+基極接觸區(qū)305的電阻。當(dāng)反 摻雜區(qū)305之間的間隙大時(shí)，P+基極接觸區(qū)305的電阻減小，然而當(dāng)該間隙小時(shí)，P+基極接 觸區(qū)305的電阻增大，使得ESD保護(hù)器件的特征可以根據(jù)間隙距離進(jìn)行調(diào)節(jié)。
[0073] 通過(guò)調(diào)節(jié)晶體管的電阻，例如，BJT器件的電阻，可以通過(guò)快速增加響應(yīng)于應(yīng)力電 流的輸入的基極的電位來(lái)實(shí)現(xiàn)快速導(dǎo)通。如上所述，外部不需要添加特定晶體管，使得可以 有助于器件的尺寸的減小。
[0074] 此外，參照?qǐng)D5,在根據(jù)一種實(shí)施例的用于高電壓的ESD晶體管中，集電極區(qū)302、 基極接觸區(qū)305和發(fā)射極區(qū)307均可以形成為在水平截面具有多個(gè)邊緣的八角形。換言之， 角為鈍角，而不是90度角。
[0075] 因此，在集電極區(qū)302、基極接觸區(qū)305和發(fā)射極區(qū)307的水平橫截面包括角部時(shí)， 例如對(duì)于硅，角部基本上制成橢圓形或圓形的曲線，并且不存在尖銳的角部。因此，可以防 止在低電壓水平下由于電場(chǎng)在結(jié)構(gòu)體的尖銳的角部處集中而產(chǎn)生的故障。
[0076] 為此，發(fā)射極區(qū)307的截面積可以設(shè)置為10 μ m2或更大以與ESD應(yīng)力對(duì)應(yīng)，并且 集電極區(qū)302和分接區(qū)317的截面積可以設(shè)置為發(fā)射極區(qū)307的截面積至少1. 2倍。
[0077] 圖6是示出包括圖2A和圖2B的ESD晶體管的靜電保護(hù)電路的一個(gè)實(shí)施例的電路 圖。
[0078] 參照?qǐng)D6,靜電保護(hù)電路的一個(gè)實(shí)施例為與用于高壓應(yīng)用的ESD晶體管結(jié)合的靜 電保護(hù)電路，該靜電保護(hù)電路包括：在I/O焊盤(pán)400中的集電極C、基極電極B和發(fā)射極電 極E。集電極C連接到I/O焊盤(pán)400,發(fā)射極電極E連接到接地電極GND，并且在P+分接區(qū) 316與基極電極B之間連接有電阻器420。在發(fā)射極電極E與集電極C之間連接有二極管 410,并且電阻器420與二極管410并聯(lián)連接。
[0079] 還包括與用于高壓應(yīng)用的ESD晶體管平行連接的核心電路430,二極管410與用于 高電壓的ESD晶體管440和核心電路430平行連接。二極管410沿著與集電極C相反的方 向連接。用于高電壓的ESD晶體管440可以為BJT。
[0080] 在一種實(shí)施例中，因?yàn)樵贓SD保護(hù)電路中特定二極管410與電阻器420并聯(lián)設(shè)置， 所以可以提供更穩(wěn)的ESD保護(hù)電路。
[0081] 圖7為示出了示出ESD保護(hù)器件響應(yīng)于流入用于高壓應(yīng)用的ESD晶體管的集電極 中的正ESD應(yīng)力的TLP曲線的曲線圖。曲線1對(duì)應(yīng)于隨著增加輸入應(yīng)力電壓被測(cè)器件（DUT) 結(jié)構(gòu)的I-V曲線。以固定時(shí)間間隔（例如，100ns)向DUT結(jié)構(gòu)施加輸入應(yīng)力電壓。DUT結(jié) 構(gòu)為根據(jù)本公開(kāi)內(nèi)容的ESD保護(hù)器件。
[0082] 曲線2對(duì)應(yīng)于在施加每個(gè)ESD應(yīng)力水平之后在反向電壓下測(cè)量的漏電流?；谇?線2,無(wú)論器件是否正常操作都可以檢測(cè)到漏電流。可以向器件施加高應(yīng)力電壓直到器件功 能性失效為止。如果ESD保護(hù)器件失效了，則漏電流可能突然增加。
[0083] 在圖6中示出的實(shí)施例中，在通過(guò)添加由多晶硅或金屬制成的電阻器420而形成 的雙極性結(jié)的情況下，當(dāng)向集電極C施加正應(yīng)力時(shí)可以實(shí)現(xiàn)穩(wěn)定的BJT特征，如圖7所示。 電阻器420用于調(diào)節(jié)基極B與發(fā)射極E之間的電位。即，電阻器420可以通過(guò)增加基極的 電位引起ESD晶體管的快速導(dǎo)通。因此，可以實(shí)現(xiàn)響應(yīng)于施加到集電極C的正應(yīng)力的穩(wěn)定 BJT特征。
[0084] 然而，當(dāng)施加負(fù)應(yīng)力時(shí)，BJT沿著相反的方向按發(fā)射極E、基極B和集電極C的順序 導(dǎo)通，使得由于發(fā)射極E的薄結(jié)合而在低電壓水平下容易產(chǎn)生故障。
[0085] 因此，通過(guò)單獨(dú)利用電阻器420可能降低ESD應(yīng)力抗干擾水平，如在所示出的ESD 保護(hù)電流的實(shí)施例中，特定二極管410與外部電阻器420平行設(shè)置，使得該電路能夠提供更 穩(wěn)定的ESD保護(hù)。提供二極管410用于當(dāng)向接地區(qū)施加應(yīng)力時(shí)確保穩(wěn)定的BJT特征，使得 接地區(qū)中的應(yīng)力能夠通過(guò)正向PN二極管410移出到I/O焊盤(pán)。應(yīng)力不能通過(guò)ESD器件移 出，這是因?yàn)镋SD晶體管為BJT。因而可以使用附加二極管用于接收應(yīng)力。
[0086] 因?yàn)槿缟纤鲈谟糜诟唠妷旱腅SD晶體管的外部二極管與電阻器平行設(shè)置，所以 可以通過(guò)利用二極管特征來(lái)防止二極管的劣化。
[0087] 在以上所提供的ESD保護(hù)電路的多個(gè)實(shí)施例中，提供了一種通過(guò)形成通過(guò)ESD晶 體管的延伸的電流路徑可以降低鉗位電壓并且可以分流高水平的ESD電流的用于高壓應(yīng) 用的ESD晶體管。
[0088] ESD晶體管可以通過(guò)在基極接觸區(qū)中執(zhí)行部分反摻雜能夠快速響應(yīng)于ESD事件。
[0089] 此外，可以通過(guò)在ESD晶體管的外部設(shè)置并聯(lián)的電阻器和二極管來(lái)在利用二極管 特征的同時(shí)防止二極管的劣化。
[0090] 雖然本公開(kāi)內(nèi)容包括具體實(shí)施例，但是對(duì)于本領(lǐng)域的普通技術(shù)人員明顯的是可以 在不違背權(quán)利要求及其等同物的精神和范圍條件下對(duì)這些實(shí)施例在形式上或細(xì)節(jié)上進(jìn)行 大量修改。本文中所描述的實(shí)施例僅被視為是描述意義上的，并且不用于限制目的。在每 個(gè)實(shí)施例中的各特征或各方面的描述被視為適用于其他實(shí)施例中的類(lèi)似特征或方面。在所 描述的技術(shù)以不同順序執(zhí)行的條件下，和/或在所描述的系統(tǒng)中的部件、體系結(jié)構(gòu)、器件或 電路以不同方式結(jié)合，和/或通過(guò)其他部分或其等同物代替或補(bǔ)充的條件下，可以實(shí)現(xiàn)合 適的結(jié)果。因此，本公開(kāi)內(nèi)容的范圍不受詳細(xì)描述的限定，而是受到權(quán)利要求及其等同物的 限定，在權(quán)利要求及其等同物的范圍內(nèi)的所有變化視為包括在本公開(kāi)內(nèi)容的范圍內(nèi)。
【權(quán)利要求】
1. 一種ESD晶體管，包括： 在襯底上的集電極區(qū)； 在所述襯底上的基極接觸區(qū)； 分離于所述基極接觸區(qū)的發(fā)射極區(qū)； 在所述集電極區(qū)垂直下方設(shè)置的下沉區(qū)；以及 在所述下沉區(qū)之下水平設(shè)置的埋層。
2. 根據(jù)權(quán)利要求1所述的ESD晶體管，其中所述埋層在所述下沉區(qū)和所述發(fā)射極區(qū)之 下水平地延伸。
3. 根據(jù)權(quán)利要求1所述的ESD晶體管，其中至少兩個(gè)集電極區(qū)、至少兩個(gè)基極接觸區(qū)和 至少兩個(gè)下沉區(qū)分別對(duì)稱地設(shè)置在所述發(fā)射極區(qū)的兩側(cè)；以及 N埋層延伸以連接所述發(fā)射極區(qū)的兩側(cè)處的所述兩個(gè)下沉區(qū)的下端部。
4. 根據(jù)權(quán)利要求1所述的ESD晶體管，其中所述基極接觸區(qū)包括摻雜有與所述基極接 觸區(qū)的摻雜劑不同導(dǎo)電類(lèi)型的摻雜劑的一個(gè)或更多個(gè)反摻雜區(qū)。
5. 根據(jù)權(quán)利要求1所述的ESD晶體管，還包括靠近所述集電極區(qū)設(shè)置的分接區(qū)。
6. 根據(jù)權(quán)利要求5所述的ESD晶體管，還包括設(shè)置在所述分接區(qū)與所述埋層之間的N 阱區(qū)域。
7. 根據(jù)權(quán)利要求6所述的ESD晶體管，還包括設(shè)置在所述分接區(qū)之下與所述N阱區(qū)域 接觸的P阱區(qū)域。
8. 根據(jù)權(quán)利要求1所述的ESD晶體管，還包括： 設(shè)置在所述發(fā)射極區(qū)與所述基極接觸區(qū)之間的第一絕緣膜；以及 設(shè)置在所述基極接觸區(qū)與所述集電極區(qū)之間的第二絕緣膜。
9. 根據(jù)權(quán)利要求1所述的ESD晶體管，還包括包圍所述發(fā)射極區(qū)和所述基極接觸區(qū)的 基極區(qū)。
10. 根據(jù)權(quán)利要求1所述的ESD晶體管，其中所述集電極區(qū)、所述基極接觸區(qū)和所述發(fā) 射極區(qū)均包括角部。
11. 根據(jù)權(quán)利要求9所述的ESD晶體管，其中所述基極區(qū)與所述下沉區(qū)之間的水平距離 大于所述基極區(qū)與所述埋層之間的垂直距離。
12. 根據(jù)權(quán)利要求1所述的ESD晶體管，其中所述基極區(qū)還包括至少一個(gè)包圍所述基極 區(qū)的附加摻雜區(qū)。
13. 根據(jù)權(quán)利要求9所述的ESD晶體管，其中所述第二絕緣膜的水平距離大于所述基極 區(qū)與所述埋層之間的垂直距離。
14. 根據(jù)權(quán)利要求9所述的ESD晶體管，其中所述ESD晶體管配置成使得所施加的應(yīng)力 依次通過(guò)所述集電極區(qū)、所述埋層和所述發(fā)射極區(qū)。
15. 根據(jù)權(quán)利要求1所述的ESD晶體管，還包括連接在設(shè)置在所述發(fā)射極區(qū)上的發(fā)射極 電極與設(shè)置在所述基極接觸區(qū)上的基極電極之間的電阻器。
16. 根據(jù)權(quán)利要求1所述的ESD晶體管，其中所述ESD晶體管為雙極結(jié)型晶體管。
17. 根據(jù)權(quán)利要求7所述的ESD晶體管，還包括：包含所述P阱和所述N阱的二極管。
18. -種ESD晶體管，包括： 設(shè)置在襯底上的N阱； 設(shè)置成與所述N阱接觸的P阱； 設(shè)置在所述襯底的表面上的集電極區(qū)、基極區(qū)和發(fā)射極區(qū)； 連接所述發(fā)射極區(qū)和所述基極區(qū)的電阻器；以及 連接所述P阱和所述N阱的二極管。
19. 根據(jù)權(quán)利要求18所述的ESD晶體管，其中所述電阻器包括多晶硅。
20. 根據(jù)權(quán)利要求18所述的ESD晶體管，還包括：與所述集電極區(qū)連接的埋層。
21. 根據(jù)權(quán)利要求20所述的ESD晶體管，其中所述ESD晶體管配置成使得所施加的應(yīng) 力依次通過(guò)所述集電極區(qū)、所述埋層和所述發(fā)射極區(qū)。
【文檔編號(hào)】H01L29/735GK104218077SQ201410235408
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2014年5月29日 優(yōu)先權(quán)日:2013年5月31日
【發(fā)明者】黃京鎮(zhèn) 申請(qǐng)人:美格納半導(dǎo)體有限公司