芯片裝置和制造芯片裝置的方法
【專利摘要】在各種實(shí)施例中，提供了芯片裝置和制造芯片裝置的方法。芯片裝置可包括芯片載體和安裝在芯片載體上的芯片。芯片可包括至少兩個(gè)芯片接觸部以及在芯片和芯片載體之間的將芯片粘附到芯片載體的絕緣粘合劑。該至少兩個(gè)芯片接觸部可電耦合到芯片載體。
【專利說明】芯片裝置和制造芯片裝置的方法

【技術(shù)領(lǐng)域】
[0001]各種實(shí)施例總地涉及芯片裝置和制造芯片裝置的方法。

【背景技術(shù)】
[0002]在將芯片焊接或粘附到金屬襯底之后，所焊接或粘附的芯片的冷卻可能導(dǎo)致非常高的熱機(jī)應(yīng)力。這歸因于在所使用的例如硅和銅的材料之間的熱膨脹系數(shù)(CTE)的差異。焊接一般在大約380°C的溫度處實(shí)施，而粘附一般在大約200°C的溫度處實(shí)施。硅的CTE是2.5x10_6/°C，而銅的CTE是16.5/°C。在從高溫度到低溫度的冷卻期間，不同的材料由于不同的CTE而不同地收縮。收縮中的差異可導(dǎo)致高熱機(jī)應(yīng)力。
[0003]高熱機(jī)應(yīng)力可引起在襯底內(nèi)的破裂或使薄芯片(一般〈〈100 μ m)斷裂。襯底也可由于熱機(jī)應(yīng)力而彎曲或扭曲。作為結(jié)果，隨后的例如激光鉆孔、層壓和絲焊的制造過程可能不再能被實(shí)施。因此，由于不同材料之間的CTE中的差異引起的熱機(jī)應(yīng)力影響芯片的可靠性。


【發(fā)明內(nèi)容】

[0004]在各種實(shí)施例中，提供了芯片裝置。芯片裝置可包括芯片載體和安裝在芯片載體上的芯片。芯片可包括至少兩個(gè)芯片接觸部(或芯片端子)以及在芯片和芯片載體之間的將芯片粘附到芯片載體的絕緣粘合劑。面向芯片載體的至少兩個(gè)芯片接觸部(或芯片端子)可電耦合到芯片載體。

【專利附圖】

【附圖說明】
[0005]在附圖中，相同的參考字符一般貫穿不同的視圖指代相同的部件。附圖不一定按比例，代之以一般將重點(diǎn)放在說明本發(fā)明的原理上。在下面的描述中，參考下面的附圖描述了本發(fā)明的各種實(shí)施例，其中:
圖1示出說明根據(jù)各種實(shí)施例的芯片裝置的橫截面?zhèn)纫晥D的示意圖；
圖2示出說明根據(jù)各種實(shí)施例的制造芯片的方法的示意圖；
圖3示出說明根據(jù)各種實(shí)施例的芯片裝置的橫截面?zhèn)纫晥D的示意圖；
包括圖4A到4E的圖4示出根據(jù)各種實(shí)施例的制造芯片裝置的方法；其中圖4A是根據(jù)各種實(shí)施例的具有粘附到芯片載體的多個(gè)芯片接觸部(或芯片端子)的芯片的示意圖；其中圖4B是根據(jù)各種實(shí)施例的包括芯片載體和安裝在芯片載體上的芯片的芯片裝置的示意圖；其中圖4C是根據(jù)各種實(shí)施例的包括至少橫向布置到芯片的密封材料的芯片裝置的示意圖；其中圖4D是根據(jù)各種實(shí)施例的包括延伸穿過密封材料的通孔的芯片裝置的示意圖；以及其中圖4E是根據(jù)各種實(shí)施例的包括至少一個(gè)接觸孔的芯片裝置的示意圖；
圖5示出說明根據(jù)各種實(shí)施例的芯片裝置的橫截面?zhèn)纫晥D的示意圖；
包括圖6A到6C的圖6示出根據(jù)各種實(shí)施例的制造芯片裝置的方法；其中圖6A是根據(jù)各種實(shí)施例的具有粘附到芯片載體的多個(gè)芯片接觸部(或芯片端子)的芯片的示意圖；其中圖6B是根據(jù)各種實(shí)施例的在圖案化在芯片裝置上被實(shí)施之后的芯片裝置的示意圖；以及其中圖6C是根據(jù)各種實(shí)施例的在金屬的沉積之后的芯片裝置的示意圖；以及
包括圖7A和7B的圖7示出根據(jù)各種實(shí)施例的制造芯片裝置的方法；其中圖7A是根據(jù)各種實(shí)施例的具有粘附到芯片載體的多個(gè)芯片接觸部(或芯片端子)的芯片的示意圖；以及其中圖7B是根據(jù)各種實(shí)施例的包括形成延伸穿過密封材料的通孔的芯片裝置的示意圖。

【具體實(shí)施方式】
[0006]下面的詳細(xì)描述參考附圖，附圖通過說明的方式示出特定細(xì)節(jié)和其中可實(shí)踐本發(fā)明的實(shí)施例。
[0007]詞“示例性”在本文用于意指“用作例子、實(shí)例或說明”。在本文被描述為“示例性”的任何實(shí)施例或設(shè)計(jì)不一定應(yīng)被解釋為相對于其它實(shí)施例和設(shè)計(jì)是優(yōu)選的或有利的。
[0008]關(guān)于在側(cè)或表面“之上”形成的沉積材料使用的詞“在……之上”可在本文用于意指沉積材料可在暗指的側(cè)或表面“直接地上面”形成，例如與暗指的側(cè)或表面直接接觸。關(guān)于在側(cè)或表面“之上”形成的沉積材料使用的詞“在……之上”可在本文用于意指沉積材料可在暗指的側(cè)或表面“間接地上面”形成，一個(gè)或多個(gè)額外的層安排在暗指的側(cè)或表面和沉積材料之間。
[0009]本公開的各種方面提供能夠至少部分地解決上述挑戰(zhàn)中的一些的改進(jìn)的芯片裝置和制造其的方法。
[0010]圖1是說明根據(jù)各種實(shí)施例的芯片裝置的橫截面?zhèn)纫晥D的示意圖100。芯片裝置可包括芯片載體102和安裝在芯片載體102上的芯片104。芯片104可包括例如面向芯片載體102的至少兩個(gè)芯片接觸部(或芯片端子)106和在芯片104與芯片載體102之間的將芯片104粘附到芯片載體102的(電)絕緣粘合劑108。面向芯片載體102的至少兩個(gè)芯片接觸部(或芯片端子)106可電耦合到芯片載體102。
[0011]絕緣粘合劑108可配置成適應(yīng)芯片104和芯片載體102中的不同材料的收縮(或膨脹)的差異。不同材料的收縮(或膨脹)的差異可歸因于不同的CTE。芯片104以及芯片載體102可能不再剛性地焊接或粘附到彼此。各種實(shí)施例可提供熱機(jī)應(yīng)力的減小。各種實(shí)施例可提供破裂、彎曲和/或扭曲的出現(xiàn)的減少。
[0012]一個(gè)或多個(gè)芯片接觸部106也可被稱為一個(gè)或多個(gè)芯片端子，反之亦然。芯片可包括面向芯片載體102的側(cè)、背向芯片載體102的側(cè)以及從面向芯片載體102的側(cè)延伸到背向芯片載體102的側(cè)的兩個(gè)側(cè)壁(或橫向側(cè))。
[0013]在各種實(shí)施例中，絕緣粘合劑108可部分地覆蓋至少兩個(gè)芯片接觸部(或芯片端子)106。
[0014]在各種實(shí)施例中，芯片載體102可包括引線框架(Ieadframe)。引線框架可以是預(yù)先構(gòu)造的引線框架或后構(gòu)造的引線框架。換句話說，引線框架可在將芯片載體102粘附到芯片104之如被預(yù)先制造,或可在將芯片載體102粘附到芯片104之后形成。在各種實(shí)施例中，可通過使用粘合劑108將導(dǎo)電焊盤粘附到芯片104來形成后構(gòu)造的引線框架。在各種實(shí)施例中，可通過例如借助于蝕刻和/或沖壓在未圖案化引線框架上形成溝槽或中空結(jié)構(gòu)來形成后構(gòu)造的引線框架。
[0015]在各種實(shí)施例中，芯片載體102可包括圖案化芯片載體。在各種實(shí)施例中，芯片載體102可包括有槽芯片載體。在各種實(shí)施例中，芯片載體102可包括未圖案化芯片載體。
[0016]芯片104可包括硅、鍺、硅鍺、砷化鎵或任何其它半導(dǎo)體材料中的任一種。芯片接觸部(或芯片端子)106可包括金屬和/或金屬合金，例如銅、鋁、金或任何其它適當(dāng)?shù)慕饘?。此外，芯片接觸部(或芯片端子)可包括導(dǎo)電材料。芯片載體102可包括銅、鋁、金或任何其它適當(dāng)?shù)慕饘?。芯片載體102可包括引線框架、襯底或電路板。
[0017]在各種實(shí)施例中，芯片104可包括功率芯片，例如功率半導(dǎo)體芯片。在各種實(shí)施例中，例如面向芯片載體102的至少兩個(gè)芯片接觸部(或芯片端子)106可包括功率接觸部(或功率端子)。
[0018]在各種實(shí)施例中，例如面向芯片載體102的至少兩個(gè)芯片接觸部(或芯片端子)106可包括多個(gè)芯片接觸部(或芯片端子)。
[0019]在各種實(shí)施例中，芯片104可包括功率半導(dǎo)體芯片，例如功率金屬氧化物場效應(yīng)晶體管(MOSFET)或絕緣柵雙極晶體管(IGBT)。在各種實(shí)施例中，芯片104可包括諸如MOSFET或雙極結(jié)型晶體管(BJT)的晶體管。
[0020]在各種實(shí)施例中，多個(gè)芯片接觸部(或芯片端子)可包括控制接觸部(或控制端子)和功率接觸部(或功率端子)?？刂平佑|部(或控制端子)可被稱為柵極或基極。功率接觸部(或功率端子)可被稱為源極或發(fā)射極。
[0021]而且，芯片104還可包括背向芯片載體102的至少一個(gè)另外的芯片接觸部(或芯片端子)。該至少一個(gè)另外的芯片接觸部(或芯片端子)可包括功率接觸部(或功率端子)。功率接觸部(或功率端子)可被稱為漏極或集電極。
[0022]絕緣粘合劑材料108可包括聚合物基體材料(matrix material)。電絕緣粘合劑材料可電隔離多個(gè)芯片接觸部(或芯片端子)中的每個(gè)。電絕緣粘合劑材料可提供在芯片接觸部(或芯片端子)之間或在芯片接觸部(或芯片端子)和芯片載體102之間的電隔離。電絕緣粘合劑材料可使控制接觸部與功率接觸部電隔離。換句話說，電絕緣粘合劑材料可提供在控制接觸部(或控制端子)和功率接觸部(或功率端子)之間的電隔離。各種實(shí)施例可包括粘合劑，所述粘合劑配置成提供在芯片接觸部之間或在芯片接觸部和芯片載體之間的良好且特別地可設(shè)置的電絕緣。
[0023]在各種實(shí)施例中，粘合劑可包括填料粒子。填料粒子的非限制性例子可包括氧化硅(Si02)、氧化鋁(Al2O3)或氮化硼(BN)。在各種實(shí)施例中，填料材料可幫助在芯片104的正常操作期間冷卻芯片104。
[0024]各種實(shí)施例提供雙側(cè)冷卻。
[0025]在各種實(shí)施例中，芯片裝置可包括至少一個(gè)隔離結(jié)構(gòu)。在各種實(shí)施例中，芯片裝置可包括電隔離多個(gè)芯片接觸部(或芯片端子)中的每個(gè)的隔離結(jié)構(gòu)。換句話說，芯片裝置還可包括用于提供在芯片接觸部(或芯片端子)之間和/或在芯片接觸部(或芯片端子)和芯片載體之間的電隔離的隔離結(jié)構(gòu)材料。隔離結(jié)構(gòu)可使控制接觸部(或控制端子)與功率接觸部(或功率端子)電隔離。換句話說，隔離結(jié)構(gòu)可提供在控制接觸部和功率接觸部之間的電隔離。隔離結(jié)構(gòu)可包括隔離箔。
[0026]在各種實(shí)施例中，至少一個(gè)隔離結(jié)構(gòu)可在芯片和芯片載體之間。至少一個(gè)隔離結(jié)構(gòu)可至少部分地覆蓋至少一個(gè)芯片接觸部。在各種實(shí)施例中，絕緣粘合劑可以不覆蓋所述至少兩個(gè)芯片接觸部。至少一個(gè)隔離結(jié)構(gòu)中的每個(gè)可作為單個(gè)連續(xù)層沉積在芯片接觸部之上。在各種實(shí)施例中，至少一個(gè)隔離結(jié)構(gòu)可以在未被芯片接觸部覆蓋的芯片的部分上。至少一個(gè)隔離結(jié)構(gòu)可至少部分地在絕緣粘合劑上。此外，絕緣粘合劑可至少部分地在至少一個(gè)隔離結(jié)構(gòu)上。
[0027]面向芯片載體102的至少兩個(gè)芯片接觸部(或芯片端子)106可借助于穿過粘合劑108的至少一個(gè)接觸過孔電耦合到芯片載體102。該至少一個(gè)接觸過孔可包括電氣導(dǎo)電材料。在各種實(shí)施例中，該至少一個(gè)接觸過孔可包括金屬和/或金屬合金。在各種實(shí)施例中，該至少一個(gè)接觸過孔可包括銅或鋁中的任一種。在各種實(shí)施例中，該至少一個(gè)接觸過孔可包括導(dǎo)電材料。接觸過孔可包括摻雜多晶硅。
[0028]在各種實(shí)施例中，芯片裝置可包括至少橫向相鄰于芯片104而布置的密封材料。密封材料可以是模塑材料。密封材料可至少橫向相鄰于芯片104而布置以覆蓋芯片104的側(cè)壁。密封材料還可布置在芯片104的背向芯片載體102的側(cè)之上。
[0029]在各種實(shí)施例中，芯片104可包括背向芯片載體的至少一個(gè)另外的芯片接觸部(或芯片端子)。芯片裝置還可包括延伸穿過橫向布置到芯片104的密封材料的接觸孔以使芯片載體102與背向芯片載體102的另外的芯片接觸部(或芯片端子)電耦合。接觸孔也可被稱為通孔。接觸孔可包括導(dǎo)電材料。接觸孔可包括金屬，例如銅或鋁。芯片裝置還可包括再分布結(jié)構(gòu)。再分布結(jié)構(gòu)可配置成使該另外的芯片接觸部(或芯片端子)與接觸孔電耦合。再分布結(jié)構(gòu)可包括至少一個(gè)再分布層。再分布層可以是包括將芯片104中的電路的輸入/輸出(I/O)焊盤連接到其它位置的金屬化的層。
[0030]芯片裝置還可包括延伸穿過橫向布置到芯片104的密封材料的一個(gè)或多個(gè)另外的接觸孔以使芯片載體102與背向芯片載體102的至少一個(gè)另外的芯片端子(或芯片接觸部)電耦合。該一個(gè)或多個(gè)另外的接觸孔中的每個(gè)還可與該另外的芯片端子之一電耦合。
[0031]在各種實(shí)施例中，芯片裝置可包括安裝在芯片載體102上的另外的芯片。該另外的芯片可每個(gè)包括面向芯片載體102的至少兩個(gè)芯片接觸部(或芯片端子)。芯片裝置還可包括在該另外的芯片和芯片載體102之間的絕緣粘合劑108以將該另外的芯片粘附到芯片載體102。面向芯片載體102的每個(gè)另外的芯片的至少兩個(gè)芯片接觸部(或芯片端子)可電耦合到芯片載體102。
[0032]在各種實(shí)施例中，芯片載體102可包括一個(gè)或多個(gè)襯底。在各種實(shí)施例中，芯片載體102可包括一個(gè)或多個(gè)引線框架。
[0033]圖2是說明根據(jù)各種實(shí)施例的制造芯片的方法200的示意圖。在202中，該方法可包括將芯片粘附在芯片載體上，芯片載體包括例如面向芯片載體的至少兩個(gè)芯片接觸部(或芯片端子)，其中芯片借助于在芯片和芯片載體之間形成的絕緣粘合劑粘附到芯片載體。此外，在204中，該方法可包括將例如面向芯片載體的至少兩個(gè)芯片接觸部(或芯片端子)電耦合到芯片載體。
[0034]各種實(shí)施例可消除對臨時(shí)襯底的需要，因?yàn)樾酒芍苯诱掣降叫酒d體。
[0035]在各種實(shí)施例中，將芯片粘附在芯片載體上可包括用絕緣粘合劑覆蓋至少一個(gè)芯片接觸部(或芯片端子)。
[0036]在各種實(shí)施例中，芯片載體可包括引線框架。引線框架可以是預(yù)先構(gòu)造的引線框架或后構(gòu)造的引線框架。換句話說，引線框架可在將芯片載體粘附到芯片之前被預(yù)先制造，或可在將芯片載體粘附到芯片之后形成?？赏ㄟ^使用絕緣粘合劑將導(dǎo)電焊盤粘附到芯片來形成后構(gòu)造的引線框架。在各種實(shí)施例中，可通過例如借助于蝕刻和/或沖壓在未圖案化引線框架上形成溝槽或中空結(jié)構(gòu)來形成后構(gòu)造的引線框架。
[0037]在各種實(shí)施例中，芯片可包括功率半導(dǎo)體芯片。此外，面向芯片載體的至少一個(gè)芯片接觸部(或芯片端子)可包括功率接觸部(或功率端子)。
[0038]在各種實(shí)施例中，例如面向芯片載體的至少兩個(gè)芯片接觸部(或芯片端子)可包括多個(gè)芯片接觸部(或芯片端子)。
[0039]在各種實(shí)施例中，芯片可包括功率半導(dǎo)體芯片，例如功率金屬氧化物場效應(yīng)晶體管(MOSFET)或絕緣柵雙極晶體管(IGBT )。在各種實(shí)施例中，芯片可包括諸如MOSFET或BJT的晶體管。
[0040]在各種實(shí)施例中，多個(gè)芯片接觸部(或芯片端子)可包括控制接觸部(或控制端子)和功率接觸部(功率端子)。控制接觸部(控制端子)可被稱為柵極或基極。功率接觸部(功率端子)可被稱為源極或發(fā)射極。
[0041]而且，芯片還可包括背向芯片載體的至少一個(gè)另外的芯片接觸部(或芯片端子)。該至少一個(gè)另外的芯片接觸部(或芯片端子)可包括功率接觸部(或功率端子)。功率接觸部(或功率端子)可被稱為漏極或集電極。
[0042]電絕緣粘合劑材料可電隔離多個(gè)芯片接觸部(或芯片端子)中的每個(gè)。電絕緣粘合劑材料可使控制接觸部(或控制端子)與功率接觸部(或功率端子)電隔離。
[0043]在各種實(shí)施例中，該方法還可提供形成至少一個(gè)隔離結(jié)構(gòu)以電隔離多個(gè)芯片接觸部(或芯片端子)中的每個(gè)。在各種實(shí)施例中，形成至少一個(gè)隔離結(jié)構(gòu)可包括形成至少一個(gè)隔離結(jié)構(gòu)以至少部分地覆蓋芯片接觸部。在各種實(shí)施例中，形成至少一個(gè)隔離結(jié)構(gòu)可包括將至少一個(gè)隔離結(jié)構(gòu)中的每個(gè)作為連續(xù)層沉積在每個(gè)芯片接觸部之上。在各種實(shí)施例中，形成至少一個(gè)隔離結(jié)構(gòu)包括在未被芯片接觸部覆蓋的芯片上形成至少一個(gè)隔離結(jié)構(gòu)。在各種實(shí)施例中，形成至少一個(gè)隔離結(jié)構(gòu)可包括至少部分地在粘合劑材料上形成至少一個(gè)隔離結(jié)構(gòu)。在各種實(shí)施例中，形成至少一個(gè)隔離結(jié)構(gòu)可包括至少部分地在芯片上形成至少一個(gè)隔離結(jié)構(gòu)。
[0044]在各種實(shí)施例中，該方法還可包括形成穿過絕緣粘合劑的至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))。該方法還可包括借助于穿過粘合劑的至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))將面向芯片載體的至少一個(gè)芯片接觸部(或芯片端子)電耦合到芯片載體。
[0045]在各種實(shí)施例中，該至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))可包括電氣導(dǎo)電材料。在各種實(shí)施例中，該至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))可包括金屬和/或金屬合金。該至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))可包括銅或鋁中的任一種。在各種實(shí)施例中，該至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))可包括導(dǎo)電材料，例如多晶硅。
[0046]在各種實(shí)施例中，該方法還可包括至少橫向相鄰于芯片而布置密封材料。密封材料可至少橫向相鄰于芯片而布置以覆蓋芯片的側(cè)壁。密封材料還可布置在芯片的背向芯片載體的側(cè)之上。
[0047]在各種實(shí)施例中，芯片還可包括背向芯片載體的至少一個(gè)另外的芯片接觸部(或芯片端子)。該方法還可包括形成延伸穿過橫向布置到芯片的密封材料的接觸孔以使芯片載體與背向芯片載體的另外的芯片接觸部(或芯片端子)電耦合。此外，形成接觸孔可涉及形成通孔。形成接觸孔還可包括將金屬或?qū)щ姴牧铣练e在通孔中。
[0048]該方法可包括形成延伸穿過布置到芯片的密封材料的后續(xù)接觸孔以使芯片載體與背向芯片載體的至少一個(gè)另外的芯片接觸部(或芯片端子)電耦合。一個(gè)或多個(gè)另外的接觸孔中的每個(gè)還可與另外的芯片接觸部(或芯片端子)之一電耦合。
[0049]在各種實(shí)施例中，該方法還可包括形成配置成使該另外的芯片接觸部(或芯片端子)與接觸孔電耦合的再分布結(jié)構(gòu)。再分布結(jié)構(gòu)可包括至少一個(gè)再分布層。
[0050]圖3是說明根據(jù)各種實(shí)施例的芯片裝置的橫截面?zhèn)纫晥D的示意圖300。芯片裝置可包括芯片載體302和包括至少兩個(gè)芯片端子(或芯片接觸部)306的芯片304。芯片304可由芯片載體302支撐，使得至少兩個(gè)芯片端子(或芯片接觸部)306可面向芯片載體302。芯片裝置還可提供在芯片304和芯片載體302之間的絕緣粘合劑308以將芯片304粘附到芯片載體302。芯片裝置還可提供延伸穿過粘合劑308的至少一個(gè)電氣導(dǎo)電結(jié)構(gòu)310，使得至少兩個(gè)芯片端子306電耦合到芯片載體302。
[0051]在各種實(shí)施例中，絕緣粘合劑308可部分地覆蓋至少兩個(gè)芯片端子(或芯片接觸部)306。
[0052]在各種實(shí)施例中，芯片載體302可包括引線框架。引線框架可以是預(yù)先構(gòu)造的引線框架或后構(gòu)造的引線框架。換句話說，引線框架可在將芯片載體302粘附到芯片304之前被預(yù)先制造，或可在將芯片載體302粘附到芯片304之后形成?？赏ㄟ^使用絕緣粘合劑308將導(dǎo)電焊盤粘附到芯片304來形成后構(gòu)造的引線框架。在各種實(shí)施例中，可通過在未圖案化引線框架上形成溝槽或中空結(jié)構(gòu)來形成后構(gòu)造的引線框架?？山柚谖g刻和/或沖壓來構(gòu)造引線框架。
[0053]在各種實(shí)施例中，芯片載體302可包括圖案化芯片載體。在各種實(shí)施例中，芯片載體302可包括有槽芯片載體。芯片載體302可包括未圖案化芯片載體。
[0054]芯片304可包括硅、鍺、硅鍺、砷化鎵或任何其它半導(dǎo)體材料中的任一種。芯片端子(或芯片接觸部)302可包括金屬和/或金屬合金，例如銅、鋁、金或任何其它適當(dāng)?shù)慕饘?。芯片端?或芯片接觸部)302可包括電氣導(dǎo)電材料。芯片載體302可包括銅、鋁、金或任何其它適當(dāng)?shù)慕饘俸?或金屬合金。芯片載體102可包括引線框架、襯底或電路板。
[0055]在各種實(shí)施例中，芯片304可包括功率半導(dǎo)體芯片。在各種實(shí)施例中，例如面向芯片載體302的至少兩個(gè)芯片端子(或芯片接觸部)306可包括功率端子(或功率接觸部)。
[0056]在各種實(shí)施例中，例如面向芯片載體302的至少兩個(gè)芯片端子(或芯片接觸部)306可包括多個(gè)芯片端子(或芯片接觸部)。
[0057]在各種實(shí)施例中，芯片304可包括功率半導(dǎo)體芯片,例如功率金屬氧化物場效應(yīng)晶體管(MOSFET)或絕緣柵雙極晶體管(IGBT)。在各種實(shí)施例中，芯片304可包括諸如MOSFET或BJT的晶體管。
[0058]在各種實(shí)施例中，多個(gè)芯片接觸部(或芯片端子)可包括控制端子(或控制接觸部)和功率端子(或功率接觸部)。控制端子(或控制接觸部)可被稱為柵極或基極。功率端子(或功率接觸部)可被稱為源極或發(fā)射極。
[0059]而且，芯片304還可包括背向芯片載體302的至少一個(gè)另外的芯片端子(或芯片接觸部)。該至少一個(gè)另外的芯片端子(或芯片)接觸部可包括功率端子(或功率接觸部)。功率端子(或功率接觸部)可被稱為漏極或集電極。
[0060]電絕緣粘合劑材料308可包括聚合物基體材料。電絕緣粘合劑材料可電隔離多個(gè)芯片端子(或芯片接觸部)中的每個(gè)。換句話說，電絕緣粘合劑材料可提供在芯片端子(或芯片接觸部)之間的電隔離。電絕緣粘合劑材料可提供在芯片端子(或芯片接觸部)之間的電隔離或在芯片端子(或芯片接觸部)和芯片載體302之間的電隔離。電絕緣粘合劑材料可使控制端子(或控制接觸部)與功率端子(或功率接觸部)電隔離。換句話說，電絕緣粘合劑材料可提供在控制端子(或控制接觸部)和功率端子(或功率接觸部)之間的電隔離。
[0061]在各種實(shí)施例中，粘合劑可包括填料粒子。填料粒子的非限制性例子可包括氧化硅(Si02)、氧化鋁(Al2O3)或氮化硼(BN)。
[0062]在各種實(shí)施例中，芯片裝置可包括至少一個(gè)隔離結(jié)構(gòu)。在各種實(shí)施例中，芯片裝置可包括電隔離多個(gè)芯片端子(或芯片接觸部)中的每個(gè)的隔離結(jié)構(gòu)。換句話說，芯片裝置還可包括用于提供在芯片端子(或芯片接觸部)之間和/或在芯片端子(或芯片接觸部)和芯片載體之間的電隔離的隔離結(jié)構(gòu)。隔離結(jié)構(gòu)可使控制端子(或控制接觸部)與功率端子(或功率接觸部)電隔離。換句話說，隔離結(jié)構(gòu)可提供在控制端子(控制接觸部)與功率端子(功率接觸部)之間的電隔離。隔離結(jié)構(gòu)可包括隔離箔。
[0063]在各種實(shí)施例中，該至少一個(gè)隔離結(jié)構(gòu)可在芯片和芯片載體之間。在各種實(shí)施例中，該至少一個(gè)隔離結(jié)構(gòu)可部分地覆蓋所述至少兩個(gè)芯片端子(或芯片接觸部)。在各種實(shí)施例中，絕緣粘合劑可以不覆蓋至少一個(gè)芯片端子(或芯片接觸部)。該至少一個(gè)隔離結(jié)構(gòu)可作為單個(gè)連續(xù)層沉積在芯片端子(或芯片接觸部)之上。該至少一個(gè)隔離結(jié)構(gòu)可以在未被芯片接觸部覆蓋的芯片的部分上。該至少一個(gè)隔離結(jié)構(gòu)可至少部分地在絕緣粘合劑上。絕緣粘合劑可至少部分地在該至少一個(gè)隔離結(jié)構(gòu)上。
[0064]在各種實(shí)施例中，至少一個(gè)電氣導(dǎo)電結(jié)構(gòu)310可包括至少一個(gè)接觸過孔。該至少一個(gè)接觸過孔可包括電氣導(dǎo)電材料。該至少一個(gè)接觸過孔可包括金屬和/或金屬合金。在各種實(shí)施例中，該至少一個(gè)接觸過孔可包括銅或鋁中的任一種。
[0065]在各種實(shí)施例中，芯片裝置可包括至少橫向相鄰于芯片304而布置的密封材料。密封材料可以是模塑材料。密封材料可至少橫向相鄰于芯片304而布置以覆蓋芯片304的側(cè)壁。密封材料還可布置在芯片304的背向芯片載體302的側(cè)之上。
[0066]在各種實(shí)施例中，芯片304還可包括背向芯片載體302的至少一個(gè)另外的芯片端子(或芯片接觸部)。芯片裝置還可包括延伸穿過橫向布置到芯片304的密封材料的接觸孔以使芯片載體302與背向芯片載體302的另外的芯片端子(或芯片接觸部)電耦合。接觸孔也可被稱為通孔。接觸孔可包括導(dǎo)電材料。接觸孔可包括金屬和/或金屬合金，例如銅或招。
[0067]芯片裝置可包括延伸穿過橫向布置到芯片304的密封材料的一個(gè)或多個(gè)另外的接觸孔以使芯片載體302與背向芯片載體302的至少一個(gè)另外的芯片端子(或芯片接觸部)電耦合。該一個(gè)或多個(gè)另外的接觸孔中的每個(gè)還可與另外的芯片端子(或芯片接觸部)之一電率禹合。
[0068]芯片裝置還可提供配置成使該另外的芯片端子(或芯片接觸部)與接觸孔電耦合的再分布結(jié)構(gòu)。再分布結(jié)構(gòu)可包括至少一個(gè)再分布層。再分布層可以是包括將芯片304中的電路的輸入輸出焊盤連接到其它位置的金屬化的層。
[0069]在各種實(shí)施例中，芯片裝置可包括由芯片載體302支撐的另外的芯片。該另外的芯片可每個(gè)包括面向芯片載體302的至少一個(gè)芯片端子(或芯片接觸部)。芯片裝置還可包括在該另外的芯片和芯片載體304之間的絕緣粘合劑308以將該另外的芯片粘附到芯片載體302。每個(gè)另外的芯片還可包括延伸穿過絕緣粘合劑308的至少一個(gè)電氣導(dǎo)電結(jié)構(gòu)，使得至少一個(gè)芯片端子(或芯片接觸部)電耦合到芯片載體302。
[0070]在各種實(shí)施例中，芯片載體302可包括一個(gè)或多個(gè)襯底。在各種實(shí)施例中，芯片載體302可包括一個(gè)或多個(gè)引線框架。
[0071]圖4A到E示出根據(jù)各種實(shí)施例的制造芯片裝置的方法。所示的值僅為了說明且并不意圖為限制性的。圖4A示出根據(jù)各種實(shí)施例的具有粘附到芯片載體402的多個(gè)芯片接觸部(或芯片端子)406a、406b的芯片404的示意圖400a。芯片載體402可包括圖案化芯片載體或有槽芯片載體。多個(gè)芯片接觸部(或芯片端子)406a、406b面向芯片載體402。芯片404可以是金屬氧化物場效應(yīng)晶體管(M0SFET)。多個(gè)芯片接觸部(或芯片端子)中的一個(gè)406a可包括柵極。多個(gè)芯片接觸部中的另一個(gè)406b可包括源極。芯片404可包括背向芯片載體404的至少一個(gè)另外的芯片接觸部(或芯片端子)412。另外的芯片接觸部(或芯片端子)412可包括漏極。然而，芯片接觸部可以是可互換的。例如，在各種可替代的實(shí)施例中，芯片接觸部406b可被當(dāng)作漏極，另外的芯片接觸部412可被當(dāng)作源極。在各種實(shí)施例中，芯片接觸部406a可被當(dāng)作漏極或源極，且芯片接觸部406b或另外的芯片接觸部412中的任一個(gè)可被當(dāng)作柵極。
[0072]芯片404可使用例如電絕緣粘合劑材料的粘合劑408粘附到芯片載體402。粘合劑408可包括填料材料?？商娲?，絕緣粘合劑408可以不包括填料材料，換句話說，可以沒有填料材料。填料材料的例子可包括Si02、Al2O3或BN。粘合劑408可被應(yīng)用，使得多個(gè)芯片接觸部406a、406b完全或至少部分地被覆蓋。在各種實(shí)施例中，粘合劑材料范圍可從大約I μ m到大約100 μ m,例如大約5 μ m到大約50 μ m,例如大約20 μ m到大約30 μ m。在各種實(shí)施例中，芯片載體402可具有范圍從大約50 μ m到大約500 μ m的厚度，例如大約200 μ m。在各種實(shí)施例中，芯片402和粘合劑408可具有在從大約30 μ m到大約100μ m的范圍內(nèi)的總厚度，例如大約60 μ m。在源極和柵極之間的距離可例如范圍從大約50μ m到大約300 μ m，例如大約200 μ m。各種實(shí)施例可提供其中粘合劑408的厚度可被準(zhǔn)確地設(shè)置的方法。粘合劑408的厚度的準(zhǔn)確設(shè)置可導(dǎo)致更可控制的介電強(qiáng)度。
[0073]芯片載體402可以是引線框架。引線框架中的每個(gè)引線或管腳的寬度可以大于大約100 μL?。在引線框架的引線或管腳之間的距離可以從大約100 μL?到大約200 μL?。
[0074]圖4Β示出根據(jù)各種實(shí)施例的包括芯片載體402和安裝在芯片載體402上的芯片404的芯片裝置的示意圖400b。芯片404可使用粘合劑接合在芯片載體402上。芯片404可在升高的溫度和壓力下接合在芯片載體402上。用于接合的溫度范圍可從大約100°C到大約250° C。
[0075]還可設(shè)想，芯片404可用面向芯片載體402的另外的芯片接觸部412 (B卩，漏極)粘附到的芯片載體402。另外的芯片接觸部412可至少部分地被粘合劑408覆蓋。芯片接觸部406a、406b可背向芯片載體402。
[0076] 圖4C示出根據(jù)各種實(shí)施例的包括至少橫向布置到芯片404的密封材料414的芯片裝置的示意圖400c。在各種實(shí)施例中，提供了可包括將密封材料414至少橫向布置到芯片404的方法。密封材料可包括模塑材料。在各種實(shí)施例中，密封材料414可至少橫向相鄰于芯片404而布置以覆蓋芯片404的側(cè)壁。布置密封材料414可包括使用層壓箔。
[0077]圖4D示出根據(jù)各種實(shí)施例的包括延伸穿過密封材料414的通孔416的芯片裝置的示意圖400d。在各種實(shí)施例中，形成延伸穿過密封材料的接觸孔可包括形成穿過密封材料414的通孔416。形成通孔可包括鉆孔。鉆孔可包括激光鉆孔。形成通孔可包括蝕刻。形成通孔416可包括鉆孔和蝕刻的組合。
[0078]圖4E示出根據(jù)各種實(shí)施例的包括至少一個(gè)接觸孔的芯片裝置的示意圖400e。在各種實(shí)施例中，形成延伸穿過密封材料414的接觸孔418可包括金屬的沉積。金屬的沉積包括電鍍填充、電解沉積、無電沉積和化學(xué)氣相沉積(CVD)中的任一種。在各種實(shí)施例中，形成延伸穿過密封材料414的接觸孔418可包括在形成通孔416之后金屬在通孔416中的沉積。形成接觸孔418可包括在形成通孔416之后導(dǎo)電材料在通孔416中的沉積。在各種實(shí)施例中，形成至少一個(gè)導(dǎo)電結(jié)構(gòu)410可包括金屬的沉積。金屬的沉積包括電鍍填充、電解沉積、無電沉積和化學(xué)氣相沉積(CVD)中的任一種。在各種實(shí)施例中，形成至少一個(gè)導(dǎo)電結(jié)構(gòu)410可包括導(dǎo)電材料的沉積。在各種實(shí)施例中，該方法可提供移除覆蓋至少一個(gè)芯片接觸部(或芯片端子)的粘合劑的至少一部分。在各種實(shí)施例中，該方法可提供在沉積金屬(或?qū)щ姴牧?之前移除覆蓋至少一個(gè)芯片接觸部(或芯片端子)的粘合劑的至少一部分。在各種實(shí)施例中，該方法可提供形成至少一個(gè)中空結(jié)構(gòu)或溝槽422。在各種實(shí)施例中，形成至少一個(gè)中空結(jié)構(gòu)或溝槽422可包括在金屬(或?qū)щ姴牧?的沉積之前選擇性地掩蔽芯片框架的至少一部分以形成中空結(jié)構(gòu)或溝槽422。在各種實(shí)施例中，該方法可提供形成配置成使另外的芯片接觸部412與接觸孔416電耦合的再分布結(jié)構(gòu)420。在各種實(shí)施例中，形成再分布結(jié)構(gòu)420可包括金屬或?qū)щ姴牧系某练e。金屬的沉積可包括電鍍填充、電解沉積、無電沉積和化學(xué)氣相沉積(CVD)中的任一種。在各種實(shí)施例中，沉積金屬(或?qū)щ姴牧?可同時(shí)形成下列項(xiàng)中的一個(gè)或多個(gè):再分布層420、接觸孔416和至少一個(gè)導(dǎo)電結(jié)構(gòu)410。在各種實(shí)施例中，可使用例如摻雜多晶硅的其它導(dǎo)電材料來代替金屬。導(dǎo)電材料的沉積可包括CVD。
[0079]在各種實(shí)施例中，芯片裝置可包括至少一個(gè)隔離結(jié)構(gòu)。在各種實(shí)施例中，該至少隔離結(jié)構(gòu)可在芯片404和芯片載體406之間。在各種實(shí)施例中，該至少一個(gè)隔離結(jié)構(gòu)可至少部分地覆蓋至少一個(gè)芯片接觸部406a、406b中的任一個(gè)。在各種實(shí)施例中，粘合劑408可以不覆蓋至少一個(gè)芯片接觸部406a、406b。在各種實(shí)施例中，該至少一個(gè)隔離結(jié)構(gòu)可作為單個(gè)連續(xù)層沉積在至少一個(gè)芯片接觸部406a和406b中的任一個(gè)之上。每個(gè)隔離結(jié)構(gòu)的至少一部分可在金屬(或?qū)щ姴牧?的沉積之前被移除。在各種實(shí)施例中，該至少一個(gè)隔離結(jié)構(gòu)可以在不被芯片接觸部406a和406b覆蓋的芯片404的部分上。在各種實(shí)施例中，至少一個(gè)隔離結(jié)構(gòu)可至少部分地在絕緣粘合劑408上。在各種實(shí)施例中，該至少一個(gè)隔離結(jié)構(gòu)可以至少部分地在絕緣粘合劑408上。在各種實(shí)施例中，絕緣粘合劑408可至少部分地在該至少一個(gè)隔離結(jié)構(gòu)上。
[0080]圖5是說明根據(jù)各種實(shí)施例的芯片裝置的橫截面?zhèn)纫晥D的示意圖500。芯片裝置可包括芯片載體502和安裝在芯片載體502上的芯片504。芯片504可包括面向芯片載體504的至少一個(gè)芯片接觸部(或芯片端子)506a、506b，以及在芯片和芯片載體502之間的將芯片504粘附到芯片載體502的粘合劑508。面向芯片載體502的至少一個(gè)芯片接觸部(或芯片端子)506a、506b可電耦合到芯片載體502。面向芯片載體502的至少一個(gè)芯片接觸部506a、506b可借助于穿過粘合劑508的至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))510電耦合到芯片載體。此外，芯片裝置包括背向芯片載體502的至少一個(gè)另外的芯片接觸部(或芯片端子)512。芯片裝置還可包括橫向相鄰于芯片504而布置的密封材料514以覆蓋芯片504的側(cè)壁。此外，密封材料514可布置在芯片504的背向芯片載體502的側(cè)之上。換句話說，芯片504可被完全密封(例如模制)。芯片裝置還可包括延伸穿過橫向布置到芯片504的密封材料514的接觸孔518以使芯片載體502與至少一個(gè)另外的芯片接觸部(或芯片端子)512電耦合。芯片裝置還可包括配置成使至少一個(gè)另外的芯片接觸部512與接觸孔518電耦合的再分布結(jié)構(gòu)520。此外，至少一個(gè)另外的芯片接觸部512可借助于穿過密封材料514(即，布置在芯片504的背向芯片載體502的側(cè)之上的密封材料514)的至少一個(gè)另外的接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))524電耦合到再分布結(jié)構(gòu)520。換句話說，接觸孔518可借助于至少一個(gè)另外的接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))524和再分布結(jié)構(gòu)520電耦合到另外的芯片接觸部512。
[0081]在各種實(shí)施例中，芯片裝置可包括芯片載體502和包括至少兩個(gè)芯片端子(或芯片接觸部)506的芯片504。芯片504可由芯片載體502支撐，使得至少兩個(gè)芯片端子(或芯片接觸部)506a、506b可面向芯片載體502。芯片裝置還可提供在芯片504和芯片載體502之間的絕緣粘合劑508以將芯片504粘附到芯片載體502。芯片裝置還可提供延伸穿過絕緣粘合劑508的至少一個(gè)電氣導(dǎo)電結(jié)構(gòu)510，使得至少兩個(gè)芯片端子(或芯片接觸部)306電耦合到芯片載體502。此外，芯片裝置包括背向芯片載體502的至少一個(gè)另外的芯片端子(或芯片接觸部)512。芯片裝置還可包括橫向相鄰于芯片504而布置的密封材料514以覆蓋芯片504的至少一個(gè)側(cè)壁。此外，密封材料514可布置在芯片504的背向芯片載體502的側(cè)之上。換句話說，芯片504可被密封材料514和絕緣粘合劑508完全密封。芯片裝置還可包括延伸穿過橫向布置到芯片504的密封材料514的接觸孔518以使芯片載體502與至少一個(gè)另外的芯片接觸部(或芯片端子)512電耦合。芯片裝置還可包括配置成使另外的芯片接觸部512與接觸孔518電耦合的再分布結(jié)構(gòu)520。此外，芯片裝置可包括延伸穿過密封材料514 (即，布置在芯片504的背向芯片載體502的側(cè)之上的密封材料514)的至少一個(gè)另外的電氣導(dǎo)電結(jié)構(gòu)524，使得至少一個(gè)另外的芯片端子(或芯片接觸部)512電耦合到再分布結(jié)構(gòu)520。換句話說,接觸孔518可借助于至少一個(gè)另外的電氣導(dǎo)電結(jié)構(gòu)524和再分布結(jié)構(gòu)520電耦合到另外的芯片接觸部512。
[0082]圖6A到C示出根據(jù)各種實(shí)施例的制造芯片裝置的方法。圖6A示出根據(jù)各種實(shí)施例的具有粘附到芯片載體602的多個(gè)芯片接觸部(或芯片端子)606a、606b的芯片604的示意圖600a。芯片載體602可包括未圖案化芯片載體。多個(gè)芯片接觸部(或芯片端子)606a、606b面向芯片載體602。芯片604可以是金屬氧化物場效應(yīng)晶體管(M0SFET)。多個(gè)芯片接觸部(或芯片端子)中的一個(gè)606a可包括柵極。多個(gè)芯片接觸部中的另一個(gè)接觸部604b可包括源極。芯片604可包括背向芯片載體604的至少一個(gè)另外的芯片接觸部(或芯片端子)612。另外的芯片接觸部(或芯片端子)612可包括漏極。然而，芯片接觸部可以是可互換的。例如，在各種實(shí)施例中，芯片接觸部606b可被當(dāng)作漏極，另外的芯片接觸部612可被當(dāng)作源極。在各種實(shí)施例中，芯片接觸部606a可被當(dāng)作漏極或源極，且芯片接觸部606b或另外的芯片接觸部612中的任一個(gè)可被當(dāng)作柵極。
[0083]芯片604可使用(電)絕緣粘合劑608粘附到芯片載體602。絕緣粘合劑608可包括填料材料?？商娲?，絕緣粘合劑608可以不包括填料材料。填料材料的例子可包括S12, Al2O3或BN。絕緣粘合劑608可被應(yīng)用，使得多個(gè)芯片接觸部606a、606b完全或至少部分地被覆蓋。
[0084]圖6B示出根據(jù)各種實(shí)施例的在圖案化在芯片裝置上被實(shí)施之后的芯片裝置的示意圖600b。該方法還可提供對芯片載體602圖案化。在各種實(shí)施例中，對芯片載體602圖案化包括在芯片604粘附到芯片載體602之后對芯片載體602圖案化。對芯片載體602圖案化可包括在芯片載體602上形成至少一個(gè)中空結(jié)構(gòu)或溝槽622a、622b。在各種實(shí)施例中，對芯片載體602圖案化可包括在芯片載體602的至少一部分上形成在至少兩個(gè)芯片接觸部606a、606b之上的至少一個(gè)中空結(jié)構(gòu)或溝槽622a、622b。在各種實(shí)施例中，該方法還可提供對粘合劑608圖案化。對粘合劑608圖案化可包括移除絕緣粘合劑608的部分，絕緣粘合劑608的該部分在芯片載體602的被移除以形成至少一個(gè)中空結(jié)構(gòu)或溝槽622a、622b的部分之上。在各種實(shí)施例中，對絕緣粘合劑608圖案化可包括移除絕緣粘合劑608的在至少兩個(gè)芯片接觸部606a、606b之上的至少一部分。
[0085]圖6C是根據(jù)各種實(shí)施例的在金屬(或?qū)щ姴牧?的沉積之后的芯片裝置的示意圖600c。該方法還可提供選擇性地掩蔽或覆蓋中空結(jié)構(gòu)或溝槽622a的至少一些。該方法可提供在沉積金屬(或?qū)щ姴牧?之前選擇性地掩蔽或覆蓋中空結(jié)構(gòu)或溝槽622a的至少一些。該方法還可提供沉積金屬(或?qū)щ姴牧?，使得中空結(jié)構(gòu)或溝槽622b被填充以形成至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))。金屬的沉積可包括電鍍填充、電解沉積、無電沉積和化學(xué)氣相沉積(CVD )中的任一種。導(dǎo)電材料的沉積可包括CVD。
[0086]該方法還可提供進(jìn)一步的處理，例如可在上面描述了的密封、再分布的結(jié)構(gòu)的形成和/或另外的接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))的形成。
[0087]圖7A和7B示出根據(jù)各種實(shí)施例的制造芯片裝置的方法。圖7A示出根據(jù)各種實(shí)施例的具有粘附到芯片載體702的多個(gè)芯片接觸部(或芯片端子)706a、706b的芯片704的示意圖700a。芯片載體702可包括未圖案化芯片載體。多個(gè)芯片接觸部(或芯片端子)706a、706b可面向芯片載體702。芯片704可以是金屬氧化物場效應(yīng)晶體管(M0SFET)。多個(gè)芯片接觸部(或芯片端子)中的一個(gè)706a可包括柵極。多個(gè)芯片接觸部中的另一個(gè)704b可包括源極。芯片704可包括背向芯片載體604的至少一個(gè)另外的芯片接觸部(或芯片端子)712。另外的芯片接觸部(或芯片端子)712可包括漏極。然而，芯片接觸部可以是可互換的。例如，在各種實(shí)施例中，芯片接觸部706b可被當(dāng)作漏極，另外的芯片接觸部712可被當(dāng)作源極。在各種實(shí)施例中，芯片接觸部706a可被當(dāng)作漏極或源極，且芯片接觸部706b或另外的芯片接觸部712中的任一個(gè)可被當(dāng)作柵極。
[0088]芯片704可使用例如電絕緣粘合劑材料的粘合劑708粘附到芯片載體702。粘合劑708可包括填料材料?？商娲?，粘合劑708可以不包括填料材料。填料材料的例子可包括S12、Al2O3或BN。粘合劑708可被應(yīng)用，使得多個(gè)芯片接觸部706a、706b完全或至少部分地被覆蓋。該方法還可包括至少橫向相鄰于芯片704而布置密封材料714以覆蓋芯片714的側(cè)壁。該方法還可包括將密封材料714布置在芯片704的背向芯片載體的側(cè)之上。
[0089]圖7B示出根據(jù)各種實(shí)施例的包括形成延伸穿過密封材料714的通孔716的芯片裝置的示意圖700b。在各種實(shí)施例中，形成延伸穿過密封材料的接觸孔可包括形成通孔716。形成通孔可包括鉆孔。鉆孔可包括激光鉆孔。形成通孔可包括蝕刻。形成通孔716可包括鉆孔和蝕刻的組合。
[0090]該方法還可提供對芯片載體702圖案化。在各種實(shí)施例中，對芯片載體702圖案化包括在芯片704粘附到芯片載體702之后對芯片載體702圖案化。對芯片載體702圖案化可包括在芯片載體702上形成至少一個(gè)中空結(jié)構(gòu)或溝槽722a、722b。在各種實(shí)施例中，對芯片載體702圖案化可包括在芯片載體702的至少一部分上在芯片載體上形成在至少一個(gè)芯片接觸部706a、706b之上的至少一個(gè)中空結(jié)構(gòu)或溝槽722a、722b。在各種實(shí)施例中，該方法還可提供對粘合劑708圖案化。對粘合劑708圖案化可包括移除絕緣粘合劑708的部分，絕緣粘合劑708的該部分在芯片載體702的被移除以形成至少一個(gè)中空結(jié)構(gòu)或溝槽722a、722b的部分之上。在各種實(shí)施例中，對粘合劑708圖案化可包括移除粘合劑708的在至少兩個(gè)芯片接觸部706a、706b之上的至少一部分。
[0091]該方法還可提供金屬(或?qū)щ姴牧?的沉積。該方法還可提供在沉積金屬(或?qū)щ姴牧?之前選擇性地掩蔽或覆蓋中空結(jié)構(gòu)或溝槽的至少一些。該方法還可提供沉積金屬(或?qū)щ姴牧?，使得中空結(jié)構(gòu)或溝槽(其未被掩蔽或覆蓋)被填充以形成至少一個(gè)接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))。該方法還可提供進(jìn)一步的處理，例如可在上面描述了的密封、再分布的結(jié)構(gòu)的形成和/或另外的接觸過孔(或電氣導(dǎo)電結(jié)構(gòu))的形成。
[0092]雖然已經(jīng)參考特定的實(shí)施例具體示出并描述了本發(fā)明，但是本領(lǐng)域中的技術(shù)人員應(yīng)理解，可在其中做出形式和細(xì)節(jié)上的各種改變，而不偏離如所附權(quán)利要求所限定的本發(fā)明的精神和范圍。本發(fā)明的范圍因此由所附權(quán)利要求來指示，且因此意圖涵蓋出現(xiàn)在權(quán)利要求的等效意義和范圍內(nèi)的所有改變。
【權(quán)利要求】
1.一種芯片裝置，包括: 芯片載體； 芯片，其安裝在所述芯片載體上，所述芯片包括面向所述芯片載體的至少兩個(gè)芯片接觸部；以及 絕緣粘合劑，其在所述芯片和所述芯片載體之間以將所述芯片粘附到所述芯片載體； 其中所述至少兩個(gè)芯片接觸部電耦合到所述芯片載體。
2.如權(quán)利要求1所述的芯片裝置， 其中所述絕緣粘合劑部分地覆蓋所述至少兩個(gè)芯片接觸部。
3.如權(quán)利要求1所述的芯片裝置， 其中所述芯片包括功率半導(dǎo)體芯片；以及 其中面向所述芯片載體的至少一個(gè)芯片接觸部包括功率接觸部。
4.如權(quán)利要求1所述的芯片裝置， 其中所述芯片包括 功率半導(dǎo)體芯片；以及 其中多個(gè)芯片接觸部包括控制接觸部和功率接觸部。
5.如權(quán)利要求1所述的芯片裝置， 其中所述芯片還包括背向所述芯片載體的至少一個(gè)另外的芯片接觸部。
6.如權(quán)利要求1所述的芯片裝置， 其中所述至少兩個(gè)芯片接觸部借助于穿過所述絕緣粘合劑的至少一個(gè)接觸過孔電耦合到所述芯片載體。
7.如權(quán)利要求1所述的芯片裝置，還包括: 至少橫向相鄰于所述芯片而布置的密封材料。
8.如權(quán)利要求7所述的芯片裝置， 其中所述密封材料至少橫向相鄰于所述芯片而布置以覆蓋所述芯片的側(cè)壁。
9.如權(quán)利要求8所述的芯片裝置， 其中所述芯片還包括背向所述芯片載體的至少一個(gè)另外的芯片接觸部； 其中所述芯片裝置還包括延伸穿過橫向布置到所述芯片的密封材料的接觸孔以使所述芯片載體與背向所述芯片載體的所述另外的芯片接觸部電耦合。
10.如權(quán)利要求9所述的芯片裝置，還包括: 配置成使所述另外的芯片接觸部與所述接觸孔電耦合的再分布結(jié)構(gòu)。
11.如權(quán)利要求10所述的芯片裝置， 其中所述再分布結(jié)構(gòu)包括至少一個(gè)再分布層。
12.一種用于制造芯片裝置的方法，所述方法包括: 將芯片粘附在芯片載體上，所述芯片包括至少兩個(gè)芯片接觸部， 其中所述芯片借助于在所述芯片和所述芯片載體之間形成的絕緣粘合劑粘附到所述芯片載體；以及 將所述至少兩個(gè)芯片接觸部電耦合到所述芯片載體。
13.如權(quán)利要求12所述的方法， 其中將所述芯片粘附在所述芯片載體上包括用所述絕緣粘合劑部分地覆蓋所述至少兩個(gè)芯片接觸部。
14.如權(quán)利要求12所述的方法， 其中所述芯片包括功率半導(dǎo)體芯片；以及 其中所述至少兩個(gè)芯片接觸部包括功率接觸部。
15.如權(quán)利要求12所述的方法，還包括: 形成穿過所述粘合劑的至少一個(gè)接觸過孔； 借助于穿過所述粘合劑的所述至少一個(gè)接觸過孔將面向所述芯片載體的至少一個(gè)芯片接觸部電耦合到所述芯片載體。
16.一種芯片裝置，包括: 芯片載體； 芯片，其包括至少兩個(gè)芯片端子，其中所述芯片由所述芯片載體支撐，使得所述至少兩個(gè)芯片端子面向所述芯片載體；以及 絕緣粘合劑，其在所述芯片和所述芯片載體之間以將所述芯片粘附到所述芯片載體；至少一個(gè)電氣導(dǎo)電結(jié)構(gòu)，其延伸穿過所述絕緣粘合劑，使得所述至少兩個(gè)芯片端子電耦合到所述芯片載體。
17.如權(quán)利要求16所述的芯片裝置， 其中所述絕緣粘合劑部 分地覆蓋所述至少兩個(gè)芯片端子。
18.如權(quán)利要求16所述的芯片裝置， 其中所述芯片包括功率半導(dǎo)體芯片；以及 其中面向所述芯片載體的所述至少兩個(gè)芯片端子包括功率端子。
19.如權(quán)利要求16所述的芯片裝置， 其中所述至少一個(gè)電氣導(dǎo)電結(jié)構(gòu)包括至少一個(gè)接觸過孔。
20.如權(quán)利要求16所述的芯片裝置，還包括: 至少橫向相鄰于所述芯片而布置的密封材料。
21.如權(quán)利要求20所述的芯片裝置， 其中所述密封材料至少橫向相鄰于所述芯片而布置以覆蓋所述芯片的至少一個(gè)側(cè)壁。
22.如權(quán)利要求21所述的芯片裝置， 其中所述密封材料還布置在所述芯片的背向所述芯片載體的側(cè)之上。
23.如權(quán)利要求16所述的芯片裝置， 其中所述芯片還包括背向所述芯片載體的至少一個(gè)另外的芯片端子； 其中所述芯片裝置還包括延伸穿過橫向布置到所述芯片的密封材料的接觸孔以使所述芯片載體與背向所述芯片載體的所述另外的芯片端子電耦合。
24.如權(quán)利要求23所述的芯片裝置，還包括: 配置成使所述另外的芯片端子與所述至少一個(gè)接觸孔電耦合的再分布結(jié)構(gòu)。
【文檔編號(hào)】H01L21/60GK104051314SQ201410091822
【公開日】2014年9月17日 申請日期:2014年3月13日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】E.菲爾古特, K.侯賽尼, J.馬勒, G.邁爾-貝格, R.斯泰納 申請人:英飛凌科技股份有限公司