半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明提供半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。根據(jù)一個(gè)實(shí)施方式，半導(dǎo)體裝置具備存儲(chǔ)單元、偽柵極和層間絕緣膜。上述存儲(chǔ)單元具備在半導(dǎo)體基板上相互隔開(kāi)間隔而排列的多個(gè)字線和在上述排列的端部在與上述字線之間隔開(kāi)間隔設(shè)置的選擇晶體管。上述偽柵極構(gòu)成為寬度尺寸比上述字線的在上述排列方向上的寬度尺寸大，且設(shè)置在上述字線的端部與上述選擇晶體管之間。上述層間絕緣膜設(shè)置在包含上述字線、上述偽柵極以及上述選擇晶體管的區(qū)域上方、與相鄰的各字線、上述偽柵極以及上述選擇晶體管之間，在相鄰的上述字線之間具有空洞。
【專利說(shuō)明】半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
[0001] 本申請(qǐng)是以2013年3月19日提出申請(qǐng)的在先申請(qǐng)日本專利申請(qǐng)第2013 - 056962 號(hào)作為優(yōu)先權(quán)提出的，在此主張享有優(yōu)先權(quán)的權(quán)益，并且，上述申請(qǐng)的所有內(nèi)容都通過(guò)援引 被包含于本發(fā)明。

【技術(shù)領(lǐng)域】
[0002] 此處說(shuō)明的多個(gè)實(shí)施方式在總體上涉及半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。

【背景技術(shù)】
[0003] 在半導(dǎo)體裝置中，公知有將相互隔開(kāi)間隔設(shè)置的多個(gè)字線之間利用氧化膜或者氮 化膜進(jìn)行填充的非易失性半導(dǎo)體存儲(chǔ)裝置。在這種半導(dǎo)體裝置中，伴隨著元件的微細(xì)化而 字線之間的距離變小，由于在相鄰的字線的浮動(dòng)?xùn)艠O之間、或者浮動(dòng)?xùn)艠O與擴(kuò)散層之間產(chǎn) 生的寄生電容，寫(xiě)入速度降低。因此，提出有如下的方法：在字線上以及字線間堆積填充性 低的氧化膜，通過(guò)在相鄰的浮動(dòng)?xùn)艠O之間設(shè)置氣隙(空洞）來(lái)抑制寄生電容。
[0004] 對(duì)于具有氣隙的半導(dǎo)體裝置，由于機(jī)械強(qiáng)度低，因此容易因外力或各材料所具有 的內(nèi)部應(yīng)力而變形。用于形成氣隙的填充性低的氧化膜存在因熱處理而體積收縮的傾向， 氣隙形成后的熱工序中，因氣隙膜的體積收縮而產(chǎn)生字線變形的不良情況。字線的變形不 良成為因相鄰的字線之間的距離減少而導(dǎo)致的字線間泄漏、因氣隙形狀的變形而導(dǎo)致的產(chǎn) 生裂紋的原因。


【發(fā)明內(nèi)容】

[0005] 實(shí)施方式的半導(dǎo)體裝置具備存儲(chǔ)單元、偽柵極和層間絕緣膜。上述存儲(chǔ)單元具備 在半導(dǎo)體基板上相互隔開(kāi)間隔排列的多個(gè)字線和在上述排列的端部在與上述字線之間隔 開(kāi)間隔而設(shè)置的選擇晶體管。上述偽柵極構(gòu)成為寬度尺寸比上述字線的在上述排列方向上 的寬度尺寸大、且設(shè)置在上述字線的端部與上述選擇晶體管之間。上述層間絕緣膜設(shè)置在 包含上述字線、上述偽柵極及上述選擇晶體管的區(qū)域的上方、以及相鄰的各字線、上述偽柵 極及上述選擇晶體管之間，在相鄰的上述字線之間具有空洞。
[0006] 根據(jù)上述的結(jié)構(gòu)，能夠防止字線間泄漏或因氣隙形狀的變形而導(dǎo)致的裂紋的產(chǎn) 生。

【專利附圖】

【附圖說(shuō)明】
[0007] 圖1是示出第1實(shí)施方式所涉及的NAND型閃存的一部分的說(shuō)明圖。
[0008] 圖2A至圖2E是示出上述NAND型閃存的制造方法的工序剖視圖。
[0009] 圖3是示出上述NAND型閃存的層間絕緣膜的體積收縮率的曲線圖。
[0010] 圖4A以及圖4B是分別示出上述NAND型閃存和比較例的因體積收縮而導(dǎo)致的變 形的說(shuō)明圖。
[0011] 圖5是示出偽柵極的數(shù)量與字線的變形量之間的關(guān)系的曲線圖。
[0012] 圖6是示出偽柵極的寬度與字線以及偽柵極的變形量之間的關(guān)系的曲線圖。
[0013] 圖7是示出第二實(shí)施方式所涉及的NAND型閃存的一部分的說(shuō)明圖。

【具體實(shí)施方式】
[0014] 以下，參照?qǐng)D1至圖6對(duì)第一實(shí)施方式所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制 造方法進(jìn)行說(shuō)明。在各圖中，為了進(jìn)行說(shuō)明，適當(dāng)?shù)貙⒔Y(jié)構(gòu)放大、縮小或者省略而示出。
[0015] 圖1是示出作為半導(dǎo)體裝置的一例的NAND型閃存1的一部分的剖視圖，示出存儲(chǔ) 單元陣列區(qū)域。NAND型閃存1具備：存儲(chǔ)單元陣列區(qū)域；以及周邊電路區(qū)域，在該周邊電路 區(qū)域形成有用于針對(duì)存儲(chǔ)單元陣列區(qū)域進(jìn)行寫(xiě)入、讀取、以及刪除的周邊電路。存儲(chǔ)單元陣 列區(qū)域具有多個(gè)存儲(chǔ)單元10。
[0016] 另外，圖1示出由并列的字線12構(gòu)成的NAND行、設(shè)置在字線12的并列的端部的 偽柵極14以及選擇晶體管13、設(shè)置在相鄰的選擇晶體管之間的接觸孔36。并且，存儲(chǔ)單元 10排列有多個(gè)。
[0017] 如圖1所示，在NAND型閃存1的存儲(chǔ)單元10中，在半導(dǎo)體基板11上設(shè)置有隔開(kāi) 規(guī)定間隔排列的多個(gè)字線12、和設(shè)置于排列的端部的選擇晶體管13。
[0018] 在存儲(chǔ)單元10的兩端部，在選擇晶體管13與多個(gè)字線12中的端部的字線12之 間，分別設(shè)置有一個(gè)寬度比字線12的寬度寬且機(jī)械強(qiáng)度高的偽柵極14。
[0019] 多個(gè)字線12、選擇晶體管13、以及偽柵極14均具備具備形成于半導(dǎo)體基板11的 層疊柵構(gòu)造15。層疊柵構(gòu)造15通過(guò)在半導(dǎo)體基板11上依次層疊由氧化硅膜形成的隧道氧 化膜21 (第一絕緣膜)、由多晶硅膜形成的浮動(dòng)?xùn)艠O22、內(nèi)聚晶絕緣膜23 (第二絕緣膜)、控 制柵極24、以及利用干法蝕刻形成字線12時(shí)作為掩膜使用的掩膜層25而構(gòu)成。
[0020] 控制柵極24由多晶硅24a和導(dǎo)電性材料24b的層疊構(gòu)造形成，作為導(dǎo)電性材料， 能夠使用W、Ni、Ti、Co、Pt、Pd、Ta、Mo等金屬，以及它們的氮化膜、硅化物膜、或者是它們的 層疊構(gòu)造。
[0021] 作為掩膜層25,能夠使用硅、Al、Ti等的氮化膜、氧化膜、或者是它們的層疊膜。
[0022] 在包括多個(gè)字線12、選擇晶體管13、以及偽柵極14的層疊柵構(gòu)造15的存儲(chǔ)單元 10的上方以及相鄰的層疊柵構(gòu)造15之間堆積有由氧化硅膜形成的層間絕緣膜31。
[0023] 氧化硅膜例如通過(guò)填充性低的堆積方法即等離子體CVD法形成，因此，在相鄰的 多個(gè)字線12、選擇晶體管13、偽柵極14之間形成有氣隙31a (空洞)。利用該氣隙31a確保 相鄰的字線12的浮動(dòng)?xùn)艠O22之間的絕緣。另外，也包含氣隙31a未由層間絕緣膜31完全 包圍的情況。并且，存在在選擇晶體管13與偽柵極14之間并未形成有氣隙31a的情況。
[0024] 在選擇晶體管13的側(cè)壁部形成有由氧化硅膜形成的隔離氧化膜33。此外，以覆蓋 層間絕緣膜31上以及隔離氧化膜33上的方式堆積形成有由氮化硅膜形成的襯墊層34。
[0025] 在相鄰的選擇晶體管13之間設(shè)置有接觸孔36。在襯墊層34上堆積形成有由氧化 硅膜形成的第二層間絕緣膜35,在層間絕緣膜35內(nèi)設(shè)置有與接觸孔36連接的配線槽37。 在接觸孔36以及配線槽37內(nèi)成膜有導(dǎo)電性材料38。作為導(dǎo)電性材料38,能夠使用W、Ni、 Ti、Co、Pt、Pd、Ta、Mo等金屬以及它們的氮化膜、硅化物膜、或者是它們的層疊構(gòu)造。
[0026] 如圖1所示，設(shè)字線12的在并列方向上的寬度尺寸為W1，偽柵極14的寬度尺寸 W2設(shè)定成比各字線12的寬度尺寸W1大、且比選擇晶體管13的寬度尺寸W3小。偽柵極14 的寬度尺寸W2設(shè)定成在字線12的排列的間距P1以上、且在選擇晶體管13的寬度尺寸W3 的1 / 2以下。偽柵極14與選擇晶體管13之間的間隔d2在字線12的排列間距P1以下。
[0027] 以下，參照?qǐng)D2A至圖2E對(duì)半導(dǎo)體裝置1的制造方法進(jìn)行說(shuō)明。圖2A至圖2E僅 示出與圖1的左半部分對(duì)應(yīng)的部分。首先，如圖2A所示形成字線12。對(duì)于字線12的加工 工序，首先利用通常的NAND型閃存1的制造工序在半導(dǎo)體基板11上形成由氧化硅膜形成 的隧道氧化膜21、由多晶硅膜形成的浮動(dòng)?xùn)艠O22。沿著與圖2A的方向垂直的方向(位線方 向）隔開(kāi)規(guī)定間隔將浮動(dòng)?xùn)艠O22、隧道氧化膜21、以及半導(dǎo)體基板11除去而形成槽。在該 槽中填充氧化硅膜至規(guī)定的高度，從而形成元件分離區(qū)域(未圖示)。以覆蓋浮動(dòng)?xùn)艠O22以 及元件分離區(qū)域的方式形成內(nèi)聚晶絕緣膜23,并在內(nèi)聚晶絕緣膜23上層疊控制柵極24、以 及掩膜層25。通過(guò)RIE (反應(yīng)性離子蝕刻)處理，殘留以規(guī)定間距P1并排的規(guī)定寬度W1的 字線12、和與字線12的端部相鄰地形成有偽柵極14和選擇晶體管13的區(qū)域A1。由此，形 成并加工以規(guī)定間隔并排的多個(gè)字線12。
[0028] 其次，如圖2B所示，通過(guò)RIE (反應(yīng)性離子蝕刻）處理，殘留在端部的字線12的旁 邊隔開(kāi)規(guī)定間隔dl配置的規(guī)定寬度W2的偽柵極14、和在該偽柵極14的旁邊隔開(kāi)規(guī)定間隔 d2配置的規(guī)定寬度W3的選擇晶體管13,將區(qū)域A1的一部分除去，由此來(lái)加工偽柵極14和 選擇晶體管13。即、在加工字線12后，在加工選擇晶體管13的同時(shí)形成偽柵極14。
[0029] 另外，代替上述圖2A以及圖2B的步驟，也可以借助加工字線12時(shí)的蝕刻處理將 端部的字線12與偽柵極14之間的部分以及偽柵極14和選擇晶體管13之間的部分除去， 由此能夠在加工字線12的同時(shí)形成偽柵極14。即、也可以在加工字線12的同時(shí)形成偽柵 極14,然后加工選擇晶體管13?；蛘?，也可以同時(shí)形成字線12、偽柵極14、以及選擇晶體管 13。
[0030] 其次，如圖2C所示，利用例如等離子體CVD法在包含字線12、偽柵極14、以及選擇 晶體管13的區(qū)域上堆積氧化硅膜而形成層間絕緣膜31。層間絕緣膜31覆蓋字線12、偽柵 極14、以及選擇晶體管13的上部，并且填充在相鄰的各字線12、偽柵極14、選擇晶體管13 的層疊柵構(gòu)造15之間。另外，由于等離子體CVD法是填充性并不好的堆積方法，因此一部分 區(qū)域未被填充。因此，該部分成為氣隙31a，在相鄰的層疊柵構(gòu)造15之間形成有氣隙31a。
[0031] 接著，如圖2D所示，利用RIE處理將相鄰的存儲(chǔ)單元10的選擇晶體管13之間的 層間絕緣膜31的一部分除去而形成隔離絕緣膜33。此外，利用例如等離子體CVD法依次成 膜襯墊層34以及第二層間絕緣膜35。
[0032] 如圖2E所示，利用RIE處理在第二層間絕緣膜35內(nèi)形成接觸孔36以及配線槽 37。在接觸孔36以及配線槽37內(nèi)成膜導(dǎo)電性材料38,并利用CMP (化學(xué)機(jī)械拋光)將配線 槽37以外的第二層間絕緣膜35上的導(dǎo)電性材料38除去，由此形成圖1的構(gòu)造。
[0033] 在上述半導(dǎo)體裝置的制造工序中存在多個(gè)熱處理工序。例如，在襯墊層34成膜 后，基于所注入的雜質(zhì)的活化、和伴隨著擴(kuò)散、注入的晶片結(jié)晶構(gòu)造的損傷修復(fù)的目的，進(jìn) 行退火處理。此時(shí)，層間絕緣膜31成為例如950°C左右的高溫。
[0034] 圖3中示出構(gòu)成層間絕緣膜31的氧化硅膜的溫度與體積收縮率之間的關(guān)系。如 圖3所示，通過(guò)在退火處理時(shí)成為950°左右的高溫，層間絕緣膜31因熱的影響而體積收縮 大約3%。
[0035] 圖4A以及圖4B是分別針對(duì)本實(shí)施方式所涉及的NAND型閃存1、和作為比較例而 未形成偽柵極14的構(gòu)造的NAND型閃存100,示出襯墊層34成膜后的退火工序中的變形的 情形的說(shuō)明圖。如圖4B所示，當(dāng)層間絕緣膜31體積收縮時(shí)，如箭頭所示在字線12的排列的 端部作用有朝向存儲(chǔ)單元10的中央的力。微細(xì)的字線12的寬度尺寸小、且在字線12之間 形成有氣隙31a的構(gòu)造中，機(jī)械強(qiáng)度低，因此，容易因伴隨著該體積收縮的力而發(fā)生變形。 在不形成偽柵極14的構(gòu)造的NAND型閃存100中，對(duì)于與選擇柵13相鄰的端部的字線12， 與NAND行中央付近的字線12相比，構(gòu)造的非對(duì)稱性大，因此容易發(fā)生應(yīng)力集中，伴隨著層 間絕緣膜31的體積收縮的變形量大。因而，因熱處理時(shí)的體積收縮的影響，字線12以朝存 儲(chǔ)單元10的中央歪扭的方式變形。在圖4A的本實(shí)施方式所涉及的NAND型閃存1中，通過(guò) 在字線12與選擇柵13之間，形成具有比字線12的寬度大且比選擇柵13的寬度小的寬度 的偽柵極14,構(gòu)造的非對(duì)稱性降低，應(yīng)力集中得到緩和，由此，字線12的變形被抑制。
[0036] 圖5示出形成有偽柵極14的本實(shí)施方式、作為比較例而未形成偽柵極14的構(gòu)造 的NAND型閃存100、作為其他的實(shí)施方式而并排配置兩條偽柵極14的構(gòu)造的NAND型閃存 2中的字線12的變形量。如圖5所示，對(duì)于設(shè)置有偽柵極14的NAND型閃存1、2,與未設(shè)置 偽柵極14的構(gòu)造的NAND型閃存100相比，能夠降低字線12的變形量。
[0037] 對(duì)于本實(shí)施方式所涉及的NAND型閃存1、和未形成偽柵極14的構(gòu)造的NAND型閃 存100,使用掃描型電子顯微鏡觀察利用CMP除去配線槽37以外的第二層間絕緣膜35上 的導(dǎo)電性材料38的工序后的截面形狀，結(jié)果觀察到：在未形成偽柵極14的構(gòu)造的NAND型 閃存100中，通過(guò)對(duì)變形后的氣隙31a上施加通過(guò)CMP產(chǎn)生的外力，由此從氣隙31a的頂端 朝上層產(chǎn)生裂紋。另一方面，在本實(shí)施方式所涉及的NAND型閃存1中，并未觀察到以氣隙 31a的頂端為起點(diǎn)的裂紋的產(chǎn)生。
[0038] 圖6中示出配置有偽柵極14的NAND型閃存1中的字線12以及偽柵極14的變形 量關(guān)于偽柵極14的寬度依存性。在偽柵極14的寬度細(xì)的情況下，偽柵極14與選擇柵13的 構(gòu)造的非對(duì)稱性大，因此偽柵極14自身大幅變形。在該情況下，也成為通過(guò)偽柵極14的變 形而與字線12之間的距離減少所導(dǎo)致的字線間泄漏、因氣隙的變形而導(dǎo)致的產(chǎn)生裂紋的 原因。另一方面，當(dāng)偽柵極14的寬度寬、接近選擇柵13的寬度時(shí)，字線12與偽柵極14的 構(gòu)造的非對(duì)稱性變大，偽柵極14抑制構(gòu)造的非對(duì)稱性的效果降低，字線12的變形量増加。 如圖6中所示出的一例那樣，優(yōu)選偽柵極14的寬度設(shè)定成字線12的排列間距P1以上、且 為選擇晶體管13的寬度尺寸W3的1 / 2以下。
[0039] 根據(jù)本實(shí)施方式所涉及的半導(dǎo)體裝置1以及半導(dǎo)體裝置1的制造方法，通過(guò)在存 儲(chǔ)單元區(qū)域的端部設(shè)置寬度寬的偽柵極14,存儲(chǔ)單元10的端部的機(jī)械強(qiáng)度提高，形成氣隙 31a后的熱工序中的體積收縮所導(dǎo)致的變形被抑制。即、在本實(shí)施方式中，在存儲(chǔ)單元10端 部，能夠利用寬度寬且機(jī)械強(qiáng)度高的偽柵極14承受朝向中央的力，因此能夠抑制因體積收 縮而導(dǎo)致的字線12的變形。
[0040] 并且，偽柵極14是以與字線12、選擇晶體管13同樣的方式構(gòu)成的層疊構(gòu)造，因此 能夠在進(jìn)行字線12、選擇晶體管13的加工處理時(shí)同時(shí)形成，制造工序簡(jiǎn)單。
[0041] 另外，在上述實(shí)施方式中，示出在存儲(chǔ)單元10的兩端部、在選擇晶體管13和字線 12之間配置一根偽柵極14的例子，但是并不限于此，也可以在兩端部分別形成多個(gè)偽柵極 14。
[0042] 其次，參照?qǐng)D7對(duì)第二實(shí)施方式所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法 進(jìn)行說(shuō)明。
[0043] 在本實(shí)施方式中，使用NAND型閃存2。如圖7所示，在NAND型閃存2中，在存儲(chǔ)單 元10的端部、在選擇晶體管13和字線12之間設(shè)置有兩根偽柵極14。根據(jù)該實(shí)施方式，如 圖5所示，能夠?qū)⒆志€12的歪扭等的變形抑制得更小。
[0044] 對(duì)本發(fā)明的幾個(gè)實(shí)施方式進(jìn)行了說(shuō)明，但是，上述實(shí)施方式是作為例子加以提出 的，并不意圖限定發(fā)明的范圍。這些新的實(shí)施方式能夠以其他各種方式實(shí)施，能夠在不脫離 發(fā)明的主旨的范圍內(nèi)進(jìn)行各種省略、置換、變更。上述實(shí)施方式及其變形包含于發(fā)明的范圍 及主旨中，并且包含于權(quán)利要求書(shū)所記載的發(fā)明和與其等同的范圍中。
【權(quán)利要求】
1. 一種半導(dǎo)體裝置，具備： 存儲(chǔ)單元，具備在半導(dǎo)體基板上相互隔開(kāi)間隔而排列的多個(gè)字線和在上述排列的端部 在與上述字線之間隔開(kāi)間隔設(shè)置的選擇晶體管； 偽柵極，構(gòu)成為寬度尺寸比上述字線的在上述排列方向上的寬度尺寸大，且設(shè)置在上 述字線的端部與上述選擇晶體管之間；以及 層間絕緣膜，設(shè)置在包含上述字線、上述偽柵極及上述選擇晶體管的區(qū)域的上方、以及 相鄰的各字線、上述偽柵極及上述選擇晶體管之間，且在相鄰的上述字線之間具有空洞。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 上述偽柵極的寬度尺寸比上述選擇晶體管的寬度尺寸小。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 上述偽柵極的寬度尺寸為上述字線的上述排列方向上的間距以上、且為上述選擇晶體 管的寬度尺寸的1 / 2以下。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 上述偽柵極的寬度尺寸為上述字線的上述排列方向上的間距以上、且為上述選擇晶體 管的寬度尺寸的1 / 2以下。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 多個(gè)上述字線、上述選擇晶體管以及上述偽柵極分別層疊地具備第一絕緣膜、浮動(dòng)?xùn)?極、第二絕緣膜、控制電極， 上述偽柵極利用加工上述字線或者上述選擇晶體管的蝕刻處理來(lái)加工。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 多個(gè)上述字線、上述選擇晶體管以及上述偽柵極分別層疊地具備第一絕緣膜、浮動(dòng)?xùn)?極、第二絕緣膜、控制電極， 上述偽柵極利用加工上述字線或者上述選擇晶體管的蝕刻處理來(lái)加工。
7. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中， 多個(gè)上述字線、上述選擇晶體管以及上述偽柵極分別層疊地具備第一絕緣膜、浮動(dòng)?xùn)?極、第二絕緣膜、控制電極， 上述偽柵極利用加工上述字線或者上述選擇晶體管的蝕刻處理來(lái)加工。
8. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中， 多個(gè)上述字線、上述選擇晶體管以及上述偽柵極分別層疊地具備第一絕緣膜、浮動(dòng)?xùn)?極、第二絕緣膜、控制電極， 上述偽柵極利用加工上述字線或者上述選擇晶體管的蝕刻處理來(lái)加工。
9. 一種半導(dǎo)體裝置的制造方法，具備： 在半導(dǎo)體基板上形成層疊地具備第一絕緣膜、浮動(dòng)電極層、第二絕緣膜、控制電極層的 層疊柵構(gòu)造； 利用上述層疊柵構(gòu)造的蝕刻處理在半導(dǎo)體基板上加工相互隔開(kāi)間隔而排列的多個(gè)字 線. 利用上述層疊柵構(gòu)造的蝕刻處理加工設(shè)置在上述排列的端部的選擇晶體管； 在加工上述字線或者上述選擇晶體管時(shí)，在上述排列的端部的上述字線與上述選擇晶 體管之間，形成構(gòu)成為寬度尺寸比上述字線的上述排列方向上的寬度尺寸大的偽柵極。
【文檔編號(hào)】H01L21/8247GK104064523SQ201410088960
【公開(kāi)日】2014年9月24日 申請(qǐng)日期:2014年3月12日 優(yōu)先權(quán)日:2013年3月19日
【發(fā)明者】伊藤祥代 申請(qǐng)人:株式會(huì)社東芝