本申請(qǐng)的主題關(guān)于使用和制造可再編程非易失性存儲(chǔ)器單元陣列的結(jié)構(gòu)，尤其涉及形成在半導(dǎo)體基板上及之上的存儲(chǔ)器儲(chǔ)存元件的三維陣列。

背景技術(shù)：
利用閃存的可再編程非易失性大數(shù)據(jù)儲(chǔ)存系統(tǒng)的使用廣泛地用于存儲(chǔ)計(jì)算機(jī)文檔的數(shù)據(jù)、照片和其它類(lèi)型主機(jī)產(chǎn)生和/或使用的數(shù)據(jù)。通常形式的閃存是通過(guò)連接器可移動(dòng)連接到主機(jī)的卡。有很多可購(gòu)買(mǎi)到的不同的閃存卡，例如，以商標(biāo)CompactFlash(CF)、MultiMediaCard(MMC)、SecureDigital(SD)、miniSD、microSD、MemoryStick、MemoryStickMicro、xD-PictureCard、SmartMedia和TransFlash銷(xiāo)售的閃存卡。這些卡根據(jù)它們的規(guī)范具有唯一的機(jī)械插頭和/或電氣接口，并且插入匹配的提供為主機(jī)的一部分或者與其連接的插座中。廣泛使用的另一種形式的閃存系統(tǒng)是閃存驅(qū)動(dòng)器，是小而長(zhǎng)的封裝體形式的手持存儲(chǔ)系統(tǒng)，具有串行總線(USB)插頭用于與主機(jī)連接，將其插入主機(jī)的USB插座中。此處的受讓人桑迪士克公司以其Cruzer、Ultra和ExtremeContour商標(biāo)銷(xiāo)售閃存驅(qū)動(dòng)器。在再一種形式的閃存系統(tǒng)中，大量的存儲(chǔ)器永久地安裝在主機(jī)系統(tǒng)內(nèi)，例如在筆記本電腦內(nèi)取代通常的磁盤(pán)驅(qū)動(dòng)海量數(shù)據(jù)存儲(chǔ)系統(tǒng)。這三種形式的海量數(shù)據(jù)存儲(chǔ)系統(tǒng)的每一個(gè)通常包括相同類(lèi)型的閃存陣列。它們的每一個(gè)也通常包含其自己的存儲(chǔ)器控制器和驅(qū)動(dòng)器，但是也有某些僅存儲(chǔ)器的系統(tǒng)，代之至少部分地由與存儲(chǔ)器連接的主機(jī)執(zhí)行的軟件控制。閃存一般地形成在一個(gè)或多個(gè)集成電路芯片上，并且控制器形成在另一個(gè)電路芯片上。但是，在某些存儲(chǔ)器系統(tǒng)中，其包括控制器，尤其是嵌入主機(jī)內(nèi)的那些，存儲(chǔ)器、控制器和驅(qū)動(dòng)器常常形成在單一的集成電路芯片上。有兩個(gè)主要技術(shù)使數(shù)據(jù)在主機(jī)和閃存系統(tǒng)之間通信。一種是：系統(tǒng)產(chǎn)生或接收的數(shù)據(jù)文檔的地址映射入為系統(tǒng)建立的連續(xù)邏輯地址空間的不同范圍。地址空間的范圍一般地不充分覆蓋系統(tǒng)能處理的全部地址范圍。作為一個(gè)示例，磁盤(pán)存儲(chǔ)驅(qū)動(dòng)器通過(guò)這樣的邏輯地址空間與計(jì)算機(jī)或其它主機(jī)系統(tǒng)通信。主機(jī)系統(tǒng)保持跟蹤由文件分配表(FAT)給其分配文件的邏輯地址，并且存儲(chǔ)器系統(tǒng)支持這些邏輯地址的地圖成為其中存儲(chǔ)數(shù)據(jù)的物理存儲(chǔ)地址。商業(yè)可購(gòu)買(mǎi)的大部分存儲(chǔ)卡和閃存驅(qū)動(dòng)器利用該類(lèi)型的接口，因?yàn)樗c主機(jī)與其具有常規(guī)連接的磁盤(pán)驅(qū)動(dòng)器匹配。在兩種技術(shù)的第二種中，電子系統(tǒng)產(chǎn)生的數(shù)據(jù)文件被唯一地識(shí)別，并且它們的數(shù)據(jù)通過(guò)偏移量邏輯編址在文件內(nèi)。然后，這些文件的標(biāo)識(shí)符直接繪制在存儲(chǔ)器系統(tǒng)中成為物理存儲(chǔ)器位置。例如，在專(zhuān)利申請(qǐng)公開(kāi)號(hào)US2006/0184720Al中也描述和對(duì)比了兩種類(lèi)型的主機(jī)/存儲(chǔ)器系統(tǒng)接口。閃存系統(tǒng)一般地利用具有存儲(chǔ)器單元陣列的集成電路，其根據(jù)其中存儲(chǔ)的數(shù)據(jù)單個(gè)存儲(chǔ)控制存儲(chǔ)器單元閾值電平的電荷。導(dǎo)電的浮置柵極最普遍地提供為存儲(chǔ)器單元的一部分來(lái)存儲(chǔ)電荷，但是交替地采用電荷誘捕材料。NAND結(jié)構(gòu)通常優(yōu)選為用于大容量海量存儲(chǔ)系統(tǒng)所用的存儲(chǔ)單元陣列。其它的結(jié)構(gòu)，例如NOR，一般地用于小容量存儲(chǔ)器。NAND閃存陣列及其操作作為閃存系統(tǒng)一部分的示例可參見(jiàn)美國(guó)專(zhuān)利號(hào)5,570,315、5,774,397、6,046,935、6,373,746、6,456,528、6,522,580、6,643,188、6,771,536、6,781,877和7,342,279。存儲(chǔ)器單元陣列中存儲(chǔ)的數(shù)據(jù)的每個(gè)位所需的集成電路面積量近年來(lái)已經(jīng)顯著減小，并且目標(biāo)是進(jìn)一步保持對(duì)其減小。閃存系統(tǒng)的成本和尺寸因此也相應(yīng)減小。NAND陣列結(jié)構(gòu)的使用對(duì)此有貢獻(xiàn)，但是也已經(jīng)采用其它方法來(lái)減小存儲(chǔ)器單元陣列的尺寸。這些其它方法之一是在半導(dǎo)體基板上形成多個(gè)二維存儲(chǔ)器單元陣列，在不同平面中一個(gè)在另一個(gè)上，取代更加典型的單一陣列。美國(guó)專(zhuān)利號(hào)7,023,739和7,177,191給出了集成電路的示例，其具有多個(gè)堆疊的NAND閃存單元陣列平面。另一種類(lèi)型的可再編程非易失性存儲(chǔ)器單元采用可變電阻存儲(chǔ)器元件，可設(shè)置為導(dǎo)電狀態(tài)或非導(dǎo)電狀態(tài)(或者作為選擇，分別為低電阻狀態(tài)或高電阻狀態(tài))以及某些附加的部分導(dǎo)電狀態(tài)，并且保持這樣的狀態(tài)直至隨后復(fù)位至初始條件。可變電阻元件單獨(dú)連接在兩個(gè)垂直延伸的導(dǎo)體(一般地為位線和字線)之間，它們?cè)诙S陣列中彼此交叉。這樣的元件狀態(tài)一般地通過(guò)施加在交叉導(dǎo)體上的適當(dāng)電壓改變。由于這些電壓還必須施加到大量的其它未選擇的電阻元件，因?yàn)樗鼈冄刂c編程或讀取的選擇元件狀態(tài)相同的導(dǎo)體連接，二極管通常與可變電阻元件串聯(lián)連接，以便減小可能流過(guò)它們的漏電流。用大量并聯(lián)存儲(chǔ)器單元實(shí)現(xiàn)數(shù)據(jù)讀取和編程操作的愿望導(dǎo)致讀取或編程電壓施加到非常大量的其它存儲(chǔ)器單元?？勺冸娮璐鎯?chǔ)器元件陣列和相關(guān)二極管的示例在專(zhuān)利申請(qǐng)公開(kāi)US2009/0001344Al中給出。

技術(shù)實(shí)現(xiàn)要素：
具有階梯字線的3維(3D)陣列結(jié)構(gòu)在3D非易失性存儲(chǔ)器中，存儲(chǔ)器元件布置成三維圖案，由具有x、y和z方向的直角坐標(biāo)限定，并且在z方向，從底平面到頂平面的多個(gè)平行平面堆疊在半導(dǎo)體基板之上；在z方向，多個(gè)局部位線延伸通過(guò)多層并且布置成位線柱的二維矩形陣列，具有x方向的行和y方向的列；3D非易失性存儲(chǔ)器還具有多個(gè)階梯字線，在y方向分隔開(kāi)，并在該多個(gè)位線柱之間且在多個(gè)交叉點(diǎn)與該多個(gè)位線柱分開(kāi)，各階梯字線的每一個(gè)具有一系列交替的臺(tái)階和階升，該一系列交替的臺(tái)階和階升分別在x方向和z方向延伸，橫穿過(guò)在z方向的該多個(gè)平面，每個(gè)平面中有一段。在另一個(gè)實(shí)施例中，相鄰的階梯字線在x方向偏移局部位線的間距。在另一個(gè)實(shí)施例中，相鄰的階梯字線在x方向偏移局部位線間距的一半。在另一個(gè)實(shí)施例中，相關(guān)字線驅(qū)動(dòng)器提供在頂平面之上以連接到每個(gè)階梯字線。在另一個(gè)實(shí)施例中，相關(guān)字線驅(qū)動(dòng)器提供在底平面之下以連接到每個(gè)階梯字線。在另一個(gè)實(shí)施例中，相關(guān)字線驅(qū)動(dòng)器具有沿著x方向配合在一段內(nèi)的尺寸。在另一個(gè)實(shí)施例中，階梯字線的每一段交叉位線柱的一段；并且階梯字線的段具有至少一個(gè)階升，該階升在該段中交叉上一個(gè)位線柱前升高該段。在另一個(gè)實(shí)施例中，階梯字線的每一段交叉位線柱的一段；并且該階梯字線的段具有在該段中交叉位線柱每一個(gè)后的階升。階梯字線結(jié)構(gòu)的優(yōu)點(diǎn)是，由于每一個(gè)最終可從3D存儲(chǔ)器陣列的頂部或底部訪問(wèn)和選擇，來(lái)自不同存儲(chǔ)器層的字線可容易地訪問(wèn)。這樣，互連和解碼被大大地簡(jiǎn)化，并且不需要具有多重字線并聯(lián)連接而共享有限的資源。這將避免各字線驅(qū)動(dòng)器不得不以大量字線并聯(lián)形式驅(qū)動(dòng)大負(fù)荷，并且可減少I(mǎi)CC。在給定的集成電路成本(ICC)預(yù)算內(nèi)，改善了性能?？刹捎糜沈?qū)動(dòng)功率小于CMOS裝置的裝置實(shí)現(xiàn)的驅(qū)動(dòng)器。再者，通過(guò)避免多重字線并聯(lián)連接，減少了干擾。非易失性三維可變電阻元件存儲(chǔ)器系統(tǒng)的各種方面、優(yōu)點(diǎn)、特征和細(xì)節(jié)包括在下面的其示范性示例的描述中，其描述應(yīng)與附圖相結(jié)合。這里引用的所有專(zhuān)利、專(zhuān)利申請(qǐng)、文章、其它出版物、文件和物品為了所有目的通過(guò)這樣的引用以其全文合并于本文。對(duì)于并入的出版物、文件或物品的任何一個(gè)與本申請(qǐng)之間定義或術(shù)語(yǔ)使用上的任何不一致或矛盾的部分，皆以本申請(qǐng)為主。附圖說(shuō)明圖1是示意性地示出了三維存儲(chǔ)器的一部分的等效電路的形式的三維存儲(chǔ)器的結(jié)構(gòu)。圖2是示例性存儲(chǔ)系統(tǒng)的模塊圖，其可采用圖1的三維存儲(chǔ)器。圖3提供圖1的三維陣列的兩個(gè)平面和基板，其中添加了某些結(jié)構(gòu)。圖4是圖3的平面之一的一部分的展開(kāi)圖，注釋為顯示其中編程數(shù)據(jù)的效果。圖5是圖3的平面之一的一部分的展開(kāi)圖，注釋為顯示從其讀取數(shù)據(jù)的效果。圖6示出了示例性存儲(chǔ)器儲(chǔ)存元件。圖7示出了在圖1和圖3所示的3D存儲(chǔ)器的多個(gè)平面上的讀取偏壓和漏電流。圖8示意性地示出了單側(cè)字線結(jié)構(gòu)。圖9示出了具有單側(cè)字線結(jié)構(gòu)的3D陣列的一個(gè)平面和基板。圖10示出了圖8和圖9的單側(cè)字線結(jié)構(gòu)3D陣列中漏電流的消除。圖11A示出了局部位線LBL11通過(guò)具有長(zhǎng)度y1的全局位線GBL1的一段連接到感測(cè)放大器或讀取放大器(SA)。圖11B示出了局部位線LBL13通過(guò)具有長(zhǎng)度y2的全局位線GBL1的一段連接到感測(cè)放大器。圖12示出了沿著字線驅(qū)動(dòng)器和感測(cè)放大器之間的選擇單元M的電路通道的電阻。圖13示出了位線控制電路，其保持位線電壓固定在基準(zhǔn)電壓。圖14是3D陣列一部分的立體圖，其結(jié)構(gòu)具有階梯字線。圖15示出了根據(jù)實(shí)施例的3D陣列沿著y方向的截面圖，其中相鄰存儲(chǔ)器層的字線臺(tái)階制作在位線之間。圖16示出了根據(jù)實(shí)施例的3D陣列沿著y方向的截面圖，其中各種交錯(cuò)排列的字線臺(tái)階堆疊為彼此盡可能靠近。圖17示出了從頂部到底部制造具有階梯字線的3D陣列的一系列工藝步驟。圖18示出了字線驅(qū)動(dòng)器，形成為在存儲(chǔ)器層的3D陣列的頂部上的垂直結(jié)構(gòu)。圖19A是在x-z平面上突出的有效3D陣列的截面圖的示意性圖示。圖19B示出了圖19A示意性所示的有效3D陣列的裝置結(jié)構(gòu)。圖20是根據(jù)另一個(gè)實(shí)施例在x-z平面上突出的有效3D陣列的截面圖的示意性圖示。圖21是圖19所示有效3D陣列一部分的立體圖。圖22A示出了制造圖19所示有效3D陣列的一系列工藝步驟之一，包括其中掩模層設(shè)置在字線層上以能在字線層中蝕刻溝槽。圖22B示出了制造圖19所示的有效3D陣列的一系列工藝步驟之一，包括在字線層中蝕刻溝槽。圖22C示出了制造圖19所示的有效3D陣列的一系列步驟，包括其中氧化五層沉積在字線層的頂部上，接下來(lái)是掩模層。圖22D示出了制造圖19所示的有效3D陣列的一系列工藝步驟，包括在氧化物層中蝕刻溝槽。圖22E示出了制造圖19所示的有效3D陣列的一系列工藝步驟，包括其中第二字線層形成在氧化物層的頂部上，并且通過(guò)氧化物層中的溝槽與下字線層進(jìn)行連接。圖22F示出了制造圖19所示的有效3D陣列的一系列工藝步驟，包括在第二字線層中蝕刻溝槽。圖22G示出了制造圖19所示的有效3D陣列的一系列工藝步驟，包括如圖22C所示重復(fù)其工藝用于后續(xù)氧化物層和掩模層以增加字線的階梯結(jié)構(gòu)。圖22H示出了制造圖19所示的有效3D陣列的一系列工藝步驟，包括如圖22D所示重復(fù)其工藝，在氧化物層中蝕刻溝槽，以便逐漸增加字線的階梯結(jié)構(gòu)。圖23示出了設(shè)置或重新設(shè)置R/W元件的偏置條件。具體實(shí)施方式首先參見(jiàn)圖1，示意性地且總體上示出了三維存儲(chǔ)器10的一部分的等效電路的形式的三維存儲(chǔ)器10的結(jié)構(gòu)。這是上述三維陣列的具體示例。標(biāo)準(zhǔn)三維直角坐標(biāo)系11作為基準(zhǔn)，矢量x、y和z的每一個(gè)的方向與另兩個(gè)垂直。用于選擇性連接內(nèi)部存儲(chǔ)器元件與外部數(shù)據(jù)電路的電路優(yōu)選形成在半導(dǎo)體基板13中。在該具體示例中，利用選擇或轉(zhuǎn)換裝置Qxy的二維陣列，其中x給出了裝置在x方向的相對(duì)位置，并且y給出了其在y方向的相對(duì)位置。例如，各裝置Qxy可為選擇柵極或選擇晶體管。全局位線(GBLX)在y方向延伸，并且具有在x方向由下角標(biāo)表示的相對(duì)位置。全局位線(GBLX)可分別與在x方向具有相同位置的選擇裝置Q的源極或漏極連接，盡管在讀取期間以及在典型的編程期間，僅與特定全局位線連接的一個(gè)選擇裝置此時(shí)導(dǎo)通。各選擇裝置Q的源極和漏極的另一個(gè)與局部位線(LBLxy)之一連接。局部位線在z方向垂直延伸，并且在x(行)和y(列)方向形成規(guī)則的二維陣列。為了連接一組(在該示例中，指定為一行)局部位線與對(duì)應(yīng)的全局位線，控制柵極線SGy延伸在x方向且與選擇裝置Qxy的單行的控制端子(柵極)連接，選擇裝置Qxy在y方向具有共同位置。因此，選擇裝置Qxy此時(shí)連接跨過(guò)x方向的一行局部位線(LBLxy)(在y方向具有相同位置)到對(duì)應(yīng)的全局位線(GBLX)，取決于控制柵極線SGy接收的電壓，該電壓導(dǎo)通與其連接的選擇裝置。其余的控制柵極線接收保持它們連接的選擇裝置截止的電壓。應(yīng)注意，因?yàn)閮H一個(gè)選擇裝置(Qxy)用于局部位線(LBLxy)的每一個(gè)，在x方向和y方向二者上跨過(guò)半導(dǎo)體基板的該陣列的間距可制作得非常小，并且因此存儲(chǔ)器存儲(chǔ)元件的密度很大。存儲(chǔ)器存儲(chǔ)元件Mzxy形成在多個(gè)平面中，該多個(gè)平面位于基板13之上在z方向不同距離的位置。圖1中示出有兩個(gè)平面1和2，但是一般地具有更多，例如4、6甚至更多個(gè)平面。在距離z的每個(gè)平面中，字線WLzy延伸在x方向，并且在局部位線(LBLxy)之間的y方向分隔。每個(gè)平面的字線WLzy單獨(dú)地交叉在字線任何一側(cè)上的相鄰兩個(gè)局部位線LBLxy。單獨(dú)的存儲(chǔ)器存儲(chǔ)元件Mzxy連接在相鄰于這些單獨(dú)的交叉點(diǎn)的一個(gè)局部位線LBLxy和一個(gè)字線WLzy之間。單獨(dú)的存儲(chǔ)器元件Mzxy可通過(guò)在連接存儲(chǔ)器元件的局部位線LBLxy和字線WLzy上施加適當(dāng)?shù)碾妷憾鴮ぶ贰Ｔ撾妷哼x擇為提供導(dǎo)致存儲(chǔ)器元件狀態(tài)從現(xiàn)有狀態(tài)轉(zhuǎn)變到所希望的新?tīng)顟B(tài)所需的電刺激。這些電壓的水平、持續(xù)時(shí)間和其它特性取決于存儲(chǔ)器元件所用的材料。三維存儲(chǔ)器單元結(jié)構(gòu)的每個(gè)平面一般地由至少兩層形成，其中一層中設(shè)置導(dǎo)電字線WLzy，另一層的介電材料將平面彼此電隔離。附加層也可存在于每個(gè)平面中，例如取決于存儲(chǔ)器元件Mzxy的結(jié)構(gòu)。這些平面在半導(dǎo)體基板彼此疊置地堆疊，局部位線LBLxy與每個(gè)平面的存儲(chǔ)器元件Mzxy連接，局部位線通過(guò)每個(gè)平面延伸。圖2是圖示存儲(chǔ)器系統(tǒng)的模塊圖，該存儲(chǔ)器系統(tǒng)可采用圖1的三維存儲(chǔ)器10。感測(cè)放大器和I/O電路21連接為提供(在編程期間)和接收(在讀取期間)圖1的全局位線GBLX上并聯(lián)的模擬電參量，其表示尋址存儲(chǔ)器元件Mzxy中存儲(chǔ)的數(shù)據(jù)。電路21一般地包含感測(cè)放大器用于在讀取期間將這些電參量轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)值，其數(shù)字?jǐn)?shù)值然后在線23上傳輸?shù)酱鎯?chǔ)器系統(tǒng)控制器25。相反，在陣列10中編程的數(shù)據(jù)由控制器25輸送到感測(cè)放大器和I/O電路21，然后通過(guò)在全局位線GBLx上施加適當(dāng)?shù)碾妷簩⒃摂?shù)據(jù)編程在尋址的存儲(chǔ)器元件中。對(duì)于二進(jìn)制操作，一個(gè)電壓電平一般地施加在全局位線上以表示二進(jìn)制1，并且另一個(gè)電壓電平表示二進(jìn)制0。存儲(chǔ)器元件為了讀取或編程由各字線選擇電路27和局部位線電路29施加在字線WLzy和選擇柵極控制線SGy上的電壓進(jìn)行尋址。在圖1的具體三維陣列中，選擇的字線和在一個(gè)實(shí)例中通過(guò)選擇裝置Qxy連接到全局位線GBLx的局部位線LBLxy的任何一個(gè)之間設(shè)置的存儲(chǔ)器元件可通過(guò)選擇電路27和29施加適當(dāng)?shù)碾妷憾鵀榫幊袒蜃x取進(jìn)行尋址。存儲(chǔ)器系統(tǒng)控制器25一般地從主機(jī)系統(tǒng)31接收數(shù)據(jù)且傳送數(shù)據(jù)到主機(jī)系統(tǒng)31?？刂破?5通常包含大量的隨機(jī)訪問(wèn)存儲(chǔ)器(RAM)34，用于臨時(shí)存儲(chǔ)這樣的數(shù)據(jù)和操作信息。被讀取或編程的指令、信號(hào)狀態(tài)和數(shù)據(jù)地址在控制器25和主機(jī)31之間交換。該存儲(chǔ)器系統(tǒng)用廣泛種類(lèi)的主機(jī)系統(tǒng)操作。它們包括個(gè)人計(jì)算機(jī)(PC)、膝上計(jì)算機(jī)和其它便攜式計(jì)算機(jī)、移動(dòng)電話(huà)、個(gè)人數(shù)字助理(PDA)、數(shù)字相機(jī)、數(shù)字?jǐn)z像機(jī)和便攜式音頻播放器。主機(jī)一般地包括內(nèi)置插座33用于一個(gè)或多個(gè)類(lèi)型的存儲(chǔ)器卡或閃存驅(qū)動(dòng)器，其接受存儲(chǔ)器系統(tǒng)的配對(duì)的存儲(chǔ)器系統(tǒng)插頭35，但是某些主機(jī)要求使用適配器將存儲(chǔ)器卡插入其中，其它類(lèi)型的要求使用在其間的線纜。作為選擇，存儲(chǔ)器系統(tǒng)可作為主機(jī)系統(tǒng)的整體的一部分構(gòu)建在主機(jī)系統(tǒng)中。存儲(chǔ)器系統(tǒng)控制器25將從主機(jī)接收的指令傳輸?shù)浇獯a器/驅(qū)動(dòng)器電路37。同樣，存儲(chǔ)器系統(tǒng)產(chǎn)生的狀態(tài)信號(hào)從電路37傳送到控制器25。在控制器幾乎控制所有存儲(chǔ)器操作的情況下，電路37可為簡(jiǎn)單的邏輯電路，或者可包括狀態(tài)機(jī)控制執(zhí)行給定指令所需重復(fù)的存儲(chǔ)器操作的至少某些。從解碼指令產(chǎn)生的控制信號(hào)從電路37施加到字線選擇電路27、局部位線選擇電路29以及感測(cè)放大器和I/O電路21。地址線39也從控制器連接到電路27和29，該控制器攜帶在陣列10內(nèi)訪問(wèn)的存儲(chǔ)器元件的物理地址，以執(zhí)行來(lái)自主機(jī)的指令。物理地址對(duì)應(yīng)于從主機(jī)系統(tǒng)31接收的邏輯地址，由控制器25和/或解碼器/驅(qū)動(dòng)器37進(jìn)行轉(zhuǎn)換。結(jié)果，通過(guò)施加適當(dāng)?shù)碾妷涸谶x擇裝置Qxy的控制元件上，電路29部分地尋址陣列10內(nèi)的指定的存儲(chǔ)器元件，以連接所選擇的局部位線(LBLxy)與全局位線(GBLX)。通過(guò)電路27施加適當(dāng)?shù)碾妷旱疥嚵械淖志€WLzy完成尋址。盡管圖2的存儲(chǔ)器系統(tǒng)利用圖1的三維存儲(chǔ)器元件陣列10，但是該系統(tǒng)不限于僅利用該陣列結(jié)構(gòu)。給定的存儲(chǔ)器系統(tǒng)可選擇性地結(jié)合該類(lèi)型的存儲(chǔ)器與其它類(lèi)型包括閃存的存儲(chǔ)器，例如，具有NAND存儲(chǔ)器單元陣列結(jié)構(gòu)、磁盤(pán)驅(qū)動(dòng)器或某些其它類(lèi)型存儲(chǔ)器的閃存。其它類(lèi)型的存儲(chǔ)器可具有其自己的控制器，或者在某些情況下可與三維存儲(chǔ)器單元陣列10共享控制器25，特別是如果在一個(gè)操作水平上的兩種類(lèi)型存儲(chǔ)器之間有一定的兼容性。盡管圖1的陣列中存儲(chǔ)器元件Mzxy的每一個(gè)可單獨(dú)尋址以根據(jù)引入的數(shù)據(jù)改變其狀態(tài)或者讀取其現(xiàn)有的存儲(chǔ)狀態(tài)，但是當(dāng)然優(yōu)選的是在并聯(lián)的多個(gè)存儲(chǔ)器元件的單元中編程和讀取該陣列。在圖1的三維陣列中，一個(gè)平面上的一行存儲(chǔ)器元件可平行編程和讀取。平行操作的存儲(chǔ)器元件數(shù)取決于連接到選擇的字線的存儲(chǔ)器元件數(shù)。在某些陣列中，字線可分段(圖1中沒(méi)有示出)，從而僅沿著長(zhǎng)度連接的存儲(chǔ)器元件總數(shù)的一部分可以進(jìn)行用于平行操作的尋址，即，連接到各段中選擇的一段的存儲(chǔ)器元件。數(shù)據(jù)已經(jīng)變得陳舊的先前編程的存儲(chǔ)器元件從它們先前的編程狀態(tài)尋址且再編程。并行再編程的存儲(chǔ)器元件的狀態(tài)因此通常彼此之間具有不同的開(kāi)始狀態(tài)。這對(duì)很多存儲(chǔ)器元件材料是可接受的，但是通常在重新編程一組存儲(chǔ)器元件前，優(yōu)選重新設(shè)置該組存儲(chǔ)器元件為一共同狀態(tài)。為此目的，存儲(chǔ)器元件可分組成塊，在準(zhǔn)備給它們進(jìn)行后續(xù)編程前，其中每個(gè)塊的存儲(chǔ)器元件同時(shí)復(fù)位到一共同狀態(tài)，優(yōu)選為編程狀態(tài)的一個(gè)。如果所用的存儲(chǔ)器元件的材料特征從第一狀態(tài)改變到第二狀態(tài)所用的時(shí)間遠(yuǎn)小于其從第二狀態(tài)改變到第一狀態(tài)所用的時(shí)間，則復(fù)位操作優(yōu)選選擇為引起進(jìn)行較長(zhǎng)時(shí)間的轉(zhuǎn)變。然后，編程比復(fù)位要快。復(fù)位的時(shí)間較長(zhǎng)通常是沒(méi)有問(wèn)題的，因?yàn)閺?fù)位除了陳舊數(shù)據(jù)不包含任何東西的存儲(chǔ)器元件塊一般地在后臺(tái)以高百分比的情況完成，因此不會(huì)不利地影響存儲(chǔ)器系統(tǒng)的編程性能。通過(guò)利用存儲(chǔ)器元件的塊復(fù)位，可變電阻存儲(chǔ)器元件的三維陣列可以以與電流閃存單元陣列類(lèi)似的方式操作。復(fù)位存儲(chǔ)器元件的塊到一共同狀態(tài)對(duì)應(yīng)于擦除閃存單元塊到擦除狀態(tài)。這里的存儲(chǔ)器元件的各塊可進(jìn)一步分成存儲(chǔ)器元件的多個(gè)頁(yè)，其中一頁(yè)的存儲(chǔ)器元件一起編程和讀取。這類(lèi)似于使用閃存的頁(yè)。各頁(yè)的存儲(chǔ)器元件一起編程和讀取。當(dāng)然，在編程時(shí)，要存儲(chǔ)表示為復(fù)位狀態(tài)的數(shù)據(jù)的那些存儲(chǔ)器元件不從復(fù)位狀態(tài)改變。需要改變到另一個(gè)狀態(tài)以便表示其中存儲(chǔ)數(shù)據(jù)的那些頁(yè)存儲(chǔ)器元件使其狀態(tài)由編程操作改變。使用這樣塊和頁(yè)的示例示出在圖3中，其提供圖1的陣列的平面1和2的平面示意圖。通過(guò)每個(gè)平面延伸的不同字線WLzy和通過(guò)平面延伸的局部位線LBLxy以二維方式示出。各塊由連接到一個(gè)字線兩側(cè)的存儲(chǔ)器元件構(gòu)成，或者如果字線是分段的，則由連接到在單個(gè)平面中的字線的一段的兩側(cè)的存儲(chǔ)器元件構(gòu)成。因此，在陣列的每個(gè)平面中有非常大量的這樣的塊。在圖3所示的塊中，連接到一個(gè)字線WL12兩側(cè)的存儲(chǔ)器元件M114、M124、M134、M115、M125和M135的每一個(gè)形成塊。當(dāng)然，將有更多的存儲(chǔ)器元件沿著字線長(zhǎng)度連接，但是為了簡(jiǎn)單起見(jiàn)僅示出了它們中的幾個(gè)。每個(gè)塊的存儲(chǔ)器元件連接在單一字線和局部位線的不同一個(gè)之間，也就是，對(duì)于圖3所示的塊，在字線WL12和各局部位線LBL12、LBL22、LBL32、LBL13、LBL23和LBL33之間。圖3還示出一頁(yè)。在所描述的具體實(shí)施例中，每個(gè)塊有兩頁(yè)。一頁(yè)由沿著塊的字線一側(cè)的存儲(chǔ)器元件形成，并且另一頁(yè)由沿著字線的相對(duì)側(cè)的存儲(chǔ)器元件形成。圖3標(biāo)出的示例性頁(yè)由存儲(chǔ)器元件M114、M124和M134形成。當(dāng)然，一頁(yè)將一般地具有非常大量的存儲(chǔ)器元件，以便同時(shí)能編程和讀取大量的數(shù)據(jù)。為了說(shuō)明的簡(jiǎn)便起見(jiàn)，圖3的頁(yè)僅包括幾個(gè)存儲(chǔ)器元件?，F(xiàn)在將描述圖2的存儲(chǔ)器系統(tǒng)中陣列10操作時(shí)圖1和3的存儲(chǔ)器陣列的示例性復(fù)位、編程和讀取操作。對(duì)于這些示例，使存儲(chǔ)器元件Mzxy的每一個(gè)包括非易失性存儲(chǔ)器材料，通過(guò)在存儲(chǔ)器元件上施加不同極性的電壓(或電流)或者相同極性但不同大小和/或持續(xù)時(shí)間的電壓，可在兩個(gè)不同電阻水平的穩(wěn)定狀態(tài)之間轉(zhuǎn)換。例如，一種類(lèi)型的材料可設(shè)置為在一個(gè)方向電流流過(guò)元件成為高電阻狀態(tài)，并且在另一個(gè)方向電流流過(guò)元件成為低電阻狀態(tài)?；蛘撸诓捎孟嗤妷簶O性轉(zhuǎn)換的情況下，一個(gè)元件可需要高電壓和短時(shí)間轉(zhuǎn)換到高電阻狀態(tài)以及低電壓和長(zhǎng)時(shí)間轉(zhuǎn)換到低電阻狀態(tài)。這是各存儲(chǔ)器元件的兩個(gè)存儲(chǔ)器狀態(tài)，表示數(shù)據(jù)的一個(gè)位的存儲(chǔ)，是0或1，取決于存儲(chǔ)器元件的狀態(tài)。為了復(fù)位(擦除)存儲(chǔ)器元件的塊，該塊中的存儲(chǔ)器元件設(shè)置成它們的高電阻狀態(tài)。該狀態(tài)將指定為邏輯數(shù)據(jù)狀態(tài)1，繼之以電流閃存陣列中所用的轉(zhuǎn)換，但是可選擇性地指定為0。如圖3的示例所示，一個(gè)塊包括電連接到一條字線WL或其段的所有的存儲(chǔ)器元件。一個(gè)塊是一起復(fù)位的陣列中存儲(chǔ)器元件的最小單元。它可包括幾千個(gè)存儲(chǔ)器元件。如果字線一側(cè)上的一行存儲(chǔ)器元件包括1000存儲(chǔ)器元件，例如，一個(gè)塊在字線的兩側(cè)上的兩行具有2000個(gè)存儲(chǔ)器元件。以圖3所示的塊作為示例，可采用下面的步驟復(fù)位一個(gè)塊的所有存儲(chǔ)器元件：1.由圖2的感測(cè)放大器和I/O電路21設(shè)置所有的全局位線(圖1和3的陣列中的GBL1、GBL2和GBL3)到零電壓。2.設(shè)置在塊的一個(gè)字線的任一側(cè)上的至少兩個(gè)選擇柵極線到H'伏，從而字線在y方向的每一側(cè)上的局部位線通過(guò)它們的選擇裝置連接到它們各自的全局位線，并且因此使其為零伏。使電壓H'足夠高以導(dǎo)通選擇裝置Qxy，例如，在1-3伏的范圍，一般地為2伏。圖3所示的塊包括字線WL12，從而字線任何一側(cè)上的選擇柵極線SG2和SG3(圖1)由圖2的電路29設(shè)置為H'伏，以便導(dǎo)通選擇裝置Q12、Q22、Q32、Q13、Q23和Q33。這使x方向延伸的兩個(gè)相鄰行中的局部位線LBL12、LBL22、LBL32、LBL13、LBL23和LBL33的每一個(gè)連接到全局位線GBL1、GBL2和GBL3的各自一個(gè)。在y方向彼此相鄰的兩個(gè)局部位線連接到單一的全局位線。這些局部位線然后設(shè)置為全局位線的零伏。其余的局部位線優(yōu)選保持不連接且使其電壓浮動(dòng)。3.將要復(fù)位的塊的字線設(shè)置為H伏。該復(fù)位電壓值取決于存儲(chǔ)器元件中的轉(zhuǎn)換材料，并且可在一伏的幾分之一至幾伏之間。陣列的所有其它字線，包括選擇平面1的其它字線和其它沒(méi)有選擇平面上的所有字線，設(shè)置為零伏。在圖1和3的陣列中，字線WL12設(shè)在H伏，而陣列中所有其它字線設(shè)在零伏，全部通過(guò)圖2的電路27。結(jié)果是H伏施加在塊的存儲(chǔ)器元件的每一個(gè)上。在圖3的示例性塊中，這包括存儲(chǔ)器元件M114、M124、M134、M115、M125和M135。對(duì)于作為示例所用的存儲(chǔ)器材料的類(lèi)型，通過(guò)這些存儲(chǔ)器元件產(chǎn)生的電流使已經(jīng)不在高電阻狀態(tài)的任何一個(gè)存儲(chǔ)器元件進(jìn)入復(fù)位狀態(tài)。應(yīng)注意，沒(méi)有迷途電流流動(dòng)，因?yàn)閮H一個(gè)字線具有非零電壓。塊的一個(gè)字線上的電壓可使電流僅通過(guò)塊的存儲(chǔ)器元件流到地。也沒(méi)有什么因素能驅(qū)動(dòng)未選擇和電浮置的局部位線至H伏，從而在塊外的陣列的任何其它存儲(chǔ)器元件上不存在電壓差。因此沒(méi)有電壓施加在其它塊中未選擇的存儲(chǔ)器元件上，這可能導(dǎo)致它們被非有意地干擾或復(fù)位。還應(yīng)注意，多重塊可通過(guò)設(shè)置字線和相鄰選擇柵極的任何組合分別為H或H'而同時(shí)復(fù)位。在此情況下，這樣做的不利影響僅為增加了同時(shí)復(fù)位增加了存儲(chǔ)器元件所需的電流量。這影響了所需電源的尺寸。一頁(yè)的存儲(chǔ)器元件優(yōu)選同時(shí)編程，以便提高存儲(chǔ)器系統(tǒng)操作的一致性。圖3所示頁(yè)的放大圖提供在圖4中，增加注釋以圖示編程操作。頁(yè)的各存儲(chǔ)器元件開(kāi)始在它們的復(fù)位狀態(tài)，因?yàn)槠鋲K的所有存儲(chǔ)器元件先前已經(jīng)復(fù)位。這里取復(fù)位狀態(tài)表示邏輯數(shù)據(jù)1。對(duì)于這些存儲(chǔ)器元件的任何一個(gè)，為了根據(jù)編程為頁(yè)的輸入數(shù)據(jù)存儲(chǔ)邏輯數(shù)據(jù)0，那些存儲(chǔ)器元件轉(zhuǎn)換成它們的低電阻狀態(tài)、它們的復(fù)位狀態(tài)，而頁(yè)的其余存儲(chǔ)器元件保持在復(fù)位狀態(tài)。為了編程一個(gè)頁(yè)，僅一行選擇的裝置導(dǎo)通，導(dǎo)致僅一行局部位線連接到全局位線。該連接選擇性地允許塊的兩頁(yè)的存儲(chǔ)器元件在兩個(gè)順序編程周期內(nèi)編程，然后使復(fù)位中的存儲(chǔ)器元件數(shù)與編程單元相等。參見(jiàn)圖3和4，存儲(chǔ)器元件M114、M124和M134的所示一頁(yè)內(nèi)的示例性編程操作描述如下：1.全局位線上設(shè)置的電壓是根據(jù)存儲(chǔ)器系統(tǒng)編程所接收的數(shù)據(jù)圖案。在圖4的示例中，GBL1攜載邏輯數(shù)據(jù)位1，GBL2攜載邏輯位0，并且GBL3攜載邏輯位1。位線分別設(shè)置為對(duì)應(yīng)的電壓M、H和M，如所示，其中M電位電壓為高，但不足以編程存儲(chǔ)器元件，并且H電位高至足以迫使存儲(chǔ)器元件成為編程狀態(tài)。M電位電壓可約為H電位電壓的一半，在零伏和H之間。例如，M電位可為0.7伏，并且H電位可為1.5伏。用于編程的H電位不必與復(fù)位或讀取所用的H電位相同。在此情況下，根據(jù)所接收的數(shù)據(jù)，存儲(chǔ)器元件M114和M134保持在復(fù)位狀態(tài)，而存儲(chǔ)器元件M124被編程。因此，編程電壓僅通過(guò)下面的步驟施加到該頁(yè)的存儲(chǔ)器元件M124。2.在選擇的字線WL12的情況下，設(shè)置要編程的該頁(yè)的字線為0伏。這是與其連接的該頁(yè)的存儲(chǔ)器元件的唯一字線。所有平面上的其它字線的每一個(gè)設(shè)置為M電位。這些字線電壓通過(guò)圖2的電路27施加。3.設(shè)置所選字線任何一側(cè)之下和之上的選擇柵極線之一到H'電壓電平，以便選擇一頁(yè)用于編程。對(duì)于圖3和4所示的頁(yè)，H'電壓施加在選擇柵極線SG2上，以便導(dǎo)通選擇裝置Q12、Q22和Q32(圖1)。所有其它選擇柵極線，即在該示例中的線SG1和SG3，設(shè)置為0伏，以便保持它們的選擇裝置截止。選擇柵極線電壓由圖2的電路29施加。這將一行局部位線連接到全局位線，并且保持所有其它的局部位線浮置。在該示例中，一行局部位線LBL12、LBL22和LBL32通過(guò)導(dǎo)通的選擇裝置連接到各全局位線GBL1、GBL2和GBL3，而該陣列的所有其它局部位線(LBL)保持為浮置。對(duì)于上述示例性存儲(chǔ)器元件材料，該操作的結(jié)果是編程電流IPROG通過(guò)存儲(chǔ)器元件M124傳送，因此導(dǎo)致存儲(chǔ)器元件從復(fù)位狀態(tài)改變到設(shè)置(編程)狀態(tài)。連接在選擇的字線WL12和施加了編程電壓電平H的局部位線(LBL)之間的其它的存儲(chǔ)器元件(未示出)也如此。施加上面所列編程電壓的相對(duì)時(shí)間的示例是開(kāi)始設(shè)置一頁(yè)上所選字線任何一側(cè)上的所有的全局位線(GBL)、所選的選擇柵極線(SG)、所選的字線和兩個(gè)相鄰字線和兩個(gè)相鄰字線全部為電壓電平M。此后，GBL的所選的一個(gè)根據(jù)編程的數(shù)據(jù)升高到電壓電平H，而對(duì)于編程周期的持續(xù)時(shí)間同時(shí)降低所選字線的電壓至0伏。平面1中除了選擇的字線WL12之外的字線以及未選擇的其它平面中的所有字線可弱驅(qū)動(dòng)至M、某一較低的電壓或允許浮置，以便減小作為圖2的電路27一部分的字線驅(qū)動(dòng)器必須給出的功率。通過(guò)浮置選擇的行之外的所有局部位線(在該示例中，幾乎所有的LBL12、LBL2和LBL3)，電壓可輕松地連接到所選平面1的外部字線以及其它平面的字線，其它平面允許在連接在浮置局部位線和相鄰字線之間的低電阻狀態(tài)(編程)下通過(guò)存儲(chǔ)元件浮置。這些選擇的平面的外部字線和未選擇的平面中的字線，盡管允許浮置，可最終通過(guò)編程的存儲(chǔ)器元件的結(jié)合而驅(qū)動(dòng)到電壓電平M。在編程操作期間一般地具有寄生電流，可能增加必須通過(guò)所選字線和全局位線提供的電流。在編程期間，有兩個(gè)寄生電流源，一個(gè)是在不同塊中的相鄰頁(yè)中，另一個(gè)在相同塊中的相鄰頁(yè)中。第一個(gè)示例是圖4所示的電流Ip1，來(lái)自在編程期間已經(jīng)升高至電壓電平H的局部位線LBL22。存儲(chǔ)器元件M123連接在其字線WL11上的該電壓和電壓電平M之間。該電壓差可導(dǎo)致寄生電流Ip1流動(dòng)。由于在局部位線LBL12或LBL32和字線WL11之間沒(méi)有這樣的電壓差，所以沒(méi)有這樣的寄生電流流過(guò)存儲(chǔ)器元件M113或M133的任何一個(gè)，結(jié)果，這些存儲(chǔ)器元件根據(jù)編程的數(shù)據(jù)保持在復(fù)位狀態(tài)。其它的寄生電流可類(lèi)似地從相同的局部位線LBL22流動(dòng)到其它平面中的相鄰字線。這些電流的存在可能限制了存儲(chǔ)器系統(tǒng)中可能包括的平面數(shù)，因?yàn)榭傠娏骺赡茈S著平面數(shù)的增加而增大。編程的限制是存儲(chǔ)器電源的電流容量，從而平面的最大數(shù)量在電源的尺寸和平面數(shù)之間折中。在多數(shù)情況下，一般可采用4-8個(gè)平面數(shù)。編程期間的其它寄生電流源是到相同塊中的相鄰頁(yè)。保持浮置的局部位線(幾乎所有的但是除了連接到要編程存儲(chǔ)器元件行的那些)傾向于通過(guò)任何平面上的任何編程存儲(chǔ)器元件驅(qū)動(dòng)到未選擇字線的電壓電平M。這進(jìn)而可導(dǎo)致寄生電流流動(dòng)在選擇的平面中從M電壓電平的這些局部位線到處于零伏的選擇字線。這樣的示例由圖4所示的電流Ip2、Ip3和Ip4給出?？傊?，這些電流遠(yuǎn)小于上面討論的其它寄生電流Ip1，因?yàn)檫@些電流僅在存儲(chǔ)器元件的導(dǎo)電狀態(tài)下流過(guò)那些在選擇平面中相鄰于選擇的字線的存儲(chǔ)器元件。上述編程技術(shù)保證了選擇的頁(yè)被編程(局部位線在H，選擇字線在0)，并且相鄰的未選擇的字線在M。如前所述，其它的未選擇字線可弱驅(qū)動(dòng)到M或者開(kāi)始驅(qū)動(dòng)到M然后保持浮置。作為選擇，遠(yuǎn)離選擇的字線的任何平面中的字線(例如，離開(kāi)5個(gè)字線以上)也可保持不充電(接地)或者浮置，因?yàn)榱鲃?dòng)至它們的寄生電流與識(shí)別的寄生電流相比低至忽略不計(jì)，因?yàn)樗鼈儽仨毩鬟^(guò)五個(gè)或更多個(gè)ON裝置(處于低電阻狀態(tài)下的裝置)的系列組合。這可降低通過(guò)充電大量字線引起的功率損耗。盡管上面的描述假設(shè)編程頁(yè)的每個(gè)存儲(chǔ)器元件達(dá)到其具有編程脈沖一次性施加所希望的ON值，但是NOR或NAND閃存技術(shù)中通常所用的程序校驗(yàn)技術(shù)可選擇性地使用。在該過(guò)程中，對(duì)給定頁(yè)的完整編程操作包括一系列的單獨(dú)編程操作，其中ON電阻上的較小變化發(fā)生在每個(gè)程序操作內(nèi)。每個(gè)程序操作之間穿插校驗(yàn)(讀取)操作，其決定單獨(dú)的存儲(chǔ)器元件是否已經(jīng)達(dá)到其所希望的與存儲(chǔ)器元件中編程的數(shù)據(jù)一致的電阻或電導(dǎo)系數(shù)的編程水平。當(dāng)驗(yàn)證達(dá)到了所希望的電阻或?qū)щ娤禂?shù)值時(shí)，用于每個(gè)存儲(chǔ)器元件的編程/校驗(yàn)的程序終止。在所有編程的存儲(chǔ)器元件校驗(yàn)為已經(jīng)達(dá)到其所希望的編程值后，則完成了存儲(chǔ)器元件的該頁(yè)的編程。該技術(shù)的示例描述在美國(guó)專(zhuān)利5,172,338中。首先參見(jiàn)圖5，描述了存儲(chǔ)器元件一頁(yè)的平行讀取狀態(tài)，例如存儲(chǔ)器元件M114、M124和M134。示例性讀取過(guò)程的步驟如下：1.設(shè)置所有的全局位線GBL和所有的字線WL到電壓VR。電壓VR只不過(guò)是便利的基準(zhǔn)電壓且可為任何數(shù)值，但一般地在0和1伏之間。通常，對(duì)于發(fā)生重復(fù)讀取的操作模式，設(shè)置陣列中所有的字線為VR是很便利的，以便減少寄生讀取電流，即使這要求充電所有的字線。然而，作為選擇，僅需升高所選擇的字線(圖5中的WL12)、與所選擇的字線在相同位置的其它平面的每一個(gè)中的字線以及所有平面中的恰好相鄰的字線至VR。2.為了限定要讀取的頁(yè)，通過(guò)在相鄰于所選字線的控制線上施加電壓而導(dǎo)通一行選擇的裝置。在圖1和5的示例中，電壓施加到控制線SG2，以便導(dǎo)通選擇裝置Q12、Q22和Q32。這連接一行局部位線LBL12、LBL22和LBL32到它們的各自的全局位線GBL1、GBL2和GBL3。這些局部位線然后連接到各感測(cè)放大器或讀取放大器(SA)，其呈現(xiàn)在圖2的感測(cè)放大器和I/O電路21中，并且假設(shè)它們要連接到全局位線的電位VR。所有其它的局部位線LBL允許浮置。3.設(shè)置選擇的字線(WL12)到電壓VR±Vsense。Vsense的符號(hào)根據(jù)感測(cè)放大器選擇，并且具有約0.5伏的大小。所有其它字線上的電壓保持相同。4.感測(cè)電流流入(VR+Vsense)或流出(VR-Vsense)每個(gè)感測(cè)放大器時(shí)間T。它們是電流IR1、IR2和IR3，示出為流過(guò)圖5的示例的尋址存儲(chǔ)器元件，其與各存儲(chǔ)器元件M114、M124和M134的編程狀態(tài)成比例。存儲(chǔ)器元件M114、M124和M134的狀態(tài)通過(guò)連接到各全局位線GBL1、GBL2和GBL3的感測(cè)放大器和I/O電路21內(nèi)的感測(cè)放大器的二進(jìn)制輸出給出。這些感測(cè)放大器輸出然后在線23(圖2)上發(fā)送到控制器25，然后提供讀取數(shù)據(jù)到主機(jī)31。5.通過(guò)從選擇柵極線(SG2)去除電壓而截止選擇裝置(Q12、Q22和Q32)，以便斷開(kāi)局部位線與全局位線，并且返回選擇的字線(WL12)到電壓VR。這樣讀取操作期間的寄生電流有兩個(gè)不希望的效果。隨著編程，寄生電流位置提高了對(duì)存儲(chǔ)器系統(tǒng)電源上的要求。另外，寄生電流可能存在為不正確地包括在電流中，盡管正在讀取尋址的存儲(chǔ)器元件。因此，如果這樣的寄生電流足夠大，則這可導(dǎo)致錯(cuò)誤地讀取結(jié)果。與編程情況一樣，除了選擇行外的所有局部位線(圖5的示例中的LBL12、LBL22和LBL32)浮置。但是浮置的局部位線的電位可通過(guò)任何存儲(chǔ)器元件驅(qū)動(dòng)到VR，該存儲(chǔ)器元件處于編程(低電阻)狀態(tài)且連接在任何平面中的浮置局部位線和VR處字線之間。在編程情況(圖4)下可與IP1相比的寄生電流在數(shù)據(jù)讀取期間不存在，因?yàn)檫x擇的局部位線和相鄰的未選擇的字線二者都在VR。然而，寄生電流可流過(guò)連接在浮置局部位線和選擇的字線之間的低電阻存儲(chǔ)器元件。在編程期間(圖4)，這些可與電流Ip2、Ip3和Ip4比較，在圖5中表示為Ip5、Ip6和Ip7。這些電流的每一個(gè)可在大小上等于通過(guò)尋址存儲(chǔ)器元件的最大讀取電流。然而，這些寄生電流從電壓VR的字線流動(dòng)到電壓VR±Vsense的選擇的字線，而不流過(guò)感測(cè)放大器。這些寄生電流不流過(guò)感測(cè)放大器與其連接的選擇的局部位線(圖5中的LBL12、LBL22和LBL32)。盡管它們對(duì)功率消耗有貢獻(xiàn)，但是這些寄生電流不會(huì)因此引起感測(cè)錯(cuò)誤。盡管相鄰的字線應(yīng)處于VR以最小化寄生電流，但是與編程的情況一樣，可希望弱化驅(qū)動(dòng)這些字線甚至允許它們浮置。在一個(gè)變化中，選擇的字線和相鄰的字線可預(yù)充電到VR，然后允許浮置。在給感測(cè)放大器施加能量時(shí)，可將它們充電至VR，從而這些線上的電位由來(lái)自感測(cè)放大器的基準(zhǔn)電壓(與來(lái)自字線驅(qū)動(dòng)器的基準(zhǔn)電壓相反)準(zhǔn)確地設(shè)置。這可能在選擇的字線充電到VR±Vsense前發(fā)生，但是不測(cè)量感測(cè)放大器電流直至完成此充電的瞬間?；鶞?zhǔn)單元也可包括在存儲(chǔ)器陣列10內(nèi)以便利任何一個(gè)或所有的公共數(shù)據(jù)操作(擦除、編程或讀取)?；鶞?zhǔn)單元是結(jié)構(gòu)上盡可能接近于與數(shù)據(jù)單元相同的單元，其中電阻設(shè)置為特定值。它們可用于消除或跟蹤數(shù)據(jù)單元的電阻漂移，其與存儲(chǔ)器的操作期間可能變化的溫度、過(guò)程不一致、重復(fù)編程、時(shí)間或其它單元特性相關(guān)。典型地，它們?cè)O(shè)置為具有在一個(gè)數(shù)據(jù)狀態(tài)下存儲(chǔ)單元的最高可接受低電阻值之上的電阻(例如ON電阻)以及在另一個(gè)數(shù)據(jù)狀態(tài)下存儲(chǔ)器元件的最低可接受高電阻值之下的電阻(例如OFF電阻)?；鶞?zhǔn)單元可為整個(gè)平面或整個(gè)陣列，或者可包含在每個(gè)塊或頁(yè)內(nèi)。在一個(gè)實(shí)施例中，多重基準(zhǔn)單元可包含在每個(gè)頁(yè)內(nèi)。這樣單元的數(shù)量可僅為幾個(gè)(少于10個(gè))，或者可高達(dá)每個(gè)頁(yè)內(nèi)單元總數(shù)的百分之幾。在此情況下，基準(zhǔn)單元一般地獨(dú)立于頁(yè)內(nèi)的數(shù)據(jù)在單獨(dú)的操作中復(fù)位且寫(xiě)入。例如，它們可在工廠設(shè)置一次，或者它們可在存儲(chǔ)器陣列的操作期間設(shè)置一次或多次。在上述的復(fù)位操作期間，所有的全局位線設(shè)置為低，但是這可修改為僅設(shè)置與存儲(chǔ)器元件相關(guān)的全局位線復(fù)位到低值，而與基準(zhǔn)單元相關(guān)的全局位線設(shè)置為中間值，因此抑制它們復(fù)位。作為選擇，為了復(fù)位給定塊內(nèi)的基準(zhǔn)單元，與基準(zhǔn)單元相關(guān)的全局位線設(shè)置為低值，而與數(shù)據(jù)單元相關(guān)的全局位線設(shè)置為中間值。在編程期間，該過(guò)程反過(guò)來(lái)，并且與基準(zhǔn)單元相關(guān)的全局位線升高至高值以設(shè)置基準(zhǔn)單元到所希望的ON電阻，而存儲(chǔ)器元件保持在復(fù)位狀態(tài)。一般地，編程電壓或次數(shù)將改變以編程基準(zhǔn)單元到比編程存儲(chǔ)器元件時(shí)更高的ON電阻。例如，如果每個(gè)頁(yè)中的基準(zhǔn)單元數(shù)選擇為數(shù)據(jù)存儲(chǔ)的存儲(chǔ)器元件數(shù)的1％，則它們可沿著每個(gè)字線物理地改變，從而每個(gè)基準(zhǔn)單元與其相鄰者分開(kāi)100個(gè)數(shù)據(jù)單元，并且與讀取基準(zhǔn)單元相關(guān)的感測(cè)放大器可與讀取數(shù)據(jù)的介入的感測(cè)放大器共享基準(zhǔn)信息?；鶞?zhǔn)單元可在編程期間使用，以保證數(shù)據(jù)以充足的余量編程。有關(guān)在頁(yè)內(nèi)采用基準(zhǔn)單元的進(jìn)一步信息可參見(jiàn)美國(guó)專(zhuān)利6,222,762、6,538,922、6,678,192和7,237,074。在特定實(shí)施例中，基準(zhǔn)單元可用于大致消除陣列中的寄生電流。在此情況下，基準(zhǔn)單元(一個(gè)或多個(gè))的電阻值設(shè)置到復(fù)位狀態(tài)的電阻值，而不是復(fù)位狀態(tài)和前述數(shù)據(jù)狀態(tài)之間的電阻值。每個(gè)基準(zhǔn)單元中的電流可由其相關(guān)的感測(cè)放大器測(cè)量，并且該電流從相鄰數(shù)據(jù)單元減去。在此情況下，基準(zhǔn)單元大致接近流動(dòng)在其通過(guò)的存儲(chǔ)器陣列區(qū)域中的寄生電流，并且類(lèi)似于在數(shù)據(jù)操作期間流動(dòng)在陣列區(qū)域中的寄生電流。該糾正可應(yīng)用于二步操作中(測(cè)量基準(zhǔn)單元中的寄生電流，隨后從數(shù)據(jù)操作期間獲得的值減去該值)或者同時(shí)具有數(shù)據(jù)操作。同時(shí)操作的一種方法是能使用基準(zhǔn)單元調(diào)整相鄰數(shù)據(jù)感測(cè)放大器的時(shí)序或基準(zhǔn)電平。其示例示出在美國(guó)專(zhuān)利7,324,393中。在傳統(tǒng)的可變電阻存儲(chǔ)器元件的二維陣列中，通常包括與交叉位線和字線之間的存儲(chǔ)器元件串聯(lián)的二極管。二極管的主要目的是在復(fù)位(擦除)、編程和讀取存儲(chǔ)器元件期間減小寄生電流的數(shù)量和大小。這里的三維陣列的主要優(yōu)點(diǎn)是所產(chǎn)生的寄生電流較少，并且因此與其它類(lèi)型的陣列相比減小了陣列操作上的負(fù)面影響。二極管也可與三維陣列的各存儲(chǔ)器元件串聯(lián)連接，因?yàn)樵谄渌?lèi)型的可變電阻存儲(chǔ)器元件的陣列中普遍這樣做，以便進(jìn)一步減少寄生電流數(shù)，但是這樣做也有缺點(diǎn)。首先，制造工藝變得更加復(fù)雜。增加掩模和增加制造步驟是必然的。再者，因?yàn)楣鑠-n二極管的形成通常要求至少一個(gè)高溫步驟，所以字線和局部位線不能由具有低熔點(diǎn)的金屬制造，例如通常用在集成電路制造中的鋁，這是因?yàn)樗赡茉陔S后的高溫步驟中熔化。使用金屬或包括金屬的合成材料是優(yōu)選的，因?yàn)槠鋵?dǎo)電性高于典型用于位線和字線的導(dǎo)電摻雜多晶硅材料，這是因?yàn)橐┞兜竭@樣的高溫環(huán)境。專(zhuān)利申請(qǐng)公開(kāi)US2009/0001344Al中給出了電阻轉(zhuǎn)換存儲(chǔ)器元件陣列的示例，其具有的二極管形成為各存儲(chǔ)器元件的一部分。由于在這里的三維陣列中減少了寄生電流數(shù)，可控制總的寄生電流的大小，而不采用這樣的二極管。除了較簡(jiǎn)單的制造工藝外，沒(méi)有二極管允許雙極操作；也就是，轉(zhuǎn)換存儲(chǔ)器元件從其第一存儲(chǔ)器狀態(tài)到其第二存儲(chǔ)器狀態(tài)的電壓極性與轉(zhuǎn)換存儲(chǔ)器元件從其第二存儲(chǔ)器狀態(tài)到其第一存儲(chǔ)器狀態(tài)的電壓極性相反的操作。在單極操作(相同的極性電壓用于轉(zhuǎn)換存儲(chǔ)器元件從其第一存儲(chǔ)器狀態(tài)到第二存儲(chǔ)器狀態(tài)以及從其第二存儲(chǔ)器狀態(tài)到第一存儲(chǔ)器狀態(tài))之上的雙極操作的優(yōu)點(diǎn)是減小轉(zhuǎn)換存儲(chǔ)器元件的功率以及存儲(chǔ)器元件可靠性上的改善。雙極性操作的優(yōu)點(diǎn)可見(jiàn)于導(dǎo)電絲為用于轉(zhuǎn)換的物理機(jī)構(gòu)的形成和毀壞的存儲(chǔ)器元件中，與由金屬氧化物和固體電解材料制造的存儲(chǔ)器元件中的一樣。寄生電流的水平隨著平面的數(shù)量和沿著每個(gè)平面內(nèi)的各字線連接的存儲(chǔ)器元件的數(shù)量而增加。但是，因?yàn)槊總€(gè)平面上的字線的數(shù)量對(duì)寄生電流量的影響不顯著，所以所述平面可分別包括大量的字線。由沿著各字線的長(zhǎng)度連接的大量存儲(chǔ)器元件產(chǎn)生的寄生電流可通過(guò)將字線分段成幾個(gè)存儲(chǔ)器元件部分而進(jìn)一步控制。然后，在沿著每個(gè)字線的一個(gè)段連接的存儲(chǔ)器元件上執(zhí)行擦除、編程和讀取操作，而不是沿著該字線的整個(gè)長(zhǎng)度連接的所有數(shù)量的存儲(chǔ)器元件上執(zhí)行上述操作。這里描述的可再編程非易失性存儲(chǔ)器陣列具有很多優(yōu)點(diǎn)。半導(dǎo)體基板的每單位面積的可存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)的數(shù)量是高的。每數(shù)據(jù)存儲(chǔ)位的制造成本較低。對(duì)于整個(gè)平面堆疊僅需要幾個(gè)掩模，而不需要每個(gè)平面的單獨(dú)成組掩模。局部位線與基板的連接數(shù)在其它多個(gè)平面結(jié)構(gòu)上顯著減少，其它多個(gè)平面結(jié)構(gòu)不采用垂直局部位線。該結(jié)構(gòu)消除了對(duì)每個(gè)存儲(chǔ)器單元具有與電阻存儲(chǔ)器元件串聯(lián)的二極管的需求，因此進(jìn)一步簡(jiǎn)化了制造工藝且能采用金屬導(dǎo)電線。再者，操作陣列所需的電壓遠(yuǎn)低于當(dāng)前售賣(mài)的閃存使用的電壓。因?yàn)槊總€(gè)電路通道的至少一半是垂直的，所以呈現(xiàn)在大交叉點(diǎn)陣列中的電壓降顯著減小。由于較短的垂直部件而減短了長(zhǎng)度的電流通道意味著在每個(gè)電流通道上大致具有一半數(shù)量的存儲(chǔ)器單元，并且因此在數(shù)據(jù)編程或讀取操作期間漏電流隨著干擾的未選擇的單元數(shù)量而減少。例如，如果有N個(gè)單元與字線相關(guān)且N個(gè)單元與傳統(tǒng)陣列中的等長(zhǎng)度的位線相關(guān)，則有2N個(gè)單元與每個(gè)數(shù)據(jù)操作相關(guān)或接觸。在這里描述的垂直局部位線結(jié)構(gòu)中，有n個(gè)單元與位線相關(guān)(n是平面數(shù)，并且一般地為很小的數(shù)，例如4至8)，或者N+n個(gè)單元與數(shù)據(jù)操作相關(guān)。對(duì)于很大的N，這意味著受數(shù)據(jù)操作影響的單元數(shù)量大致為傳統(tǒng)三維陣列中的單元數(shù)量的一半。用于存儲(chǔ)器儲(chǔ)存元件的材料用于圖1的陣列中的非易失性存儲(chǔ)器儲(chǔ)存元件Mzxy的材料可為硫族化物(chalcogenide)、金屬氧化物或顯示電阻穩(wěn)定、可逆移動(dòng)的很多材料中的任何一種，該電阻的穩(wěn)定、可逆移動(dòng)是響應(yīng)于所施加的外部電壓或通過(guò)該材料的電流。金屬氧化物的特征在于在開(kāi)始沉積時(shí)是絕緣的。一種適當(dāng)?shù)慕饘傺趸锸氢伒难趸?TiOx)。采用該材料的先前報(bào)告的存儲(chǔ)器元件示出在圖6中。在此情況下，近化學(xué)計(jì)量的TiO2體材料在退火工藝中改變以在底部電極附近產(chǎn)生缺氧層(或具有氧空位的層)。頂部鉑電極，具有高功函，對(duì)電子產(chǎn)生高Pt/TiO2勢(shì)壘。結(jié)果，在適度的電壓(在一伏之下)，非常低的電流流過(guò)該結(jié)構(gòu)。底部Pt/TiO2-x勢(shì)壘因氧空位(O+2)的存在而降低，并且表現(xiàn)為低電阻接觸(歐姆接觸)。(已知TiO2中的氧空位用作n型摻雜劑，在導(dǎo)電摻雜半導(dǎo)體中變換絕緣氧化物)所形成的復(fù)合結(jié)構(gòu)處于非導(dǎo)電(高電阻)狀態(tài)。但是，當(dāng)大的負(fù)電壓(例如1.5伏)施加在該結(jié)構(gòu)上時(shí)，氧空位移向頂部電極，并且結(jié)果，勢(shì)壘Pt/TiO2減小，并且相對(duì)高的電流可流過(guò)該結(jié)構(gòu)。于是，該裝置為低電阻(導(dǎo)電)狀態(tài)。其它報(bào)告的實(shí)驗(yàn)顯示傳導(dǎo)發(fā)生在TiO2的絲狀區(qū)域中，多半沿著晶粒邊界。在圖6的結(jié)構(gòu)上通過(guò)施加大電壓破壞導(dǎo)電通道。在該正偏壓下，氧空位從頂部Pt/TiO2勢(shì)壘附近運(yùn)動(dòng)離開(kāi)，并且破壞絲。該裝置返回到其高電阻狀態(tài)。導(dǎo)電和非導(dǎo)電狀態(tài)二者是非易失性的。通過(guò)施加約0.5伏的電壓，感測(cè)存儲(chǔ)器儲(chǔ)存元件的傳導(dǎo)可容易地決定存儲(chǔ)器元件的狀態(tài)。盡管這樣的具體傳導(dǎo)機(jī)理可能不應(yīng)用于所有的金屬氧化物，但是，作為一族，它們具有類(lèi)似的性能：在施加適當(dāng)?shù)碾妷簳r(shí)從低導(dǎo)電狀態(tài)轉(zhuǎn)變到高導(dǎo)電發(fā)生狀態(tài)，并且該兩個(gè)狀態(tài)是非易失性的。其它材料的示例包括HfOx、ZrOx、WOx、NiOx、CoOx、CoalOx、MnOx、ZnMn2O4、ZnOx、TaOx、NbOx、HfSiOx、HfAlOx。適當(dāng)?shù)捻敳侩姌O包括具有高功函的金屬(一般地>4.5eV)，能在與金屬氧化物接觸中吸收氧以在接觸點(diǎn)產(chǎn)生氧空位。某些示例為T(mén)aCN、TiCN、Ru、RuO、Pt、富Ti的TiOx、TiAIN、TaAIN、TiSiN、TaSiN、IrO2。底部電極的適當(dāng)材料為任何導(dǎo)電的富氧材料，例如Ti(O)N、Ta(O)N、TiN和TaN。電極的厚度一般地為1nm或更大。金屬氧化物的厚度通常在5nm至50nm的范圍內(nèi)。適合于存儲(chǔ)器儲(chǔ)存元件的另一類(lèi)材料是固體電解質(zhì)，但是，由于它們?cè)诔练e時(shí)是導(dǎo)電的，所以需要形成各存儲(chǔ)器元件且彼此隔離。固體電解質(zhì)某種程度上類(lèi)似于金屬氧化物，并且假定的導(dǎo)電機(jī)理為在頂部電極和底部電極之間形成金屬絲。在該結(jié)構(gòu)中，通過(guò)將來(lái)自一個(gè)電極(可氧化的電極)的離子溶解進(jìn)單元的主體(固體電解質(zhì))中而形成該絲。在一個(gè)示例中，固體電解質(zhì)包含銀離子或銅離子，并且可氧化電極優(yōu)選為夾在過(guò)渡金屬硫化物或硒化物材料中的金屬，例如Ax(MB2)1-x，其中A是Ag或Cu，B是S或Se，并且M是過(guò)渡金屬，例如Ta、V或Ti，并且x的范圍為約0.1至約0.7。這樣的成分最小化了氧化不需要的材料成為固體電解質(zhì)。這樣成分的一個(gè)示例是Agx(TaS2)1-x。交替成分材料包括α-AgI。其它的電極(中立電極或中性電極)應(yīng)為良好的電導(dǎo)體，而保持在固體電解質(zhì)材料中不溶解。示例包括金屬和化合物，例如，W、Ni、Mo、Pt、金屬硅化物等。固體電解質(zhì)材料的示例為：TaO、GeSe或GeS。適合于用作固體電解質(zhì)單元的其它材料是：Cu/TaO/W、Ag/GeSe/W、Cu/GeSe/W、Cu/GeS/W和Ag/GeS/W，其中第一材料是可氧化電極，中間材料是固體電解質(zhì)，并且第三材料是中立(中性)電極。固體電解質(zhì)的典型厚度為30nm和100nm之間。近年來(lái)，已經(jīng)廣泛地研究碳作為非易失性存儲(chǔ)器材料。作為非易失性存儲(chǔ)器元件，碳通常采用兩種形式，導(dǎo)電(或石墨烯類(lèi)碳)和絕緣(或非晶碳)。這兩種類(lèi)型碳材料的差別是碳化學(xué)鍵的含量，所謂的sp2和sp3雜化數(shù)。在sp3構(gòu)造中，碳化合價(jià)電子保持很強(qiáng)的共價(jià)鍵，并且作為sp3雜化的結(jié)果是非導(dǎo)電的。sp3構(gòu)造占優(yōu)勢(shì)的碳膜通常稱(chēng)為四面體非晶碳或金剛石等。在sp2構(gòu)造中，不是所有的碳原子價(jià)電子保持為共價(jià)鍵。弱緊密電子(Φ鍵)貢獻(xiàn)于使大部分sp2構(gòu)造的導(dǎo)電碳材料導(dǎo)電。碳電阻轉(zhuǎn)換非易失性存儲(chǔ)器的操作基于這樣的事實(shí)：能通過(guò)施加適當(dāng)?shù)碾娏?或電壓)脈沖到碳結(jié)構(gòu)而變換sp3構(gòu)造到sp2構(gòu)造。例如，當(dāng)非常短(1-5納秒)高振幅電壓脈沖施加在材料上時(shí)，隨著材料sp2變成sp3形式(復(fù)位狀態(tài))，導(dǎo)電性被極大地降低。理論上由該脈沖產(chǎn)生的高局部溫度導(dǎo)致材料的無(wú)序，并且如果脈沖非常短，則碳“淬火”成非晶狀態(tài)(sp3雜化)。另一方面，在復(fù)位狀態(tài)下，施加低電壓較長(zhǎng)的時(shí)間(約300納秒)導(dǎo)致材料的一部分變成sp2形式(“設(shè)置”狀態(tài))。碳電阻轉(zhuǎn)換非易失性存儲(chǔ)器元件具有電容器狀構(gòu)造，其中頂部電極和底部電極由高溫熔點(diǎn)金屬制造，例如W、Pd、Pt和TaN。近來(lái)對(duì)碳納米管(CNT)作為非易失性存儲(chǔ)器材料的應(yīng)用一直存在顯著的關(guān)注。(單壁)碳納米管是碳的中空?qǐng)A柱，一般地，一個(gè)碳原子厚的卷曲且自封閉片的典型直徑為約1-2nm，并且長(zhǎng)度為幾百倍于該直徑。這樣的納米管可顯示出非常高的導(dǎo)電性，并且關(guān)于與集成電路制造的兼容性已經(jīng)提出了各種建議。已經(jīng)提出了包封短CNT在惰性粘合劑矩陣內(nèi)以形成CNT纖維。這些可采用旋涂或噴涂沉積在硅晶片上，并且隨著施加，CNT相對(duì)于彼此具有隨機(jī)方向性。當(dāng)電場(chǎng)施加在該纖維上時(shí)，CNT傾向于柔軟或自身對(duì)齊，從而改變了纖維的導(dǎo)電性。從低到高電阻以及相反的轉(zhuǎn)換機(jī)理不好理解。與其它的碳基電阻轉(zhuǎn)換非易失性存儲(chǔ)器一樣，CNT基存儲(chǔ)器具有電容器狀構(gòu)造，其頂部和底部電極由諸如上述的高熔點(diǎn)金屬制造。適合于存儲(chǔ)器儲(chǔ)存元件的另一類(lèi)材料是相變材料。一組優(yōu)選的相變材料包括硫族化合物玻璃，常規(guī)成分GexSbyTez，其中優(yōu)選x＝2，y＝2，且z＝5。GeSb也發(fā)現(xiàn)是有用的。其它的材料包括AgInSbTe、GeTe、GaSb、BaSbTe、InSbTe和這些基礎(chǔ)元素的各種其它組合。厚度的通常范圍是1nm至500nm。轉(zhuǎn)換機(jī)理的通?？山邮艿慕忉屖牵寒?dāng)高能量脈沖施加非常短的時(shí)間以使材料的一個(gè)區(qū)域熔化時(shí)，該材料“淬火”成非晶狀態(tài)，其是低導(dǎo)電狀態(tài)。當(dāng)較低能量的脈沖施加較長(zhǎng)時(shí)間從而溫度保持在晶化溫度之上但在熔點(diǎn)溫度之下時(shí)，該材料結(jié)晶以形成高導(dǎo)電性的多晶相。這些裝置通常采用子-光刻柱與加熱器電極結(jié)合而制造。通常經(jīng)受相變的局部區(qū)域可設(shè)計(jì)為對(duì)應(yīng)于臺(tái)階邊緣上的過(guò)渡區(qū)，或者材料穿過(guò)低熱導(dǎo)電材料中蝕刻的窄槽的區(qū)域。接觸電極可為任何高熔點(diǎn)金屬，例如TiN、W、WN和TaN，厚度為1nm至500nm。應(yīng)注意，大部分前述示例中的存儲(chǔ)器材料利用其任何一側(cè)上的電極，其成分具體選擇。在這里的三維存儲(chǔ)器陣列的實(shí)施例中，其中字線(WL)和/或局部位線(LBL)也通過(guò)與存儲(chǔ)器材料直接接觸而形成這些電極，這些線優(yōu)選由上面描述的導(dǎo)電材料制造。在采用附加導(dǎo)電段用于兩個(gè)存儲(chǔ)器元件電極的至少一個(gè)的實(shí)施例中，這些段因此由上述材料制造，用于存儲(chǔ)器元件電極。操縱元件通常結(jié)合在可控電阻型存儲(chǔ)器儲(chǔ)存元件中。操縱元件可為晶體管或二極管。盡管這里描述的三維結(jié)構(gòu)的優(yōu)點(diǎn)是這樣的操縱元件不是必須的，但是可能存在特定的構(gòu)造希望包括操縱元件。二極管可為p-n結(jié)(非必須為硅)、金屬/絕緣體/絕緣體/金屬(MIM)或肖特基型金屬/半導(dǎo)體接觸，但是可選擇性地為固體電解質(zhì)元件。這種類(lèi)型二極管的特性是：對(duì)于存儲(chǔ)器陣列中的糾正操作，必須在每個(gè)尋址操作期間轉(zhuǎn)換“導(dǎo)通”和“截止”。直到尋址存儲(chǔ)器元件，二極管處于高電阻狀態(tài)(“截止”狀態(tài))，并且“屏蔽”電阻存儲(chǔ)器元件不受干擾電壓的影響。為了訪問(wèn)電阻存儲(chǔ)器元件，需要三個(gè)不同的操作：a)將二極管從高電阻轉(zhuǎn)換為低電阻，b)通過(guò)將適當(dāng)?shù)碾妷菏┘釉诙O管上或使電流通過(guò)二極管而編程、讀取或復(fù)位(擦除)存儲(chǔ)器元件，以及c)復(fù)位(擦除)二極管。在某些實(shí)施例中，這些操作的一個(gè)或多個(gè)可結(jié)合在相同的步驟中。復(fù)位二極管可通過(guò)施加相反的電壓到包括二極管的存儲(chǔ)器元件而實(shí)現(xiàn)，這導(dǎo)致二極管的細(xì)絲崩潰，并且二極管返回到高電阻狀態(tài)。為了簡(jiǎn)單起見(jiàn)，上面的描述考慮了存儲(chǔ)一個(gè)數(shù)據(jù)值在每個(gè)單元內(nèi)的最簡(jiǎn)單情況：每個(gè)單元是復(fù)位或設(shè)置的任何一個(gè)且保持一個(gè)數(shù)據(jù)位。然而，本申請(qǐng)的技術(shù)不限于該簡(jiǎn)單的情況。通過(guò)采用導(dǎo)通電阻的不同值且設(shè)計(jì)感測(cè)放大器能在幾個(gè)這樣值之間區(qū)別，每個(gè)存儲(chǔ)器元件可保持多個(gè)位的數(shù)據(jù)在多層單元(MLC)中。這樣操作的原理描述在前面引用的美國(guó)專(zhuān)利5,172,338中。應(yīng)用于存儲(chǔ)器元件的三維陣列的MLC技術(shù)的示例包括Kozicki等人的標(biāo)題為Multi-bitMemoryUsingProgrammableMetallizationCellTechnology的文章，ProceedingsoftheInternationalConferenceonElectronicDevicesandMemory,Grenoble,France,June12-17,2005,pp.48-53以及Schrogmeier等人的“TimeDiscreteVoltageSensingandIterativeProgrammingControlfora4F2MultilevelCBRAM”(2007SymposiumonVLSICircuits)。傳統(tǒng)上，二極管通常與存儲(chǔ)器陣列的可變電阻元件串聯(lián)連接，以便減少可能流過(guò)它們的漏電流。本發(fā)明中描述的高度緊湊3D可再編程存儲(chǔ)器具有不要求二極管與每個(gè)存儲(chǔ)器元件串聯(lián)的結(jié)構(gòu)，而能保持漏電流較低。(當(dāng)然，利用二極管將進(jìn)一步控制漏電流，但是代價(jià)是更多的工藝，和可能占用更大的空間。)通過(guò)短的局部垂直位線時(shí)可能的，局部垂直位線選擇性連接到一組全局位線。這樣，3D存儲(chǔ)器的結(jié)構(gòu)必須分段，并且減少各通道之間網(wǎng)狀的連接。即使3D可再編程存儲(chǔ)器具有允許減少漏電流的結(jié)構(gòu)，也希望進(jìn)一步減少漏電流。如前所述且根據(jù)圖5，寄生電流可在讀取操作期間存在，并且這些電流具有兩種不希望的作用。第一，它們導(dǎo)致較高的能耗。第二，并且更為嚴(yán)重的，它們可能發(fā)生在要感測(cè)的存儲(chǔ)器元件的感測(cè)通道中，導(dǎo)致錯(cuò)誤讀取感測(cè)電流。圖7示出了圖1和圖3所示3D存儲(chǔ)器的多個(gè)平面上的讀取偏壓和漏電流。圖7是沿著圖1所示存儲(chǔ)器的立體3D圖的一部分的x方向剖取的通過(guò)4個(gè)平面的截面圖。應(yīng)當(dāng)清楚，盡管圖1示出了基板和2個(gè)平面，但是圖7示出了基板和4個(gè)平面，以更好地說(shuō)明從一個(gè)平面到另一個(gè)平面電流泄漏的效果。根據(jù)圖5描述的一般原理，在決定圖7中的存儲(chǔ)器元件200的電阻狀態(tài)時(shí)，偏壓施加在存儲(chǔ)器元件上，并且感測(cè)其元件電流IELEMENT。存儲(chǔ)器元件200位于平面4上，并且可通過(guò)選擇字線210(Sel-WLi)和局部位線220(Sel-LBLj)訪問(wèn)。例如，為了施加偏壓，所選擇的字線210(Sel-WLi)設(shè)置為0V，并且對(duì)應(yīng)的所選局部位線220(Sel-LBLj)通過(guò)由感測(cè)放大器240導(dǎo)通的選擇柵極222設(shè)置為基準(zhǔn)值，例如0.5V。如果所有平面中的所有其它未選擇的字線也設(shè)置為基準(zhǔn)值0.5V且所有未選擇的局部位線也設(shè)置為基準(zhǔn)值0.5V，則由感測(cè)放大器240感測(cè)的電流將調(diào)整為存儲(chǔ)器元件200的IELEMENT。圖1和圖7所示的結(jié)構(gòu)具有未選擇局部位線(LBLj+1,LBLj+2,...)以及對(duì)感測(cè)放大器240全部共享相同的全局位線250(GBLi)的所選局部位線(Sel-LBLj)。在存儲(chǔ)器元件200的感測(cè)期間，未選擇的局部位線可通過(guò)使它們的諸如柵極232的各選擇柵極截止而僅與感測(cè)放大器240隔離。這樣，未選擇的局部位線保持浮置，并且將通過(guò)0.5V的相鄰節(jié)點(diǎn)連接到基準(zhǔn)值0.5V。然而，相鄰節(jié)點(diǎn)不嚴(yán)格為基準(zhǔn)值0.5V。這是由于每個(gè)字線(圖7中垂直于平面)中的有限的電阻，隨著遠(yuǎn)離施加0.5V的字線的一端而導(dǎo)致漸次的電壓降。這最終導(dǎo)致浮置，相鄰的未選擇的局部位線連接到與基準(zhǔn)值0.5V略微不同的電壓。在此情況下，如圖7中的斷開(kāi)流線所示，在選擇和未選擇的局部位線之間存在漏電流。于是，感測(cè)的電流為IELEMENT+漏電流，而不是剛好為IELEMENT。該問(wèn)題的加劇將增加字線的長(zhǎng)度和電阻。另一個(gè)3D存儲(chǔ)器結(jié)構(gòu)包括布置成三維圖案的存儲(chǔ)器元件，由具有x、y和z方向的直角坐標(biāo)限定，并且多個(gè)平行平面堆疊在z方向。每個(gè)平面中的存儲(chǔ)器元件由多個(gè)字線和與多個(gè)全局位線串聯(lián)的局部位線訪問(wèn)。在z方向，多個(gè)局部位線通過(guò)多個(gè)平面且布置成二維矩形陣列，具有x方向的行和y方向的列。每個(gè)平面中的多個(gè)字線延伸在x方向且在其間的y方向分隔，并且與各平面中的多個(gè)局部位線分開(kāi)。非易失性、可再編程存儲(chǔ)器元件設(shè)置為靠近字線和局部位線之間的交叉點(diǎn)，并且可通過(guò)字線和位線訪問(wèn)，其中一組存儲(chǔ)器元件由公用字線和一行局部位線平行訪問(wèn)。3D存儲(chǔ)器具有單側(cè)字線結(jié)構(gòu)，其每個(gè)字線專(zhuān)門(mén)地連接到一行存儲(chǔ)器元件。這通過(guò)為每行存儲(chǔ)器元件提供一個(gè)字線而實(shí)現(xiàn)，而不是在兩行存儲(chǔ)器元件之間共享一個(gè)字線，并且在陣列上穿過(guò)字線連接存儲(chǔ)器元件。盡管存儲(chǔ)器元件的行也由局部位線的對(duì)應(yīng)行訪問(wèn)，但是沒(méi)有用于局部位線行的連接延伸超過(guò)字線。前面已經(jīng)描述了雙側(cè)字線結(jié)構(gòu)，其中每個(gè)字線連接到與局部位線的兩個(gè)對(duì)應(yīng)行相關(guān)的存儲(chǔ)器元件的兩個(gè)相鄰行，一個(gè)相鄰行沿著字線的一側(cè)，并且另一個(gè)相鄰行沿著另一側(cè)。例如，如圖1和圖3所示，字線WL12在一側(cè)上連接到分別與局部位線(LBL12,LBL22,LBL32,...)相關(guān)的存儲(chǔ)器元件(M114，M124，M134...)的第一行(或頁(yè))，并且另一側(cè)還連接到分別與局部位線(LBL13,LBL23,LBL33,...)相關(guān)的存儲(chǔ)器元件(M115,M125,M135,...)的第二行(或頁(yè))。圖8示出了示意性單側(cè)字線結(jié)構(gòu)。每個(gè)字線連接到與僅一側(cè)上的局部位線的一行相關(guān)的存儲(chǔ)器元件的相鄰行。具有圖1所示雙側(cè)字線結(jié)構(gòu)的3D存儲(chǔ)器陣列可修改為單側(cè)字線結(jié)構(gòu)，其中每個(gè)字線除了在陣列邊緣的那些外由一對(duì)字線置換。這樣，每個(gè)字線專(zhuān)門(mén)地連接到一行存儲(chǔ)器元件。因此，圖1所示的字線WL12由一對(duì)字線WL13和WL14在圖8中置換?？梢?jiàn)WL13連接到一行存儲(chǔ)器元件(M114,M124,M134,...)，并且WL14連接到一行存儲(chǔ)器元件(M115,M125,M135,...)。如前所述，一行存儲(chǔ)器元件構(gòu)成平行讀取或?qū)懭氲捻?yè)。圖9示出了具有單側(cè)字線結(jié)構(gòu)的3D陣列的一個(gè)平面和基板。同樣，從圖3的雙側(cè)字線結(jié)構(gòu)開(kāi)始，圖3中的WL12可由圖9等中的一對(duì)WL13，WL14置換。在圖3中，典型的雙側(cè)字線(例如，WL12)連接到兩行存儲(chǔ)器元件(在字線的兩側(cè))。在圖9中，每個(gè)單側(cè)字線(例如，WL13)僅連接到一行存儲(chǔ)器元件。圖9還示出了存儲(chǔ)器元件可擦除的最小塊，作為由共享相同行局部位線(例如，LBL12,LBL22,LBL32,...)的兩行存儲(chǔ)器元件(M113,M123,M133,...)和(M114,M124,M134,...)限定的單元。圖10示出了在圖8和9的單側(cè)字線結(jié)構(gòu)3D陣列中漏電流的消除。漏電流的分析類(lèi)似于參照?qǐng)D7描述的。然而，對(duì)于單側(cè)字線結(jié)構(gòu)，所選擇的局部位線220(Sel-LBL)不連接到穿過(guò)分開(kāi)的字線210和212的相鄰字線230。因此，在相鄰的局部位線之間沒(méi)有漏電流，并且通過(guò)全局位線250和局部位線220在感測(cè)放大器240中的感測(cè)電流恰好為來(lái)自存儲(chǔ)器元件的電流IELMENT。與圖1所示的結(jié)構(gòu)相比，單側(cè)字線結(jié)構(gòu)加倍了存儲(chǔ)器陣列中字線的數(shù)量。然而，缺點(diǎn)是通過(guò)給存儲(chǔ)器陣列提供在存儲(chǔ)器元件之間的少許漏電流而產(chǎn)生偏移。單側(cè)字線結(jié)構(gòu)公開(kāi)在PCT國(guó)際公開(kāi)WO2010/117914Al以及美國(guó)專(zhuān)利申請(qǐng)公開(kāi)No.20120147650中，其全部公開(kāi)的內(nèi)容通過(guò)引用合并于此。由于局部位線電壓變化引起的感測(cè)錯(cuò)誤如圖1和圖8的實(shí)施例所描述，所選擇的R/W元件M由一對(duì)選擇的字線WL和局部位線LBL訪問(wèn)。局部位線LBL是位線柱的2D陣列當(dāng)中的一個(gè)。每個(gè)位線柱LBL由位線柱開(kāi)關(guān)可轉(zhuǎn)換地連接到對(duì)應(yīng)全局位線GBL上的節(jié)點(diǎn)。在讀取操作中，通過(guò)R/W元件的電流由感測(cè)放大器通過(guò)連接到所選擇的局部位線LBL的全局位線GBL感測(cè)。圖7和圖10給出的示例具有R/W元件M，連接在所選擇局部位線和選擇的字線之間。所選擇的局部位線設(shè)置為0.5V，并且所選擇的字線設(shè)置為0V。字線上的電壓由一組字線驅(qū)動(dòng)器驅(qū)動(dòng)。所有的其它字線和局部位線優(yōu)選設(shè)置為與所選擇的局部位線相同的電壓以消除漏電流。局部位線上的電壓源自與感測(cè)放大器相關(guān)的位線驅(qū)動(dòng)器，一般地設(shè)在全局位線的一端上。局部位線上建立的電壓可根據(jù)局部位線沿著全局位線制作的連接節(jié)點(diǎn)的位置以及單元(R/W元件)訪問(wèn)的電阻狀態(tài)高度可變的。各局部位線的電壓取決于各局部位線的位置或者全局位線相對(duì)于位線驅(qū)動(dòng)器的連接節(jié)點(diǎn)。局部位線LBL相對(duì)很短，因?yàn)樗鼉H橫過(guò)z方向的層，從而沿著它的電壓降不明顯。然而，全局位線相比很長(zhǎng)，并且由于全局位線的有限電阻，沿著它的IR電壓降可是的位線驅(qū)動(dòng)器提供小電壓到局部位線。此外，減小的電壓取決于局部位線與全局位線的連接節(jié)點(diǎn)的位置。圖11A和11B分別示出了兩個(gè)局部位線到它們的感測(cè)放大器的不同通道長(zhǎng)度。電壓VDD通過(guò)感測(cè)放大器240提供到全局位線GBL1。在圖11A中，局部位線LBL11260-11通過(guò)具有長(zhǎng)度y1的全局位線GBL1的段270-yl連接到感測(cè)放大器240。因此，由于段270-yl引起的通道上的IR降為IRGBL(y1)。在圖11B中，局部位線LBL13260-13通過(guò)具有長(zhǎng)度y2的全局位線GBL1的段270-y2連接到感測(cè)放大器240。因此，由于段270-y2引起的通道上的IR降為IRGBL(y2)。如果位線驅(qū)動(dòng)器對(duì)電流通道在感測(cè)期間的串聯(lián)電阻敏感，則問(wèn)題進(jìn)一步加劇，如同是具有源跟隨器構(gòu)造的情況。在此情況下的位線電壓取決于流過(guò)源跟隨器的晶體管的電流。因此，各種位線可根據(jù)各電路通道中的串聯(lián)電阻驅(qū)動(dòng)到不同的電壓。圖12示出了沿著字線驅(qū)動(dòng)器和感測(cè)放大器之間所選擇的單元M的電路通道的電阻。感測(cè)放大器還用作位線驅(qū)動(dòng)器。電阻包括選擇的字線(RWL(X))一段的電阻、R/W元件(RM)取決于狀態(tài)的電阻、全局位線(RGBL(y))的段電阻以及感測(cè)放大器(RSA)的電阻。單元的實(shí)際電流值和由感測(cè)放大器或讀取放大器讀取的單元電流都受到單元位置、感測(cè)放大器電阻、相鄰單元的數(shù)據(jù)圖案以及字線電阻率的影響。在理想的情況下，如果單元靠近感測(cè)放大器，則RGBL(y＝0)＝0。如果感測(cè)放大器由VDD模擬，則RSA＝0。如果字線為理想導(dǎo)電的，則RWL(X)＝0。通常，這些電阻全部貢獻(xiàn)于降低單元電流。對(duì)于離位線驅(qū)動(dòng)器和實(shí)際感測(cè)放大器更遠(yuǎn)的單元以及導(dǎo)電性更好的相鄰單元，替換的通道變得越來(lái)越重要。因此，感測(cè)放大器將讀取從其實(shí)際電流減小的單元電流。局部位線之間的非常數(shù)電壓將加劇3D陣列網(wǎng)絡(luò)中的電流泄漏。例如，相鄰的未選擇的字線偏壓到與選擇的局部位線相同的電壓以避免泄漏，并且如果局部位線電壓可變的，則變得不確定。讀取期間會(huì)更不好，不均勻的局部位線電壓將導(dǎo)致R/W元件的不同電阻狀態(tài)之間的余量損耗，并且引起存儲(chǔ)器狀態(tài)重疊和不能識(shí)別。位線電壓控制根據(jù)本發(fā)明的一個(gè)方面，每個(gè)局部位線可轉(zhuǎn)變地連接到具有第一端和第二端的全局位線上的節(jié)點(diǎn)，并且局部位線上的電壓保持在預(yù)定的基準(zhǔn)水平，與通過(guò)位線驅(qū)動(dòng)器從全局位線構(gòu)成可變電路長(zhǎng)度和電路串聯(lián)電阻的第一端驅(qū)動(dòng)無(wú)關(guān)。這通過(guò)反饋電壓調(diào)節(jié)器實(shí)現(xiàn)，反饋電壓調(diào)節(jié)器包括在全局位線第一端的電壓箝位，該電壓箝位由全局位線第二端的位線電壓比較器控制。位線電壓從全局位線的第二端準(zhǔn)確感測(cè)，因?yàn)闆](méi)有電流流動(dòng)引起IR降。比較器比較感測(cè)的位線電壓與預(yù)定的基準(zhǔn)電平，并且輸出控制電壓。電壓箝位由作為反饋電路一部分的控制電壓控制。這樣，局部位線的電壓調(diào)節(jié)為基準(zhǔn)電壓。圖13示出了位線控制電路，其保持位線電壓相對(duì)于基準(zhǔn)電壓固定。感測(cè)放大器240連接到全局位線GBL270的第一端271。局部位線LBL260通過(guò)GBL270的第一段270-1連接到感測(cè)放大器。感測(cè)放大器用作位線驅(qū)動(dòng)器以驅(qū)動(dòng)局部位線LBL260到給定的電壓以及感測(cè)局部位線中的電流。GBL的其余部分形成GBL270的第二段270-2。電壓箝位(BL箝位)280操作為從感測(cè)放大器提供電壓到LBL260的箝位電壓。LBL260處的實(shí)際電壓VLBL可從GBL270的第二端273通過(guò)第二段270-2檢測(cè)。因?yàn)闆](méi)有電流流動(dòng)在第二段270-2中，在第二段中沒(méi)有IR降。該實(shí)際電壓通過(guò)諸如運(yùn)算放大器(opamp)的比較器284與預(yù)定的基準(zhǔn)電壓286比較。比較器282的輸出提供控制電壓Vc以控制BL箝位280。例如，BL箝位280可由晶體管執(zhí)行，比較器Vc的輸出提供到晶體管的柵極282。為了保持預(yù)定的局部位線電壓VLBL，預(yù)定的基準(zhǔn)電壓設(shè)置為VLBL，以便使比較器284輸出反饋控制電壓Vc＝VLBL+VT+AV，其中VT是晶體管的閾值，并且ΔV是反饋調(diào)節(jié)。這樣，局部位線260的電壓可設(shè)置為預(yù)定值，與全局位線GBL270的第一段270-1到電壓源(經(jīng)由感測(cè)放大器)的可變電阻RGBL(y)無(wú)關(guān)。位線電壓控制電路的一個(gè)實(shí)施方案是使感測(cè)放大器240設(shè)置在3D陣列中全局位線270的第一端271和比較器282設(shè)置在全局位線的第二端273。導(dǎo)線283連接比較器284的輸出到電壓箝位280通過(guò)3D陣列且在3D陣列之下。位線電壓控制電路可實(shí)施為在3D陣列下的另一層。當(dāng)3D陣列中局部位線的電壓在讀取和編程期間很好地控制時(shí)，減少了上述泄漏和余量損耗的問(wèn)題。具有階梯字線的3D陣列結(jié)構(gòu)根據(jù)本發(fā)明的一個(gè)方面，非易失性存儲(chǔ)器提供有讀/寫(xiě)(R/W)存儲(chǔ)器元件的3D陣列，可由z方向的局部位線或位線柱陣列以及在垂直于z方向的x-y平面中的多個(gè)存儲(chǔ)器平面或?qū)又械淖志€的陣列的x-y-z架構(gòu)訪問(wèn)。在y方向的全局位線的x-陣列可轉(zhuǎn)換地沿著y方向連接到各個(gè)局部位線柱。此外，局部位線柱到對(duì)應(yīng)全局位線的可轉(zhuǎn)換連接由選擇晶體管實(shí)現(xiàn)。選擇晶體管是形成為垂直結(jié)構(gòu)的柱選擇裝置，在局部位線柱和全局位線之間轉(zhuǎn)換。柱選擇裝置不形成在CMOS層內(nèi)，而是形成在CMOS層之上的單獨(dú)層(柱選擇層)中，沿著z方向在全局位線的陣列和局部位線的陣列之間。此外，每個(gè)字線具有階梯結(jié)構(gòu)中的多個(gè)段橫穿過(guò)多個(gè)存儲(chǔ)器層，其中階梯字線的每個(gè)段位于存儲(chǔ)器平面或?qū)又?。因此，每個(gè)字線具有在每個(gè)存儲(chǔ)器層中的一段，并且隨著暴露的字線段連接到字線驅(qū)動(dòng)器最終升高至3D陣列的頂部。在3D非易失性存儲(chǔ)器中，存儲(chǔ)器元件布置成三維圖案，由具有x、y和z方向的直角坐標(biāo)限定，并且在z方向，從底平面到頂平面的多個(gè)平行平面堆疊在半導(dǎo)體基板之上；多個(gè)局部位線延伸在z方向通過(guò)多層且布置成位線柱的二維矩形陣列，具有在x方向的行和在y方向的列；3D非易失性存儲(chǔ)器還具有多個(gè)階梯字線，在y方向以分隔開(kāi)，且在多個(gè)位線柱之間并與多個(gè)位線柱在多個(gè)交叉點(diǎn)分開(kāi)，各階梯字線的每一個(gè)具有一系列交替的臺(tái)階和階升部或階升(riser)，分別在x方向和z方向延伸，橫穿過(guò)在z方向的多個(gè)平面，在每個(gè)平面中有一段。圖14是具有階梯字線310的3D陣列300的一部分的立體圖?？傮w結(jié)構(gòu)是存儲(chǔ)器單元M的3D陣列，位于z方向的局部位線LBL的2D陣列和x-y平面中每個(gè)存儲(chǔ)器層中的字線WL的各段之間的交叉點(diǎn)。在該實(shí)施例中，局部位線LBL320為位線柱LBL的形式。x方向的一行LBL由在其底部的一組柱開(kāi)關(guān)340轉(zhuǎn)換到對(duì)應(yīng)的全局位線GBL330。如稍后所描述，該組柱開(kāi)關(guān)優(yōu)選采用兩個(gè)選擇柵極SG341-1、341-2用NAND選擇實(shí)現(xiàn)。為了圖示的便利，圖14示出了存儲(chǔ)器層中的每個(gè)字線段312能選擇4個(gè)局部位線。實(shí)際上，每個(gè)字線段312能選擇每個(gè)存儲(chǔ)器層中的其它數(shù)量的局部位線。例如，如果有8個(gè)存儲(chǔ)器層，則每個(gè)字線具有8個(gè)段。如果每個(gè)段可選擇每個(gè)存儲(chǔ)器層中的16個(gè)位線，則每個(gè)字線可平行選擇全部8個(gè)存儲(chǔ)器層上的16x8＝128個(gè)局部位線。頂段還連接到由源極352和漏極354形成的由WL選擇柵極351控制的字線驅(qū)動(dòng)器350。相鄰的階梯字線在x方向偏移局部位線的節(jié)距圖15示出了根據(jù)實(shí)施例沿著y方向剖取的3D陣列的截面圖，其中字線310對(duì)相鄰存儲(chǔ)器層的臺(tái)階制作在位線之間。在該示例中，每個(gè)字線段312選擇每個(gè)臺(tái)階或存儲(chǔ)器層上的8個(gè)局部位線。有4個(gè)存儲(chǔ)器層。每個(gè)臺(tái)階升高到一對(duì)相鄰的局部位線320之間的相鄰層。相鄰層上的相鄰的階梯字線交錯(cuò)排列，從而它們的階升部或階升314具有沿著x方向的偏移量315，指定為局部位線的節(jié)距。由位線和字線限定的R/W元件的橫截面是不變的。相鄰的階梯字線在x方向偏移局部位線節(jié)距的一半圖16示出了根據(jù)實(shí)施例的3D陣列沿著y方向剖取的截面圖，其中不同的交錯(cuò)排列的字線臺(tái)階堆疊得盡可能近。在該示例中，每個(gè)字線段312選擇每個(gè)臺(tái)階或存儲(chǔ)器層中的8個(gè)局部位線。有4個(gè)存儲(chǔ)器層。每個(gè)臺(tái)階升高到一對(duì)相鄰局部位線320之間的相鄰層。相鄰層上的兩個(gè)相鄰的階梯字線交錯(cuò)排列，從而它們的階升部或階升314具有偏移量315，指定為局部位線節(jié)距的一半。R/W元件的橫截面不同。然而，該構(gòu)造產(chǎn)生更好的陣列效率，并且具有較短的字線。階梯字線結(jié)構(gòu)的優(yōu)點(diǎn)是來(lái)自不同存儲(chǔ)器層的字線可容易地訪問(wèn)，因?yàn)槊恳粋€(gè)最終可從3D存儲(chǔ)器陣列的頂部或底部的任何一個(gè)訪問(wèn)且選擇。這樣，大大簡(jiǎn)化了互連和解碼，并且不需要具有多個(gè)字線并聯(lián)連接來(lái)共享有限的資源。這將避免各字線驅(qū)動(dòng)器必須以并聯(lián)的大量字線的形式驅(qū)動(dòng)很大的負(fù)荷，并且可減少I(mǎi)CC。在給定的ICC預(yù)算內(nèi)，改善了性能?？刹捎抿?qū)動(dòng)功率弱于CMOS裝置的裝置執(zhí)行的驅(qū)動(dòng)器。再者，通過(guò)避免多個(gè)字線并聯(lián)連接，減少了干擾。根據(jù)形成具有階梯字線的多個(gè)平面存儲(chǔ)器的板層的第一實(shí)施方案，字線層和氧化物層交替地彼此形成在頂部上。在形成字線后，用第一掩模在字線層中切割溝槽以形成具有第一端和第二端的字線段。在形成氧化物層后，用第二掩模在氧化物層中切割溝槽以暴露每個(gè)字線段的第二端，用于連接到相鄰平面中的每個(gè)字線段的第一端，從而形成階梯結(jié)構(gòu)。對(duì)于由字線層和氧化物層構(gòu)成的每個(gè)存儲(chǔ)器平面，該方法要求兩個(gè)掩模形成每個(gè)存儲(chǔ)器平面。根據(jù)第一實(shí)施例，階梯字線形成為使平面中的每個(gè)段交叉超過(guò)一個(gè)垂直位線。因此，交替字線和位線的形成通過(guò)每次移動(dòng)相同的掩模一個(gè)溝槽的寬度而實(shí)現(xiàn)。圖17示出了從頂部到底部的一系列工藝步驟以制造具有階梯字線的3D陣列。在該示例中，每個(gè)存儲(chǔ)器層通過(guò)兩個(gè)掩模應(yīng)用而形成。(1)字線層沉積在基底表面上。例如，3nm字線材料層通過(guò)原子層沉積(“ALD”)而沉積。具有第一掩模的掩模層設(shè)置在字線層之上以能夠在字線層中蝕刻溝槽。(2)通過(guò)第一掩模到基底表面的開(kāi)口在字線層中蝕刻溝槽。采用反應(yīng)離子蝕刻(“RIE”)執(zhí)行各向異性字線蝕刻。(3)氧化物層沉積在字線層的頂部上。例如，l0nm至20nm的氧化物通過(guò)ALD沉積。這伴隨著第二掩模工藝。第二掩模與第一掩模相同，除了偏移一個(gè)溝槽的寬度外，以能在氧化物層中蝕刻溝槽。當(dāng)前的溝槽對(duì)齊相鄰的先前溝槽。(4)通過(guò)第二掩模的開(kāi)口在氧化物層中蝕刻溝槽。采用RIE執(zhí)行各向異性氧化物蝕刻。(5)第二字線層形成在氧化物層的頂部上，并且通過(guò)氧化物層中的溝槽與下字線層連接。這伴隨著第一掩模設(shè)置在第二字線層之上，但是從最后的掩模偏移一個(gè)溝槽的寬度。(6)通過(guò)第一掩模的開(kāi)口在第二字線層中蝕刻溝槽。采用RIE執(zhí)行各向異性字線蝕刻。而且對(duì)于相鄰層這樣的工藝如3)一樣自身重復(fù)。一旦多層板層形成有階梯字線，字線層可在y方向通過(guò)在板層中切割溝槽而隔離，并且在溝槽中形成垂直局部位線。隔離和在3D存儲(chǔ)器板層中形成垂直局部位線的示例描述在美國(guó)專(zhuān)利公開(kāi)No.2012/0147650Al中，其全部?jī)?nèi)容通過(guò)引用合并于此。頂部上具有字線驅(qū)動(dòng)器的3D陣列結(jié)構(gòu)根據(jù)本發(fā)明的另一個(gè)方面，字線驅(qū)動(dòng)器實(shí)施為在3D陣列的頂端上的字線驅(qū)動(dòng)器層。這通過(guò)形成與階梯字線的頂段接觸的TFT裝置而實(shí)現(xiàn)。由傳統(tǒng)實(shí)施方案明顯可見(jiàn)，字線驅(qū)動(dòng)器作為CMOS裝置形成在基板層上，并且通過(guò)諸如zias的垂直互連與多個(gè)存儲(chǔ)器層之中的字線接觸。圖18示出了字線驅(qū)動(dòng)器，其在存儲(chǔ)器層的3D陣列的頂部上形成為垂直結(jié)構(gòu)。字線驅(qū)動(dòng)器350優(yōu)選由TFT晶體管實(shí)現(xiàn)，TFT晶體管類(lèi)似于局部位線和全局位線之間的柱選擇裝置。TFT(薄膜晶體管)裝置是晶體管形式，其N(xiāo)PN結(jié)為彼此在頂部上的三個(gè)薄層，從而定向在z方向。字線驅(qū)動(dòng)器350然后可在暴露的字線段和字線電源(未示出)之間轉(zhuǎn)換。字線驅(qū)動(dòng)器的寬度可與字線段同寬。圖18示出了兩個(gè)相鄰字線驅(qū)動(dòng)器350-偶數(shù)和350-奇數(shù)，分別轉(zhuǎn)換來(lái)自?xún)蓚€(gè)相鄰字線的兩個(gè)相鄰段312-偶數(shù)和312-奇數(shù)穿過(guò)y方向。可見(jiàn)沿y方向的偶數(shù)WL訪問(wèn)線355-偶數(shù)訪問(wèn)沿y方向的字線的偶數(shù)堆疊。同樣，沿y方向的奇數(shù)WL訪問(wèn)線355-奇數(shù)訪問(wèn)沿y方向的字線的奇數(shù)堆疊。這些訪問(wèn)線的每一個(gè)僅訪問(wèn)交替的字線段，因?yàn)檫@些段不被氧化物層404隔離。階梯字線結(jié)構(gòu)能使每個(gè)字線從3D存儲(chǔ)器陣列的頂部或底部訪問(wèn)。在一個(gè)實(shí)施例中，因?yàn)榈撞康腃MOS層已經(jīng)用金屬線和其它有源裝置諸如感測(cè)放大器和運(yùn)算放大器填滿(mǎn)，有利的是將字線驅(qū)動(dòng)器設(shè)置到3D存儲(chǔ)器陣列的頂部。即使TFT晶體管沒(méi)有CMOS裝置強(qiáng)大，也能使用它們驅(qū)動(dòng)階梯字線，因?yàn)楦髯志€更容易驅(qū)動(dòng)，它們不延伸，并且驅(qū)動(dòng)器可與字線段同寬。具有階梯字線的有效3D陣列結(jié)構(gòu)圖15和圖16所示具有階梯字線的3D陣列的實(shí)施例的每一個(gè)具有L存儲(chǔ)器層，其每個(gè)字線以階梯形式橫穿過(guò)各層。在每層，階梯的臺(tái)階交叉R局部位線的段。然后，字線以一個(gè)階升升高至相鄰層以交叉其中的另一個(gè)段。因此，如x-z平面所見(jiàn)，該陣列包括一個(gè)局部位線堆疊。位線定向在z方向，相交所有的存儲(chǔ)器層，并且該堆疊在x軸方向延伸。階梯字線的每個(gè)部分橫過(guò)堆疊中的存儲(chǔ)器層從底部邊緣到頂部邊緣。在x-z平面中，該堆疊與階梯字線的多個(gè)部分重疊緊密地堆疊在x軸方向，從而每個(gè)存儲(chǔ)器層可由與階梯字線不同的段訪問(wèn)。因?yàn)槊總€(gè)存儲(chǔ)器層中的段全部沿著相同的水平基線排列，所以它們不能緊緊地堆疊在x軸方向以防止在它們之中縮短。圖15所示的實(shí)施例具有兩個(gè)段之間的位線節(jié)距的偏移量。圖16所示的實(shí)施例具有兩個(gè)段之間位線節(jié)距一半的偏移量。通常，如果有L層，理想地通過(guò)所有L層的每個(gè)局部位線應(yīng)具有獨(dú)立的字線在每個(gè)層通過(guò)。然而，可見(jiàn)，在圖15的實(shí)施例和圖16的實(shí)施例二者中，不是所有的位線與每層的字線交叉。這些由這些實(shí)施例中的有限偏移量產(chǎn)生，并且導(dǎo)致空間和資源的不充分利用。例如，在圖15中，在頂層，對(duì)于每R+1位線，有不被字線交叉的一個(gè)位線。在此情況下，如果R＝8，可見(jiàn)對(duì)于每9個(gè)局部位線，在頂部存儲(chǔ)器層上有一個(gè)空著。同樣，對(duì)于底部存儲(chǔ)器層也是如此。對(duì)于總計(jì)4個(gè)層，并且每9個(gè)頂部或底部層中的1層是浪費(fèi)的，這等于2/(9x2)的密度損失，或總計(jì)等于11％。如果層數(shù)增加，則密度損失降低。然而，這將需要更多的層以及更長(zhǎng)的字線，可能導(dǎo)致提取過(guò)度的電流。具有階梯字線的有效3D陣列結(jié)構(gòu)以沿著每個(gè)存儲(chǔ)器層的段之間無(wú)偏移的方式實(shí)施。這基本上通過(guò)升高每個(gè)段的端部遠(yuǎn)離水平基線而實(shí)現(xiàn)。這樣，對(duì)那里設(shè)置的相鄰段具有在段的端部沿著水平基線的空間。圖19A是在x-z平面上突出的有效3D陣列的示意性截面圖。該實(shí)施例中的示例具有L＝4的多個(gè)存儲(chǔ)器層和在R＝4的每個(gè)存儲(chǔ)器層中字線段交叉的多個(gè)局部位線LBL。在每個(gè)存儲(chǔ)器層，取代每個(gè)字線WL段水平交叉R＝4的局部位線，隨著它交叉4個(gè)局部位線，其被制作為向上斜坡，從而，與當(dāng)前的位線相比，在z軸方向與相鄰位線的交叉點(diǎn)較高。在該實(shí)施例中，斜坡均勻地橫穿過(guò)位線。在所示的示例中，R＝4，段的斜坡由該段中四個(gè)局部位線的每一個(gè)交叉后的步進(jìn)組成。這樣，對(duì)于每個(gè)存儲(chǔ)器層，朝著每個(gè)段的端部，段的大部分將升高遠(yuǎn)離水平基線。這允許相鄰段的空間沿著水平基線直接跟隨。在該示例中，基本上每個(gè)字線具有4個(gè)斜坡段，一個(gè)斜坡段用于每個(gè)存儲(chǔ)器層，并且每個(gè)段交叉4個(gè)局部位線。因此，每個(gè)字線交叉4個(gè)存儲(chǔ)器層上的16個(gè)局部位線。字線的長(zhǎng)度可能不同。例如，最短的斜坡字線段可交叉每個(gè)存儲(chǔ)器層的恰好2個(gè)局部位線(即，R＝2)。在此情況下，字線驅(qū)動(dòng)器的節(jié)距為2個(gè)局部位線。對(duì)于具有4層的存儲(chǔ)器(即L＝4)，每個(gè)字線交叉RxL＝2x4＝8個(gè)局部位線。圖19B示出了圖19A示意性所示的有效3D陣列的裝置結(jié)構(gòu)。在一個(gè)實(shí)施例中，局部位線和字線由摻雜的多晶硅形成。圖20是根據(jù)另一個(gè)實(shí)施例的在x-z平面上突出的有效3D陣列的示意性截面圖。在該實(shí)施例中，層中的字線段水平地交叉局部位線，類(lèi)似于圖15和圖16所示，但是升高為交叉靠近該段的端部的至少一個(gè)或兩個(gè)位線。這允許相鄰段恰沿著水平基線伴隨的空間，而不會(huì)發(fā)生遺漏位線。有效3D陣列結(jié)構(gòu)避免與圖15和圖16所示實(shí)施例相關(guān)的浪費(fèi)。由圖19可見(jiàn)，局部位線的堆疊基本上橫穿過(guò)階梯字線的均勻的部分，除了靠近堆疊的左邊和右邊的那些部分(如灰色陰影所示)外。這些邊緣的例外可忽略或幾乎沒(méi)有形成。盡管為了圖示的方便，在圖19所示的堆疊中示出了少量的局部位線，但是，實(shí)際上，存在更多的局部位線。如果大部分規(guī)則的位線在堆疊的中心部分中，由于邊緣的浪費(fèi)就在減小。圖21是與圖19A所示類(lèi)似的有效3D陣列一部分的立體圖。總結(jié)構(gòu)是存儲(chǔ)器單元的3D陣列(R/W材料)，位于z方向局部位線LBL320的2D陣列和x-y平面中每個(gè)存儲(chǔ)器層中字線WL310的段312之間的交叉點(diǎn)。為了圖示的方便起見(jiàn)，圖21示出了一行LBL320，其由階梯字線沿x方向的部分交叉。每個(gè)階梯字線具有每位線的一個(gè)臺(tái)階。在此情況下的WL段是階梯形式，并且能選擇6個(gè)局部位線。在該實(shí)施例中，字線驅(qū)動(dòng)器450設(shè)置在基板側(cè)上的3D陣列的底部。這允許全局位線GBL330的交替結(jié)構(gòu)位于3D陣列的頂部，對(duì)應(yīng)的開(kāi)關(guān)440訪問(wèn)局部位線LBL320。參照?qǐng)D17(1)至圖17(6)已經(jīng)描述了形成具有階梯字線的多平面存儲(chǔ)器的板層的第一實(shí)施方案的第一實(shí)施例。根據(jù)第二實(shí)施例，階梯字線形成為使平面中的每個(gè)段交叉一個(gè)垂直位線。因此，交替字線和位線的形成通過(guò)偏移掩模而實(shí)現(xiàn)，產(chǎn)生溝槽的掩模分開(kāi)一個(gè)溝槽的寬度，并且每次偏移掩模一個(gè)溝槽寬度的一半。圖22A至圖22H示出了一系列工藝步驟以制造圖19所示的有效3D陣列。在圖22A中，掩模層402設(shè)置在字線層410之上，以能在字線層中蝕刻溝槽。在圖22B中，在字線層中蝕刻溝槽。在圖22C中，氧化物層404沉積在字線層的頂部上，繼之以相同的掩模層，但是偏移溝槽長(zhǎng)度的一半到左側(cè)，以能在氧化物層中蝕刻溝槽。當(dāng)前的溝槽相對(duì)于先前的溝槽偏移每個(gè)溝槽長(zhǎng)度的一半。在圖22D中，在氧化物層中蝕刻溝槽。在圖22E中，第二字線層形成在氧化物層的頂部上，并且通過(guò)氧化物層中的溝槽與下面的字線層連接。這伴隨著相同的掩模層但是偏移溝槽長(zhǎng)度的另一半到第二字線層之上的左側(cè)。在圖22F中，在第二字線層中蝕刻溝槽。在圖22G中，對(duì)氧化物的相鄰層和掩模層與圖22C所示一樣重復(fù)自身工藝，以建成字線的階梯結(jié)構(gòu)。在圖22H中，與圖22D所示一樣重復(fù)自身工藝，其中在氧化物層中蝕刻溝槽，以便逐漸建成字線的階梯結(jié)構(gòu)。圖23示出了用于設(shè)置或復(fù)位R/W元件的偏壓條件。為了圖示的簡(jiǎn)便起見(jiàn)，偏壓為0V(沒(méi)有偏壓)，1V(半偏壓)和2V(全偏壓)。在暴露于全偏壓2V時(shí)，R/W元件選擇為設(shè)置或復(fù)位。這用設(shè)置為全偏壓2V的選擇局部位線LBL和設(shè)置為無(wú)偏壓0V的選擇的字線WL設(shè)置，以便在選擇的R/W元件上形成最大的電勢(shì)差。為了防止其它的R/W元件改變狀態(tài)，所有其它未選擇的WL和LBL設(shè)置為半偏壓1V，從而每一個(gè)可見(jiàn)最大的1V電勢(shì)差?？梢?jiàn)未選擇的位線和字線在半偏壓上仍然消耗電流。如上所說(shuō)明，短的字線是優(yōu)選的，因?yàn)樗试SICC電流消耗在可控之下。結(jié)論盡管本發(fā)明的各方面已經(jīng)相對(duì)于其示范性實(shí)施例進(jìn)行了描述，但是應(yīng)理解，本發(fā)明要求在所附權(quán)利要求的全部范圍內(nèi)得到保護(hù)。