一種平面工藝下的三維集成電路的制作方法
【專利摘要】本實(shí)用新型提供一種平面工藝下的三維集成電路，所述集成電路包括：形成于基底上的MOS電容，所述MOS電容包括作為第一電極的第一多晶硅區(qū)、作為第二電極的有源區(qū)和溝道區(qū)以及位于第一多晶硅區(qū)和溝道區(qū)之間的介質(zhì)區(qū)，第一多晶硅區(qū)、介質(zhì)區(qū)、溝道區(qū)依次從上到下的相對應(yīng)，有源區(qū)位于所述溝道區(qū)周邊；和，形成于第一多晶硅區(qū)上方由第二多晶硅區(qū)形成的多晶硅電阻，第二多晶硅區(qū)和第一多晶硅區(qū)之間形成有氧化層，第二多晶硅區(qū)在基底上的投影完全包含在第一多晶硅區(qū)在基底上的投影內(nèi)。本實(shí)用新型可以將形成多晶硅電阻的第二多晶硅區(qū)放置于第一多晶硅區(qū)上方，使得第二多晶硅區(qū)域共享第一多晶硅區(qū)所占的芯片區(qū)域，從而減小芯片面積，降低成本。
【專利說明】—種平面工藝下的三維集成電路【【技術(shù)領(lǐng)域】】
[0001]本實(shí)用新型涉及電路設(shè)計(jì)領(lǐng)域，特別涉及一種平面工藝下的三維集成電路。
【【背景技術(shù)】】
[0002]模擬電路中經(jīng)常會需要較大的電阻和電容構(gòu)建時(shí)間常數(shù)較大的RC(電阻電容)濾波電路。例如LED (light-emitting diode)背光驅(qū)動電路中，調(diào)光電路會采用較大的RC濾波電路，來產(chǎn)生與PWM (Pulse Width Modulation)調(diào)光信號的占空比成正比的輸出電壓，如圖1所示。圖1中，REF為基準(zhǔn)電壓，DPWM為PWM調(diào)光信號，VDIM為輸出電壓信號。VDIM的電壓與DPWM的占空比成正比。如果以VD頂為參考電壓來調(diào)整LED電流信號，則可以實(shí)現(xiàn)DPWM對LED電流的線性控制，從而控制LED的亮度。其他應(yīng)用中，也可能采用RC濾波電路來減小信號高頻噪聲。一般這些應(yīng)用中電阻值和電容值都很大，會占用很大的芯片面積。一般電阻由高阻多晶娃電阻構(gòu)成，電容可以采用MOS(Metal Oxide Semiconductor)電容或PIP (Poly-1nsulator-Poly:多晶娃-絕緣層-多晶娃)電容。這種情況在版圖設(shè)計(jì)中現(xiàn)有技術(shù)通常分別放置電阻和電容，即電阻和電容分別獨(dú)立占用兩塊不同的芯片區(qū)域。
[0003]如果采用PIP電容，肯定無法做到PIP電容與高阻多晶硅電阻重疊放置，因?yàn)镻IP同時(shí)會用到高阻多晶硅那層多晶硅。采用MOS電容，現(xiàn)有技術(shù)也無法實(shí)現(xiàn)重疊放置。如圖2a和2b所示，MOS電容的結(jié)構(gòu)如圖2a所示，中間的斜線填充區(qū)域210為第一多晶硅區(qū)，沿第一多晶硅區(qū)四周分布的小方框?yàn)榻佑|孔220，實(shí)線框230和第一多晶硅區(qū)之間的區(qū)域?yàn)橛性磪^(qū)。虛線框240以內(nèi)的區(qū)域都是離子注入?yún)^(qū)，對于NMOS電容來說，可以在離子注入?yún)^(qū)進(jìn)行N+注入以在有源區(qū)的位置形成所述N+有源區(qū)，對于PMOS電容來說，可以在離子注入?yún)^(qū)進(jìn)行P+注入以在有源區(qū)的位置形成所述P+有源區(qū)?，F(xiàn)有技術(shù)中通常都是采用自對準(zhǔn)工藝，為了讓有源區(qū)緊貼溝道區(qū)(第一多晶硅區(qū)下面對應(yīng)的區(qū)域)，所以一般都是將有源區(qū)、溝道區(qū)(柵極)全都注入N+或P+。圖2b為第二多晶硅形成的多晶硅電阻。
[0004]如果簡單的將第二多晶硅形成的多晶硅電阻重疊到圖2b中的MOS電容上，由于按照標(biāo)準(zhǔn)工藝在離子注入?yún)^(qū)240進(jìn)行N+或P+離子注入是發(fā)生在第二多晶硅形成之后，因此在離子注入?yún)^(qū)進(jìn)行N+或P+離子注入時(shí)會將注入到第二多晶硅形成的高阻電阻上，使得高阻電阻變?yōu)榈妥桦娮?，例如方塊電阻值由2000歐姆/方塊變?yōu)?8歐姆/方塊。
[0005]因此，有必要提出一種改進(jìn)的技術(shù)方案來克服上述問題。
【實(shí)用新型內(nèi)容】
[0006]本實(shí)用新型的目的在于提供一種集成電路，其可以在平面集成電路工藝中實(shí)現(xiàn)MOS電容和高阻電阻的區(qū)域共享，減小了芯片面積，降低了成本。
[0007]為了解決上述問題，本實(shí)用新型提供一種集成電路，其包括:形成于基底上的MOS電容，其中所述MOS電容包括作為第一電極的第一多晶硅區(qū)、作為第二電極的有源區(qū)和溝道區(qū)以及位于第一多晶硅區(qū)和溝道區(qū)之間的介質(zhì)區(qū)，其中第一多晶硅區(qū)、介質(zhì)區(qū)、溝道區(qū)依次從上到下的相對應(yīng)，有源區(qū)位于所述溝道區(qū)的周邊；和形成于MOS電容的第一多晶硅區(qū)上方的由第二多晶硅區(qū)形成的多晶硅電阻，第二多晶硅區(qū)和第一多晶硅區(qū)之間形成有氧化層，第二多晶硅區(qū)在基底上的投影完全包含在第一多晶硅區(qū)在基底上的投影內(nèi)。
[0008]進(jìn)一步的，形成多晶硅電阻的第二多晶硅區(qū)小于形成MOS電容的第一電極的第一多晶硅區(qū)，MOS電容的有源區(qū)是在形成第二多晶硅區(qū)后在離子注入?yún)^(qū)上進(jìn)行N型或P型離子注入形成的，其中離子注入?yún)^(qū)域在基底上的投影與第二多晶硅區(qū)在基底上的投影無交疊，并且與第一多晶硅區(qū)在基底上的投影的邊緣交疊。
[0009]進(jìn)一步的，所述集成電路還包括有壓焊區(qū)，所述MOS電容和多晶硅電阻位于所述壓焊區(qū)的下方以使得MOS電容和電阻在基底上的投影與所述壓焊區(qū)在基底上的投影相重疊。下方設(shè)有MOS電容和多晶硅電阻的壓焊區(qū)為接地的壓焊區(qū)。
[0010]進(jìn)一步的，所述MOS電容的一個(gè)電極接地，另一個(gè)電極接所述多晶硅電阻的一端，所述MOS電容和所述多晶硅電阻構(gòu)成RC濾波電路。MOS電容的第一電極接地。
[0011]與現(xiàn)有技術(shù)相比，本實(shí)用新型中可以將形成多晶硅電阻的第二多晶硅區(qū)放置于MOS電容的第一多晶硅區(qū)的上方，使得第二多晶硅區(qū)域共享第一多晶硅區(qū)所占的芯片區(qū)域，這樣可以減小芯片面積，降低了成本。
【【專利附圖】

【附圖說明】】
[0012]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0013]圖1為現(xiàn)有技術(shù)中的采用較大的RC濾波電路的調(diào)光電路；
[0014]圖2a為現(xiàn)有的MOS電容的結(jié)構(gòu)示意圖；
`[0015]圖2b為現(xiàn)有的多晶硅電阻結(jié)構(gòu)示意圖；
[0016]圖3a為本實(shí)用新型中的立體集成電路的平面俯視示意圖；
[0017]圖3b為圖3a中的立體集成電路的沿A-A剖面線的剖視示意圖；
[0018]圖4為將第一多晶硅區(qū)連接到地電位時(shí)，第二多晶硅區(qū)形成的高阻多晶硅電阻的等效電路。
【【具體實(shí)施方式】】
[0019]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
[0020]此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本實(shí)用新型至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0021]圖3a和3b本實(shí)用新型中的采用平面集成電路工藝的立體集成電路300的結(jié)構(gòu)示意圖。所述集成電路300包括有MOS電容和多晶硅電阻，MOS電容和多晶硅電阻可以共享芯片區(qū)域。由于所述MOS電容的電容值和所述多晶硅電阻的電阻值都很大，它們各自會占用很大的芯片面積，因此在它們之間進(jìn)行芯片面積的共享，可以顯著的降低芯片面積，所述MOS電容和所述多晶硅電阻可以構(gòu)成常數(shù)較大的RC濾波電路。
[0022]所述MOS電容形成于基底390上，其中所述MOS電容包括作為第一電極的第一多晶硅區(qū)320、作為第二電極的有源區(qū)380和溝道區(qū)420以及位于第一多晶硅區(qū)320和溝道區(qū)420之間的介質(zhì)區(qū)410，其中第一多晶硅區(qū)320、介質(zhì)區(qū)410、溝道區(qū)420依次從上到下的相對應(yīng)，有源區(qū)380位于所述溝道區(qū)420的周邊。所述多晶硅電阻由形成于MOS電容的第一多晶硅區(qū)320上方的第二多晶硅區(qū)310形成，第二多晶硅區(qū)310和第一多晶硅區(qū)320之間形成有氧化層，第二多晶硅區(qū)310在基底390上的投影完全包含在第一多晶硅區(qū)320在基底390上的投影內(nèi)。這樣，多晶硅電阻可以與MOS電容在平面集成電路工藝下實(shí)現(xiàn)芯片區(qū)域的共享。所述介質(zhì)區(qū)410是柵極氧化層構(gòu)成的。
[0023]繼續(xù)參看圖3a和3b所示，形成多晶硅電阻的第二多晶硅區(qū)310小于形成MOS電容的第一電極的第一多晶硅區(qū)320，MOS電容的有源區(qū)380是在形成第二多晶硅區(qū)310后在離子注入?yún)^(qū)(內(nèi)虛線框340和外虛線框330之間的區(qū)域)上進(jìn)行N型或P型離子注入形成的，其中離子注入?yún)^(qū)域在基底390上的投影與第二多晶硅區(qū)310在基底390上的投影無交疊(即形成多晶硅電阻的第二多晶硅區(qū)310位于所述內(nèi)虛線框340內(nèi))，并且與第一多晶硅區(qū)320在基底390上的投影的邊緣交疊(即內(nèi)虛線框340位于第一多晶硅區(qū)320內(nèi)并小于該第一多晶硅區(qū)320)。實(shí)線框350和第一多晶硅區(qū)320之間的區(qū)域?yàn)樾纬捎性磪^(qū)380的區(qū)域。在現(xiàn)有技術(shù)中，離子注入?yún)^(qū)為外虛線框330內(nèi)的所有區(qū)域，這樣方式會降低形成多晶硅電阻的第二多晶硅區(qū)310的電阻，為此在本實(shí)用新型中離子注入?yún)^(qū)位于內(nèi)虛線框340和外虛線框330之間，而第二多晶硅區(qū)位于內(nèi)虛線框340內(nèi)，這樣在離子注入?yún)^(qū)進(jìn)行N+或P+離子注入時(shí)不會注入到第二多晶硅區(qū)310上，從而使得多晶硅電阻和MOS電容的重疊共享稱為可能。為了在自對準(zhǔn)工藝中讓有源區(qū)380緊貼溝道區(qū)420，因此所述離子注入?yún)^(qū)需要寬于并完全覆蓋所述有源區(qū)380。如圖3a和3b所示，在所述有源區(qū)380上形成有多個(gè)接觸孔360。
[0024]在一個(gè)實(shí)施例中，所述MOS電容的一個(gè)電極接地，另一個(gè)電極接所述多晶硅電阻的一端，所述MOS電容和所述多晶硅電阻構(gòu)成RC濾波電路。
[0025]除了共享芯片面積外，本實(shí)用新型實(shí)施方式還可以額外的增加電容。對于圖1中應(yīng)用(電容的一端為地電位)，如果將圖3a中MOS電容的第一多晶硅區(qū)320連接到地電位，則多晶硅電阻和第一多晶硅區(qū)320之間還會形成寄生的平板電容，等效增加了 RC濾波常數(shù)。圖4描述了將第一多晶硅區(qū)320連接到地電位時(shí)，第二多晶硅區(qū)形成的高阻多晶硅電阻的等效電路，除了 Rll?Rln構(gòu)成的電阻本身，還增加了很多分布式寄生電容Cpl?Cpn。
[0026]為了進(jìn)一步增加寄生電容效果和節(jié)省芯片面積，還可以將圖3a和圖3b中的MOS電容和多晶硅電阻結(jié)構(gòu)放置在接地的管腳壓焊區(qū)(PAD)下。一般芯片都有電源和地管腳，封裝時(shí)為了電連接這些管腳，都會為這些管腳設(shè)計(jì)壓焊區(qū)，這些壓焊區(qū)一般由金屬層形成。本實(shí)用新型中可以將圖3a中的多晶硅電阻和MOS電容的結(jié)構(gòu)放置在地管腳的壓焊區(qū)下，這樣多晶硅電阻與地管腳之間還會形成更多寄生電容，同時(shí)共用壓焊區(qū)面積，實(shí)現(xiàn)節(jié)省芯片面積的效果，其寄生電容效應(yīng)與圖4描述相似。
[0027]根據(jù)本實(shí)用新型的另一個(gè)方面，本實(shí)用新型還提出一種集成電路的制造方法，其包括如下步驟。
[0028]步驟一、提供半導(dǎo)體晶圓，結(jié)合參考圖3a和3b,在該半導(dǎo)體晶圓的基底390上已經(jīng)形成了 MOS電容的介質(zhì)區(qū)410、第一多晶硅區(qū)320以及多晶硅電阻的第二多晶硅區(qū)310，第一多晶娃區(qū)320位于介質(zhì)區(qū)410的上方,所述第二多晶娃區(qū)310位于第一多晶娃區(qū)320的上方，第二多晶娃區(qū)310和第一多晶娃區(qū)320之間形成有氧化層。
[0029]步驟二、在半導(dǎo)體晶圓上形成對應(yīng)MOS電容的有源區(qū)380的離子注入窗口，所述離子注入窗口位于第一多晶硅區(qū)的周邊，所述離子注入窗口對應(yīng)有源區(qū)380的區(qū)域，即對應(yīng)實(shí)線框350和第一多晶硅區(qū)320之間的區(qū)域。
[0030]步驟三、在形成有離子注窗口的半導(dǎo)體晶圓上形成離子注入?yún)^(qū)，所述離子注入?yún)^(qū)為內(nèi)虛線框340和外虛線框330之間的區(qū)域，在離子注入?yún)^(qū)上進(jìn)行N型或P型離子注入形成的MOS電容的有源區(qū)380，第一多晶硅區(qū)320對應(yīng)的基底390區(qū)域?yàn)闇系绤^(qū)420，其中離子注入?yún)^(qū)域在基底390上的投影與第二多晶硅區(qū)310在基底390上的投影無交疊，并且與第一多晶硅區(qū)320在基底320上的投影的邊緣交疊，其中第一多晶硅區(qū)作為所述MOS電容的第一電極、MOS電容的有源區(qū)和溝道區(qū)作為第二電極。
[0031]本實(shí)用新型中的在本實(shí)用新型中，“連接”、相連、“連”、“接”等表示電性相連的詞語，如無特別說明，則表示直接或間接的電性連接。
[0032]需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本實(shí)用新型的【具體實(shí)施方式】所做的任何改動均不脫離本實(shí)用新型的權(quán)利要求書的范圍。相應(yīng)地，本實(shí)用新型的權(quán)利要求的范圍也并不僅僅局限于前述【具體實(shí)施方式】。
【權(quán)利要求】
1.一種平面工藝下的三維集成電路，其特征在于，其包括: 形成于基底上的MOS電容,其中所述MOS電容包括作為第一電極的第一多晶娃區(qū)、作為第二電極的有源區(qū)和溝道區(qū)以及位于第一多晶硅區(qū)和溝道區(qū)之間的介質(zhì)區(qū)，其中第一多晶硅區(qū)、介質(zhì)區(qū)、溝道區(qū)依次從上到下的相對應(yīng)，有源區(qū)位于所述溝道區(qū)的周邊；和 形成于MOS電容的第一多晶硅區(qū)上方的由第二多晶硅區(qū)形成的多晶硅電阻，第二多晶硅區(qū)和第一多晶硅區(qū)之間形成有氧化層，第二多晶硅區(qū)在基底上的投影完全包含在第一多晶硅區(qū)在基底上的投影內(nèi)。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，形成多晶硅電阻的第二多晶硅區(qū)小于形成MOS電容的第一電極的第一多晶娃區(qū)， MOS電容的有源區(qū)是在形成第二多晶硅區(qū)后在離子注入?yún)^(qū)上進(jìn)行N型或P型離子注入形成的，其中離子注入?yún)^(qū)域在基底上的投影與第二多晶硅區(qū)在基底上的投影無交疊，并且與第一多晶硅區(qū)在基底上的投影的邊緣交疊。
3.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其還包括有壓焊區(qū)， 所述MOS電容和多晶硅電阻位于所述壓焊區(qū)的下方以使得MOS電容和電阻在基底上的投影與所述壓焊區(qū)在基底上的投影相重疊。
4.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，下方設(shè)有MOS電容和多晶硅電阻的壓焊區(qū)為接地的壓焊區(qū)。
5.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述MOS電容的一個(gè)電極接地，另一個(gè)電極接所述多晶硅電阻的一端，所述MOS電容和所述多晶硅電阻構(gòu)成RC濾波電路。
6.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，MOS電容的第一電極接地。
【文檔編號】H01L27/06GK203589027SQ201320778820
【公開日】2014年5月7日 申請日期:2013年11月29日 優(yōu)先權(quán)日:2013年11月29日
【發(fā)明者】王釗 申請人:無錫中星微電子有限公司