專利名稱：陣列基板和顯示裝置的制作方法
技術領域：
本實用新型涉及顯示領域，尤其涉及一種陣列基板和顯示裝置。
背景技術：
高級超維場開關技術(Advanced-SuperDimensional Switching,簡稱:ADS)通過同一平面內像素電極或公共電極邊緣所產生的平行電場以及像素電極與公共電極間產生的縱向電場形成多維電場，使液晶盒內像素電極或公共電極之間、像素電極或公共電極正上方所有取向液晶分子都能夠產生旋轉轉換，從而提高了平面取向系液晶工作效率并增大了透光效率。高級超維場開關技術可以提高TFT-1XD畫面品質，具有高透過率、寬視角、高開口率、低色差、低響應時間、無擠壓水波紋(push Mura)波紋等優(yōu)點。ADS顯示器由ADS陣列基板和彩膜基板對盒而形成，ADS陣列基板和彩膜基板之間滴注有液晶。一般而言，如圖1所示，ADS陣列基板包括:基板1，依次設置在基板I上的公共電極層8、柵極金屬層10、柵絕緣層12、有源層9、源漏極金屬層11、絕緣保護層7和像素電極層2，柵極金屬層中包括TFT的柵極和柵線(圖中未示出)，有源層9包括半導體層3和摻雜半導體層4，源漏極金屬層11中包括TFT的源極5、漏極6以及數(shù)據線，像素電極層2中包括像素電極，公共電極層8中包括公共電極，源漏極金屬層11的漏極6通過過孔與像素電極層2相連。目前，ADS陣列基板的制造方法普遍為五次甚至是六次構圖工藝，以五次構圖工藝為例，其實現(xiàn)過程一般包括:第一次構圖工藝形成公共電極層8 ;第二次構圖工藝形成柵極金屬層10 ;第三次構圖工藝形成有源層9 (半導體層3和摻雜半導體層4)、源漏金屬層11 ；第四次構圖工藝形成絕緣保護層7，并在絕緣保護層7形成連接源漏極金屬層的漏極6和像素電極層2的過孔；第五次構圖工藝形成像素電極層2，這樣就完成了陣列基板的制作。
但是，由于到構圖工藝的次數(shù)直接影響著制作成本與良品率，構圖工藝次數(shù)越多，則生產周期越長，制作成本越高，良品率越低。因此，如何有效的減少構圖工藝次數(shù)，是陣列基板的制作過程中需要解決的技術問題。

實用新型內容本實用新型所要解決的技術問題在于提供一種陣列基板及其制造方法、顯示裝置，能夠減少陣列基板的制備過程中所采用的構圖工藝的次數(shù)，從而有效降低制作成本，提聞良品率。為達到上述目的，本實用新型的實施例采用如下技術方案:一方面，本實用新型提供一種陣列基板，包括基板，依次設置在所述基板上的柵極、柵絕緣層、有源層、源電極、漏電極和絕緣保護層，所述基板上還設置有像素電極和公共電極，以及連接所述像素電極和所述漏電極的第一引線孔和連接所述公共電極和公共電極線的第二引線孔，所述像素電極設置在所述基板上，所述柵極直接設置在與所述像素電極同層設置的透明導電層上；所述像素電極通過設置在第一引線孔里的第一金屬連接層與所述漏電極相連接，所述第一金屬連接層與所述柵極同層設置?？蛇x地，所述公共電極線與所述柵極同層設置，所述公共電極和所述公共電極線通過設置在第二引線孔中的第二金屬連接層相連接，所述第二金屬連接層與所述源電極和漏電極同層設置。進一步地，所述的陣列基板還包括:設置在所述陣列基板邊緣的源漏極引線端子和柵極引線端子；所述源漏極引線端子，通過設置在源漏極引線孔里的第二金屬連接層與數(shù)據線相連接，所述數(shù)據線與所述源電極和所述漏電極同層設置；所述柵極引線端子，通過設置在柵極引線孔里的第二金屬連接層與柵線相連接，所述柵線與所述柵極同層設置。本實用新型還提供另一陣列基板，包括基板，依次設置在所述基板上的柵極、柵絕緣層、有源層、源電極、漏電極和絕緣保護層，所述基板上還設置有像素電極和公共電極，所述公共電極設置在所述基板上，所述柵極直接設置在與所述公共電極同層設置的透明導電層上；所述像素電極設置在所述絕緣保護層上，所述絕緣保護層設置有絕緣保護層過孔，所述像素電極通過所述絕緣保護層過孔與所述漏電極相連接。具體地，公共電極線與所述柵極同層設置，所述公共電極線 直接與位于所述公共電極線下方的所述公共電極相連接。本實用新型還提供一種顯示裝置，包括任一項所述的陣列基板。本實用新型實施例提供一種陣列基板和顯示裝置，將柵極金屬層(柵極所在金屬層)直接設置在與像素電極層同層設置的透明導電層上，制備時先依次形成第一透明導電薄膜和柵金屬薄膜，再采用多階掩膜(MTM)工藝通過一次構圖(第一次構圖工藝)即可制備出像素電極和柵極，然后在形成柵絕緣層時利用光刻膠剝離(Lift Off)技術形成第一引線過孔，以連接漏電極和像素電極；第二次構圖工藝形成有源層和源、漏電極，在源、漏電極之上形成絕緣保護層時再利用光刻膠剝離(Lift Off)技術形成第二引線過孔，以連接源漏金屬層公共電極線和公共電極，其中所述公共電極線與柵極同層設置，或者所述公共電極線與源、漏電極同層設置；第三次構圖工藝形成公共電極，從而僅使用3次掩膜板(Mask)即可制造出陣列基板，能夠減少陣列基板制備過程中所采用的構圖工藝的次數(shù)，從而有效降低制作成本，提聞良品率。

圖1為現(xiàn)有ADS陣列基板的結構不意圖；圖2(a)和(b)分別為本實用新型實施例一提供的第一種陣列基板的平面結構示意圖和沿A-A線的剖面結構示意圖；圖3為本實用新型實施例一提供的第二種陣列基板沿A-A線的剖面結構示意圖；圖4為本實用新型實施例一提供的第一種陣列基板沿A-A線的剖面結構示意圖-* ;[0026]圖5為本實用新型實施例一提供的第三種陣列基板沿A-A線的剖面結構示意圖-* ;圖6為本實用新型實施例一提供的第一種陣列基板制造方法的流程圖；圖7(a)和(b)分別為本實用新型實施例二中第一構圖工藝中曝光刻蝕后基板的平面結構示意圖和沿A-A線的剖面結構示意圖；圖8為本實用新型實施例二中第一構圖工藝的流程圖；圖9(a) (f)為本實用新型實施例二中第一構圖工藝過程的步驟1011 1015中基板沿A-A線的剖面示意圖；圖10為本實用新型實施例二第一構圖工藝過程中依次形成柵絕緣薄膜和半導體薄膜后的基板沿A-A線的剖面示意圖；圖11為本實用新型實施例二第一構圖工藝過程中光刻膠剝離后的基板沿A-A線的剖面示意圖12(a)和(b)分別為本實用新型實施例二中第二構圖工藝后基板沿A_A線的剖面示意圖；圖13為本實用新型實施例二中第二構圖工藝的流程圖；圖14(a) (f)為本實用新型實施例二中第二構圖工藝過程的步驟1021 1027基板沿A-A線的剖面示意圖；圖15 (a)和(b)分別為本實用新型實施例二中步驟1028形成絕緣保護薄膜后基板沿A-A線的剖面示意圖和光刻膠剝離后基板沿A-A線的剖面示意圖；圖16(a) (C)為本實用新型實施例二中第三構圖工藝過程中基板沿A_A線的剖面示意圖；圖17為本實用新型實施例二提供的第二種陣列基板制造方法的流程圖；圖18(a)為第二種陣列基板制造方法中第一構圖工藝的光刻膠圖案，圖18(b)為第一構圖工藝刻蝕后后基板沿A-A線的剖面示意圖，圖18(c)為第二種陣列基板制造方法中第一構圖工藝后基板沿A-A線的剖面示意圖；圖19(a)為第二種陣列基板制造方法中第二構圖工藝中的光刻膠圖案，圖19(b)為刻蝕后基板沿A-A線的剖面示意圖；圖20為第二種陣列基板制造方法中第二構圖工藝后基板沿A-A線的剖面示意圖。圖1附圖標記說明1-基板，2-像素電極層，3-半導體層，4-摻雜半導體層，5-源極，6_漏極，7_絕緣保護層，8-公共電極層，9-有源層，10-柵極金屬層，12-柵絕緣層，11-源漏極金屬層。實施例一至三的附圖標記10-基板，11-像素電極層，12-柵極金屬層，13-柵絕緣層，14-有源層，15-源漏極金屬層，16-絕緣保護層，17-公共電極層，18-源漏極引線端子，19-柵極引線端子，110-透明導電層，111-像素電極，121-柵極，122-公共電極線，123-第一金屬連接層，151-源電極，152-漏電極，153-第二金屬連接層，171-公共電極，20-第一引線孔，21-第二引線孔，22-源漏極引線孔，23-柵極引線孔，24-絕緣保護層過孔，100-第一透明導電薄膜，400-半導體薄膜，700-第二透明導電薄膜，800-第一光刻膠圖案，900-第二光刻膠圖案。
具體實施方式
本實用新型實施例提供一種陣列基板和顯示裝置，能夠減少陣列基板制備過程中所采用的構圖工藝的次數(shù)，從而有效降低制作成本，提高良品率。
以下結合附圖對本實用新型實施例進行詳細描述。此處所描述的具體實施方式
僅僅用以解釋本實用新型，并不用于限定本實用新型。實施例一本實用新型實施例提供一種陣列基板，如圖2(a)和(b)所示，該陣列基板包括基板10，依次設置在基板10上的柵極121、柵絕緣層13、有源層14、源電極151、漏電極152和絕緣保護層16，基板10上還設置有像素電極111和公共電極171，以及連接像素電極111和漏電極152的第一引線孔20和連接公共電極171和公共電極線122的第二引線孔21，其中，像素電極111設置在基板10上，柵極121直接設置在與像素電極111同層設置的透明導電層上；像素電極111通過設置在第一引線孔20里的第一金屬連接層123與漏電極152相連接，所述第一金屬連接層123與柵極121同層設置。優(yōu)選地，本實施例中的公共電極線122與柵極121同層設置，公共電極171和公共電極線122通過設置在第二引線孔21中的第二金屬連接層153相連接，所述第二金屬連接層153與源電極151和漏電極152同層設置。本實施例所述基板10上自下而上依次設置有像素電極層11 (像素電極111和透明導電層110所在層)、柵極金屬層12 (柵極121、柵線、第一金屬連接層123和公共電極線122所在層)、柵絕緣層13、有源層14、源漏金屬層15 (源電極151、漏電極152和第二金屬連接層153所在的層)、絕緣保護層16和公共電極層17 (公共電極171所在層)。其中，像素電極層11由透明導電薄膜形成，像素電極層11其圖形包括像素電極111，還包括在柵極金屬層 12下方保留的與柵極金屬層12具有相同圖形的透明導電層110 ；柵極金屬層12直接設置像素電極層11上，其圖形包括柵極121、柵線(未示出)和公共電極線122，還包括設置在第一引線孔20里的第一金屬連接層123。制備時，先沉積透明導電薄膜(用以形成像素電極層11)，然后直接在該透明導電薄膜上沉積柵極金屬薄，再通過多階調掩模工藝，即可通過一次構圖工藝(陣列基板制備中的第一次構圖工藝，簡稱第一構圖工藝)形成像素電極111、柵極金屬層121、柵線和公共電極線122。其中，像素電極111為透明導電薄膜形成的單層膜結構，柵極121、柵線和公共電極線122實質上均為金屬薄膜(對應柵極金屬層12)和透明導電層110(對應像素電極層11)組成的雙層膜結構。另外，在形成柵極121、柵線時，同步在第一引線孔20內形成第一金屬連接層123。本實施例所述的柵絕緣層13在第一引線孔20及第二引線孔21對應區(qū)域均設置有過孔，具體實施時可通過在第一構圖工藝中在第一引線孔20及第二引線孔21對應區(qū)域保留光刻膠，再沉積柵絕緣層，然后通過光刻膠剝離工藝(即離地剝離工藝)，在柵絕緣層13上形成第一引線孔20及第二引線孔21對應區(qū)域形成過孔。通過柵絕緣層13的過孔，后續(xù)形成的漏電極152直接與第一金屬連接層123接觸，從而實現(xiàn)TFT的漏極152與像素電極111的電連接。本實施例所述的有源層14包括半導體層和摻雜半導體層，有源層14的圖形包括TFT的有源層(TFT的溝道)；源漏極金屬層15由源漏極金屬薄膜形成，其圖形包括TFT的源極151、漏極152以及數(shù)據線(圖1中未示出)，還包括設置在第二引線孔21內的第二金屬連接層153。制備時，通過先制備半導體薄膜(包括半導體薄膜和摻雜半導體薄膜)和源漏極金屬薄膜，同樣地再利用多階調掩模工藝，即可通過一次構圖工藝(陣列基板制備中的第二次構圖工藝，簡稱第二構圖工藝)形成有源層14和源電極151、漏電極152以及數(shù)據線。本實施例所述的絕緣保護層16 (即鈍化層)，覆蓋在設置有像素電極層11、柵極金屬層12、柵絕緣層13、有源層14和源漏極金屬層15的基板上，所述基板上還形成有貫穿絕緣保護層16和柵絕緣層13的第二引線孔21，具體實施時可通過在第二構圖工藝中在第二引線孔21對應區(qū)域保留光刻膠，再沉積絕緣保護薄膜，然后通過光刻膠剝離工藝，形成第二引線過孔。本實施例所述的公共電極層17包括公共電極171，且公共電極171為狹縫狀電極，另外，公共電極171還通過第二引線孔21與公共電極線122相連。公共電極171通過一次構圖工藝(陣列基板制備中的第三次構圖工藝，簡稱第三構圖工藝)形成。在第二引線孔21的位置處，柵絕緣層13設置有過孔，因此第二金屬連接層153直接與公共電極線122相接觸，另外，絕緣保護層16 (即鈍化層)在第二引線孔21對應區(qū)域也設置有過孔，因此設置在絕緣保護層16之上的公共電極171與第二金屬連接層153直接接觸，從而實現(xiàn)了公共電極171與公共電極線122的電連接。綜上所述，本實施例提供的陣列基板自下而上依次包括:像素電極層11、柵極金屬層12、柵絕緣層13、有源層14和源漏極金屬層15絕緣保護層16和公共電極層17，其中，源漏極金屬層15 (TFT的漏電極152)通過第一引線與像素電極111相連，公共電極171通過第二引線與公共電極線122相連。所述的第一引線孔20中自下而上保留有透明導電像素電極111的一部分、第一金屬連接層123和漏電極152 ;所述的第二引線孔21中自下而上保留有與像素電極同層設置的透明導電層110、公共電極線122和第二金屬連接層153，以及公共電極171的一部分。本實用新型實施 例通過改進陣列基板的結構設計，采用了多色調掩膜板(MTM)制備和光刻膠剝離(Lift Off)技術，僅使用3次掩膜板(Mask)即可制造出陣列基板。另外，可選地，如圖3所示，本實施例中的公共電極線122還可位于源漏極金屬層15，即公共電極線122還可與源電極151和漏電極152同層設置，公共電極171和公共電極線122通過設置在第二引線孔21中的第二金屬連接層相連接。進一步地，如圖4所示，本實用新型實施例提供的陣列基板，還包括:設置在陣列基板邊緣的源漏極引線端子18和柵極引線端子19，源漏極引線端子18用于數(shù)據線與外部信號輸入設備(未示出)的連接從而為數(shù)據線提供電信號，而柵極引線端子19用于柵線與外部信號輸入設備(未示出)的連接從而為柵線提供電信號。源漏極引線端子18，通過設置在源漏極引線孔中的第二金屬連接層與數(shù)據線相連接，所述數(shù)據線與源電極151和所述漏電極152同層設置；柵極引線端子19，通過設置在柵極引線孔里的第二金屬連接層153與柵線相連接，所述柵線與柵極121同層設置。其中，源漏極引線孔22內設置有第二金屬連接層(對應數(shù)據線的一部分)，柵極引線孔23內設置有第一金屬連接層123(對應柵線的一部分)和第二金屬連接層153，源漏極引線孔和柵極引線孔的制備工藝與第二引線孔21大致類似。[0065]對于柵極引線孔，制備時與第二引線孔21相同，分別通過第一和第二構圖工藝在柵極引線端子19的位置保留光刻膠，再通過光刻膠剝離工藝在柵絕緣層13和絕緣保護層16形成過孔；對于源漏極引線孔，制備時通過第二構圖工藝在源漏極引線端子18的位置保留光刻膠，再通過光刻膠剝離工藝在絕緣保護層16形成過孔。最終，形成的柵極引線端子19位于柵線(由像素電極層11的透明導電層和柵極金屬層12的金屬膜層構成)上方，柵極引線端子的對應位置還依次保留有源漏極金屬層15和公共電極層17，從而將柵線引出，與外部信號輸入設備相連。形成的源漏極引線端子18位于數(shù)據線(位于源漏極金屬層15)上方，從而將數(shù)據線引出與外部信號輸入設備相連。本實用新型實施例提供另一陣列基板，如圖5所示，與圖2 圖4所示的陣列基板的區(qū)別之處在于，公共電極171和像素電極111的位置互換，即公共電極171設置在基板10上，柵極121、公共電極線直接設置在公共電極171上；像素電極111設置在絕緣保護層16上，絕緣保護層16設置有絕緣保護層過孔24，像素電極111通過絕緣保護層過孔24與漏電極152相連接。還需要注意的是:其中柵極金屬層12的圖形包括柵極121、柵線(未示出)和公共電極線122，公共電極線122與公共電極171直接相連，不需要另外設置過孔。像素電極層11包括像素電極111，像素電極111為狹縫狀電極，公共電極171為板狀電極。進一步地，本實用新型實施例提供的陣列基板，還包括:設置在陣列基板邊緣的源漏極引線端子18和柵極引線端子19，設置位置以及制備方法與圖4所示相同，均已做過詳細敘述，在此不再贅述。本實用新型實施例提供的另一陣列基板的結構設計，公共電極層17設置在基板10上，像素電極層11設置在絕緣保護層16，同樣采用了多色調掩膜板(MTM)和光刻膠剝離(Lift Off)技術,僅使用3次掩膜板(Mask)即可制造出陣列基板。本實用新型實施例提供的陣列基板，制備過程中所采用的構圖工藝的次數(shù)減少，從而有效降低制作成本，提高良品率。實施例二本實用新型實施例還提供了一種顯示裝置，其包括實施例一所述的任意一種陣列基板。所述顯示裝置可以為:液晶面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產品或部件。本實用新型實施例提供的顯示裝置，采用的陣列基板在制備過程中所采用的構圖工藝的次數(shù)減少，從而有效降低制作成本，提高良品率。實施例三本實用新型實施例還提供了一種陣列基板的制造方法，如圖6所示，包括:101、通過第一次構圖工藝形成像素電極、柵極、第一金屬連接層、公共電極線、柵絕緣層、有源層、第一引線孔20和第二引線孔21 ；如圖7(a)和(b)所示，在基板10上沉積透明導電膜和柵極金屬膜，然后通過多階掩膜工藝進行分區(qū)域曝光、分區(qū)域刻蝕，形成像素電極層11的圖形(包括像素電極111)和柵極金屬層12的圖形，柵極金屬層12的圖形包括柵極121、柵線、位于第一引線孔20內的第一金屬連接層123，以及公共電極線122，公共電極線部分延伸至后續(xù)形成的第二引線孔21對應位置 。另外，在后續(xù)形成的像素電極121連接漏電極的第一引線孔20對應的位置處保留光刻膠。具體地，對于圖2和4所示的陣列基板，公共電極線122位于柵極金屬層12，通過位于第二引線孔21內的第二金屬連接層153 (位于源漏極金屬層15)，將公共電極171和公共電極線122相連接。因此，步驟101的第一構圖工藝中，還需要在公共電極層連接柵極金屬層12的第二引線孔21對應的位置處保留光刻膠，以便在柵絕緣層對應第二引線孔21所在位置形成過孔。而對圖3所示的陣列基板，公共電極線122位于源漏極金屬層15，在對應第二引線孔21所在位置柵絕緣層不需設置過孔，因此步驟101的第一構圖工藝中第二引線孔對應位置在則不需要保留光刻膠。然后，在形成有像素電極層11圖形和柵極金屬層12圖形，且在后續(xù)形成第一引線孔20和第二引線孔21預設位置保留有光刻膠的基板上，形成柵絕緣層和半導體層，采用離地剝離工藝去除第三厚度對應區(qū)域剩余的光刻膠和位于其上方的柵絕緣層和半導體層，形成第一引線孔20和第二引線孔21。具體而言，如圖8所示，步驟101所述第一次構圖工藝具體可包括以下步驟:1011、在基板上依次形成第一透明導電薄膜100和柵金屬薄膜200，如圖9(a)所示；1012、在形成有第一透明導電薄膜和柵金屬薄膜的基板上涂覆光刻膠；1013、對基板進行多階曝光，經過曝光、顯影后，在形成有第一透明導電薄膜100和柵金屬薄膜200的基板上形成如圖9 (b)所示的第一光刻膠圖案，使得所述第一光刻膠圖案中，在后續(xù)形成像素電極的預設位置(對應圖中的A區(qū)域)形成第一厚度dl的光刻膠，在后續(xù)形成柵極的預設位置(對應圖中的B區(qū)域)形成第二厚度d2的光刻膠，在后續(xù)形成第一引線孔20和第二引 線孔21的預設位置(對應圖中的Cl和C2區(qū)域)形成第三厚度d3的光刻膠，且所述第三厚度大于所述第二厚度，所述第二厚度大于所述第一厚度，即d3 > d2 > dl ；多階曝光，即多階調掩模工藝，指在沉積的柵金屬薄膜上涂覆光刻膠后，利用多階調掩模板(MTM，Multi Tone Mask)進行曝光，由于多階掩模板各個部分透過的光強不同，會導致光刻膠相應的各個部分曝光強度也不多，再經過顯影，可以得到光刻膠厚度不同的光刻膠圖樣，如圖9(b)所示的第一光刻膠圖樣。對于圖4所示的陣列基板，公共電極線122位于柵極金屬層12，第一構圖工藝中還需要在第二引線孔21對應的位置處(圖中的C2區(qū)域)和基板邊緣的柵極引線孔23對應區(qū)域(圖中的C3區(qū)域)保留光刻膠，厚度也為d3，如圖9(b)所示。而對于圖3所示的陣列基板，公共電極線122位于源漏極金屬層15，第一構圖工藝中則不需要在第二引線孔21對應的位置處(圖中的C2區(qū)域)保留光刻膠。1014、對基板進行刻蝕(第一次刻蝕)，去除露出的第一透明導電薄膜和柵金屬薄膜，如圖9(c)所示。對圖4所示陣列基板而言，本步驟進行刻蝕，去除第一光刻膠圖案未遮擋區(qū)域，即除后繼形成柵極121、柵線、像素電極和公共電極線區(qū)域以外的第一透明導電薄膜100和柵金屬薄膜200。本步驟先利用刻蝕液將沒有光刻膠阻擋地方的柵金屬薄膜200進行刻蝕，再利用另一種刻蝕液對同樣地方的像素電極薄膜(第一透明導電薄膜100)進行刻蝕，得到柵極圖案。1015、對基板進行灰化處理(第一次灰化處理)，去除第一厚度的光刻膠，如圖
9(d)所示；本步驟對光刻膠進行灰化處理，減薄第一光刻膠圖案，以使后繼形成像素電極111的區(qū)域(A區(qū)域)的光刻膠完全去除，而柵極金屬層區(qū)域(B區(qū)域)和第一引線孔20區(qū)域(對圖4所示陣列基板而言，還包括C2和C3區(qū)域)保留光刻膠，如圖9(d)所示；可選地，本步驟利用等離子(Plasma)對光刻膠進行刻蝕(Ash)，將最薄處(A區(qū)域)的光刻膠都去除，同時其余處(B區(qū)域和Cl、C2和C3區(qū)域)的光刻膠也會變薄。1016、對基板進行刻蝕(第二次刻蝕)，去除露出的柵金屬薄膜；本步驟刻蝕像素電極層區(qū)域(A區(qū)域)直至露出第一透明導電薄膜，形成像素電極111，如圖9 (e)所示?？蛇x地，本步驟利用刻蝕液，將經1015步驟處理后的沒有光刻膠阻擋的區(qū)域(A區(qū)域)的柵金屬薄膜200進行刻蝕，得到像素電極111的圖案。1017、對基板進行灰化處理(第二次灰化處理)，去除第二厚度對應區(qū)域剩余的光刻膠;本步驟再次對光刻膠進行灰化處理，繼續(xù)減薄第一光刻膠圖樣，以使柵極金屬層區(qū)域(B區(qū)域)的光刻膠完全去除，而第一引線孔20區(qū)域、第二引線孔21區(qū)域和柵極引線孔23區(qū)域的光刻膠保留，如圖9(f)所示。
需要說明的是，以圖4所示的陣列基板為例，公共電極線位于柵極金屬層12，因此，步驟1017第二次灰化處理后還需要在公共電極層連接柵極金屬層12的第二引線孔21對應的位置處(C2區(qū)域)保留光刻膠。而對于圖3所示的陣列基板，公共電極線位于源漏極金屬層15，第一構圖工藝中步驟1017第二次灰化處理后并不需要在第二引線孔21對應的位置處保留光刻膠。1018、形成柵絕緣層300和半導體層400 ；如圖10所示，本步驟在形成有像素電極層11和柵極金屬層12并且第一引線孔20、第二引線孔21以及柵極引線孔23對應的位置處保留有光刻膠的基板上依次形成柵絕緣層300和半導體層400。1019、采用離地剝離工藝去除第三厚度對應區(qū)域剩余的光刻膠和位于其上方的柵絕緣層300和半導體層400，形成有源層、第一引線孔20和第二引線孔21。如圖11所示，本步驟通過光刻膠剝離工藝，去除保留在第一引線孔20、第二引線孔21以及柵極引線孔23對應的位置處的光刻膠，使得第一引線孔20、第二引線孔21以及柵極引線孔23對應的位置處的柵絕緣層300和半導體層400 —起剝離；上述步驟敘述中以圖4所示的陣列基板為例，而對于圖3所示的陣列基板，步驟1017后在形成有柵極金屬層12和像素電極層12并且第一引線孔20以及柵極引線孔23對應的位置處保留有光刻膠的基板上依次形成柵絕緣層300和半導體層400 ;步驟1019在通過剝離工藝，去除保留在第一引線孔20以及柵極引線孔23對應的位置處的光刻膠，使得第一引線孔20以及柵極引線孔23對應的位置處的柵絕緣層300和半導體層400 —起剝離。如上所述，經過一次構圖工藝(第一構圖工藝)即可形成像素電極111和柵極121。[0105]102、如圖12(a)和(b)所示，通過第二次構圖工藝形成源電極151、漏電極152、第二金屬連接層和絕緣保護層(未示出)，漏電極152通過設置在第一引線孔20中的第一金屬連接層與像素電極111連接；具體而言，以圖3或圖4所示陣列基板為例，步驟102還在源漏極引線孔22和柵極引線孔23對應的位置處保留光刻膠，如圖13所示，該步驟具體包括:1021、形成源漏金屬層15，如圖14(a)所示；本步驟在形成有像素電極層11、柵極金屬層12、柵絕緣層13、半導體層400的基板上，形成源漏金屬層15。1022、在形成源漏金屬層15基板上涂覆光刻膠；1023、對基板進行多階曝光，經過曝光、顯影后，在后續(xù)形成TFT溝道的預設位置(對應圖中的D區(qū)域)形成第四厚度d4的光刻膠，在后續(xù)形成源漏電極的預設位置(對應圖中的E區(qū)域)形成第五厚度d5的光刻膠，在后續(xù)形成第二引線孔21的預設位置(對應圖中的F3區(qū)域)形成第六厚度d6的光刻膠，其中，所述第六厚度大于第五厚度，第五厚度大于第四厚度，即d6 > d5 > d4 ;本步驟通過多階調掩模工藝，在形成有源漏極金屬層500的基板上形成第二光刻膠圖案900，如圖14 (b)所示，其中，可選地，第二光刻膠圖案900中，在后續(xù)形成源漏極引線孔22和柵極引線孔23的預設位置(對應圖中的F4和F5區(qū)域)也可保留第六厚度d6的光刻膠。1024、對基板進行刻蝕(第一次刻蝕)，去除露出的源漏金屬層15和半導體層400 ；如圖14(c)所示，本步驟進行刻蝕，以使除被光刻膠遮擋的區(qū)域，即除后續(xù)形成源漏電極及TFT溝道區(qū)域，第二引線孔21區(qū)域、源漏極引線孔22和柵極引線孔23的預設位置(分別對應圖中的D、E、F3、F4和F5區(qū)域)之外其余區(qū)域的半導體層400和源漏極金屬層500，均被刻蝕，露出基板10 ；1025、對基板進行灰化處理(第二次構圖中的第一次灰化處理)，去除第四厚度(即D區(qū)域)的光刻膠，對露出的部分(即D區(qū)域)進行刻蝕，形成TFT溝道區(qū)；本步驟對光刻膠進行灰化處理，減薄第二光刻膠圖案900，使得后續(xù)形成TFT溝道的預設位置(D區(qū)域)的光刻膠完全去除，而后續(xù)形成源漏電極(E區(qū)域)、第二引線孔21、源漏極引線孔22和以及柵極引線孔23的預設位置處(F3、F4和F5區(qū)域)則保留有光刻膠，如圖14(d)所示；然后，對暴露出的部分(即后續(xù)形成TFT溝道的預設位置，對應圖中的D區(qū)域)進行刻蝕，以形成TFT溝道，如圖14(e)所示。本步驟刻蝕時，可利用刻蝕液，先將溝道區(qū)域沒有光刻膠阻擋的源漏極金屬層500刻蝕掉，然后再利用等離子刻蝕(Plasma)對同樣地方的半導體層400進行刻蝕,得到溝道圖形,形成薄膜晶體管(Thin Film Transistor, TFT)的圖案。其中，半導體層400包括半導體薄膜和摻雜半導體薄膜，利用等離子刻蝕(Plasma)對溝道區(qū)域進行刻蝕時，需刻蝕至下層的半導體薄膜露出，具體實施時，為保證溝道區(qū)域的摻雜半導體薄膜能完全去除，一般是刻蝕掉溝道區(qū)域的部分半導體薄膜。1026、對基板進行灰化處理(第二次構圖中的第二次灰化處理)，去除第五厚度對應區(qū)域(E區(qū)域)剩余的光刻 膠，形成源漏電極。[0118]本步驟再次對光刻膠進行灰化處理，減薄第二光刻膠圖案900，使后繼形成源漏電極的區(qū)域(E區(qū)域)的光刻膠完全去除，而后繼形成第二引線孔21、源漏極引線孔22和柵極引線孔23的對應區(qū)域(F1、F2和F3區(qū)域)則保留光刻膠，如圖14(f)所示。1027、形成絕緣保護層16 ;在形成有像素電極層U、柵極金屬層12、柵絕緣層13、有源層14和源漏極金屬層15并且后繼形成第二引線孔21、源漏極引線孔22和柵極引線孔23的預設位置處保留有光刻膠的基板上，形成絕緣保護層16，如圖15(a)所示；1028、如圖15(b)所示，采用離地剝離工藝，去除剩余的光刻膠和位于其上方的絕緣保護層，形成第二引線孔21。通過剝離工藝，去除剩余的光刻膠，即去除保留在第二引線孔21預設位置處的光刻膠，還可包括:去除保留在源漏極引線孔22和柵極引線孔23的預設位置處的光刻膠，使得第二引線孔21、源漏極引線孔22和柵極引線孔23預設位置處的絕緣保護層16剝離，形成過孔；步驟102通過第二構圖工藝，形成有源層14、源漏極金屬層15和絕緣保護層16，并且絕緣保護層16在公共電極連接公共電極線的第二引線孔21、源漏極引線孔22和柵極引線孔23的預設位置處設置有過孔。103、如圖16(a) (C)所示，通過第三次構圖工藝形成公共電極171，公共電極171通過設置在第二引線孔21中的第二金屬連接層與所述公共電極線連接?？蛇x地，本步驟103所述第三次構圖工藝具體包括以下步驟:1031、形成第二透明導電薄膜；1032、在形成第 二透明導電薄膜的基板上涂覆光刻膠；1033、對基板進行曝光、顯影和刻蝕工藝，形成公共電極。具體而言，步驟1031沉積第二透明導電膜700如圖16(a)所示，步驟1032涂覆光刻膠，步驟1033利用現(xiàn)有的一般掩膜板進行曝光，得到圖16(b)所示的光刻膠圖形。然后，利用刻蝕液將沒有光刻膠阻擋地方的第二透明導電膜700 (用以形成公共電極)進行刻蝕，得到圖16(c)所示的公共電極171的圖案，存儲電容Cs的圖案，以及源漏極引線端子18和柵極引線端子19的圖案，最后還需去除剩余的光刻膠。本實施例提供的陣列基板的制造方法，采用了多階調掩膜板(MTM)和光刻膠剝離(Lift Off)技術,僅使用3次掩膜板(Mask)即可制造出陣列基板。本實施例提供的陣列基板制造方法雖然以對圖2或圖4所示的陣列基板為例，但同樣適用于圖3所示的陣列基板，只不過圖3所示的陣列基板的公共電極線位于源漏極金屬層15，因此步驟101第一構圖工藝中并不需要在后繼形成第二引線孔21的預設位置處保留光刻膠，也不需要通過剝離工藝形成第二引線孔21，除此之外的其余步驟則完全相同。本實施例還提供另一陣列基板制造方法，對應圖5所示陣列基板，如圖17所示，該方法包括:201、通過第一次構圖工藝形成公共電極、柵極、公共電極線、柵絕緣層和有源層；在基板上依次形成第一透明導電薄膜和柵金屬薄膜，然后通過第一構圖工藝形成公共電極、柵極、公共電極線、柵絕緣層和有源層；具體而言，步驟201所述第一次構圖工藝具體包括以下步驟:[0135]2011、在基板上形成第一透明導電薄膜100和柵金屬薄膜200 ；2012、在形成有第一透明導電薄膜100和柵金屬薄膜200的基板上涂覆光刻膠；2013、如圖18(a)所示，對基板進行多階曝光，經過曝光、顯影后，在后續(xù)形成公共電極的預設位置(對應H區(qū)域)形成第六厚度d6的光刻膠，在后續(xù)形成所述柵極、所述公共電極線的預設位置(對應I區(qū)域)形成第七厚度d7的光刻膠，且所述第七厚度大于所述第六厚度；另外，可選地，本步驟還可在后繼形成柵極引線孔23的預設位置(對應G區(qū)域)也保留厚度比I區(qū)域還大的 光刻膠(厚度為d8)。2014、對基板進行刻蝕，去除露出的第一透明導電薄膜100和柵金屬薄膜200 ；本步驟對后繼形成柵極、柵線、公共電極線，公共電極和柵極引線孔23(分別對應
1、H和G區(qū)域)之外區(qū)域進行刻蝕，以去除第一透明導電薄膜和柵金屬薄膜。2015、對基板進行灰化處理，去除六第厚度(H區(qū)域)的光刻膠；本步驟對光刻膠進行灰化處理，減薄光刻膠圖樣，以使后繼形成公共電極(H區(qū)域)的光刻膠完全去除，后繼形成柵極的預設位置處(I區(qū)域)的光刻膠保留。另外，可選地，在后繼形成柵極引線孔23的預設位置處(G區(qū)域)也保留光刻膠。2016、對露出的部分進行刻蝕，去除露出的柵金屬薄膜，形成公共電極；如圖18(b)所示，本步驟刻蝕公共電極層區(qū)域(H區(qū)域)直至露出第一透明導電薄膜200，以形成公共電極171。2017、對基板進行灰化處理，去除第七厚度對應區(qū)域(I區(qū)域)剩余的光刻膠，形成柵極和公共電極線；可選地，本步驟在后繼形成柵極引線孔23的預設位置處(G區(qū)域)的光刻膠保留，在步驟2018后采用離地剝離工藝，去除柵絕緣層和半導體層，已形成柵極引線孔23。2018、沉積柵絕緣層13和半導體層400。如圖18(c)所示，本步驟在形成有公共電極層17、柵極金屬層12、柵絕緣層13、半導體層400的基板上，沉積柵絕緣層13和半導體層400。第一次構圖工藝后，本實施例形成的所述柵極金屬層12包括柵線和柵極121，還包括公共電極線122，形成的公共電極層17包括公共電極171。柵極金屬層12直接設置在公共電極層17上，這樣公共電極線122直接與公共電極171電連接。202、如圖19(a) (b)和圖20所示，通過第二次構圖工藝形成源電極151、漏電極152和絕緣保護層16，所述絕緣保護層16設置有絕緣保護層過孔24 ；可選地，步驟202所述第二次構圖工藝具體包括以下步驟:2021、形成源漏金屬層15 ；2022、在形成源漏金屬層15的基板上涂覆光刻膠900 ；2023、對基板進行多階曝光，經過曝光、顯影后，如圖19(a)所示，在后續(xù)形成TFT溝道的預設位置(D區(qū)域)形成第十厚度的光刻膠，在后續(xù)形成源漏電極的預設位置(E區(qū)域)形成第十一厚度的光刻膠，在后續(xù)形成絕緣保護層過孔的預設位置(Fl區(qū)域)形成第十二厚度的光刻膠，其中，所述第十二厚度大于第十一厚度，第十一厚度大于第十厚度；以下步驟2024 2026請參照圖19(b)所示。2024、對基板進行刻蝕，去除露出的源漏金屬層15和半導體層400，；[0157]本步驟對基板進行刻蝕，去除露出部分(除D、E、FU F4、F5之外區(qū)域)的源漏金屬層400和半導體層500，露出柵絕緣層13。2025、對基板進行灰化處理，去除第十厚度(D區(qū)域)的光刻膠，對露出的部分(D區(qū)域)進行刻蝕，形成TFT溝道區(qū)；2026、對基板進行灰化處理，去除第十一厚度對應區(qū)域(E區(qū)域)剩余的光刻膠，形成源電極151和漏電極152 ；可選地，本步驟可在后繼形成源漏極弓I線孔22 (F3區(qū)域)和柵極弓I線孔22 (F4區(qū)域)保留光刻膠。步驟2027和2028請參照圖20所示。2027、形成絕緣保護層；本步驟在形成有公共電極層17、柵極金屬層12、柵絕緣層12、半導體13和源漏極金屬層15并且后繼形成絕緣保護層過孔的預設位置處保留有光刻膠的基板上，形成絕緣保護層16 ； 2028、如圖20所示，采用離地剝離工藝，去除剩余的光刻膠和位于其上方的絕緣保護層16，形成絕緣保護層過孔24。本步驟中通過光刻膠剝離工藝，去除保留在絕緣保護層過孔24所對應的位置處的光刻膠，使得絕緣保護層過孔24對應的位置處的絕緣保護層16剝離，在TFT的源極上方的對應位置形成絕緣保護層過孔24 ；203、如圖5所示，通過第三次構圖工藝形成像素電極111，所述像素電極111通過所述絕緣保護層過孔24與漏電極152連接。本步驟中形成第二透明導電薄膜；在形成第二透明導電薄膜的基板上涂覆光刻膠；對基板進行曝光、顯影和刻蝕工藝，形成像素電極。本實施例提供的陣列基板的制造方法，采用了多階調掩膜板(MTM)和光刻膠剝離(Lift Off)技術，同樣采用3次掩膜板(Mask)工藝即可制造出陣列基板，相比現(xiàn)有技術，可減少陣列基板制備過程中構圖工藝的次數(shù)，從而有效降低制作成本，提高良品率。以上所述，僅為本實用新型的具體實施方式
，但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本實用新型的保護范圍之內。因此，本實用新型的保護范圍應以權利要求的保護范圍為準。
權利要求1.一種陣列基板，包括基板，依次設置在所述基板上的柵極、柵絕緣層、有源層、源電極、漏電極和絕緣保護層，所述基板上還設置有像素電極和公共電極，以及連接所述像素電極和所述漏電極的第一引線孔和連接所述公共電極和公共電極線的第二引線孔，其特征在于， 所述像素電極設置在所述基板上，所述柵極直接設置在與所述像素電極同層設置的透明導電層上； 所述像素電極通過設置在第一引線孔里的第一金屬連接層與所述漏電極相連接，所述第一金屬連接層與所述柵極同層設置。
2.根據權利要求1所述的陣列基板，其特征在于， 所述公共電極線與所述柵極同層設置， 所述公共電極和所述公共電極線通過設置在第二引線孔中的第二金屬連接層相連接，所述第二金屬連接層與所述源電極和漏電極同層設置。
3.根據權利要求1或2所述的陣列基板，其特征在于，還包括:設置在所述陣列基板邊緣的源漏極引線端子和柵極引線端子； 所述源漏極引線端子，通過設置在源漏極引線孔里的第二金屬連接層與數(shù)據線相連接，所述數(shù)據線與所述源電極和所述漏電極同層設置； 所述柵極引線端子，通過設置在柵極引線孔里的第二金屬連接層與柵線相連接，所述柵線與所述柵極同層設置。
4.一種陣列基板，包括基板，依次設置在所述基板上的柵極、柵絕緣層、有源層、源電極、漏電極和絕緣保護層，所述基板上還設置有像素電極和公共電極，其特征在于， 所述公共電極設置在所述基板上，所述柵極直接設置在與所述公共電極同層設置的透明導電層上； 所述像素電極設置在所述絕緣保護層上，所述絕緣保護層設置有絕緣保護層過孔，所述像素電極通過所述絕緣保護層過孔與所述漏電極相連接。
5.根據權利要求4所述的陣列基板，其特征在于， 公共電極線與所述柵極同層設置， 所述公共電極線直接與位于所述公共電極線下方的所述公共電極相連接。
6.一種顯示裝置，其特征在于，包括權利要求1-5任一項所述的陣列基板。
專利摘要本實用新型公開了一種陣列基板和顯示裝置，涉及顯示領域，能夠減少陣列基板的制備過程中所采用的構圖工藝的次數(shù)，從而有效降低制作成本，提高良品率。本實用新型提供的陣列基板，包括基板，依次設置在所述基板上的柵極、柵絕緣層、有源層、源電極、漏電極和絕緣保護層，所述基板上還設置有像素電極和公共電極，以及連接所述像素電極和所述漏電極的第一引線孔和連接所述公共電極和公共電極線的第二引線孔，所述像素電極設置在所述基板上，所述柵極直接設置在與所述像素電極同層設置的透明導電層上；所述像素電極通過設置在第一引線孔里的第一金屬連接層與所述漏電極相連接，所述第一金屬連接層與所述柵極同層設置。
文檔編號H01L29/786GK203085536SQ20132008445
公開日2013年7月24日 申請日期2013年2月25日 優(yōu)先權日2013年2月25日
發(fā)明者吳松, 包杰瓊 申請人:京東方科技集團股份有限公司, 合肥鑫晟光電科技有限公司