片上解耦電容器、集成芯片及其制造方法
【專利摘要】本發(fā)明涉及片上解耦電容器、集成芯片及其制造方法。公開了一種片上解耦電容器。一個(gè)或多個(gè)碳納米管被耦合到所述電容器的第一電極。在所述一個(gè)或多個(gè)碳納米管上形成介電膚層。在所述介電膚層上形成有金屬涂層。所述介電膚層被配置為將所述一個(gè)或多個(gè)碳納米管與所述金屬涂層電隔離。
【專利說明】片上解耦電容器、集成芯片及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成芯片電容器，更具體涉及使用碳納米管的電容器。
【背景技術(shù)】
[0002]集成芯片通常包括片上解耦電容器，以抑制電壓尖峰和其他電氣干擾，從而避免破壞集成芯片的操作元件。片上解耦電容器一般包括第一電極和第二電極，以及二者之間形成的介電材料。電容通常受所用的材料、第一電極和第二電極之間的表面積以及電極之間的距離的影響。一種常用的增加電容的方法包括通過增加電極之間的表面積。在一種方法中，可以在所述第一電極中形成溝槽，第二電極形成為延伸到所述溝槽的叉頭(prong)。這種溝槽/尖頭結(jié)構(gòu)的幾種變形結(jié)構(gòu)可用于擴(kuò)展第一電極和第二電極之間的表面積。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種片上解耦電容器包括:耦合到所述電容器的第一電極的一個(gè)或多個(gè)碳納米管；在所述一個(gè)或多個(gè)碳納米管上形成的介電膚層；以及在所述電介質(zhì)的表皮上形成的金屬涂層，其中，所述介電膚層被配置為將所述一個(gè)或多個(gè)碳納米管與所述金屬涂層電隔離。
[0004]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種集成芯片包括:第一電極；第二電極；以及所述第一電極和所述第二電極之間的分離層，其中，所述分離層被配置為包括一個(gè)或多個(gè)碳納米管，在所述一個(gè)或多個(gè)碳納米管表面上具有介電膚層。
[0005]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種片上解耦電容器包括:第一電極，其被配置以形成多個(gè)溝槽；第二電極，其被配置以形成多個(gè)叉頭，其中所述第二電極的選擇的叉頭被配置為延伸到所述第一電極的選擇的溝槽中；在第一電極和第二電極之間的分離層，其中，所述隔離層包括:電耦合到所述第一電極的碳納米管的網(wǎng)孔(mesh);形成所述碳納米管的所述網(wǎng)孔上的介電膚層；以及形成在所述介電膚層上的金屬涂層。
[0006]通過本發(fā)明的技術(shù)，可以實(shí)現(xiàn)附加的特征和有益效果。本發(fā)明的其它實(shí)施例和方面在本文中被詳細(xì)描述，也被認(rèn)為是所要求保護(hù)的本發(fā)明的一部分。為了更好地理解本發(fā)明的有益效果和特征，請(qǐng)參照描述和附圖。
【專利附圖】

【附圖說明】
[0007]在說明書結(jié)論處的權(quán)利要求中特別地指出并明確要求保護(hù)視為本發(fā)明的主旨。通過下面詳細(xì)的說明并結(jié)合附圖，本發(fā)明的上述和其他特征以及有益效果是顯而易見的:
[0008]圖1示出了本發(fā)明可用于集成芯片的片上解耦電容器一個(gè)示例；
[0009]圖2示出了碳納米管的示例性配置，其用于形成圖1的片上解耦電容中的示例性的分離層；
[0010]圖3示出了在圖1中的示例性的分離層的剖視圖；
[0011]圖4示出了設(shè)置在層間介電材料的底層中形成的溝槽中的銅布線；[0012]圖5顯示了在圖4的銅布線和底介電層上形成的底電極；
[0013]圖6顯示了在圖5的底電極上沉積的分離層；
[0014]圖7示出了在圖6的分離層上沉積的頂電極和頂金屬；
[0015]圖8示出了解耦電容器的電容性單元的蝕刻表面；
[0016]圖9示出了在圖8中形成的電容性單元的頂表面上沉積的層間介電材料的第二層；
[0017]圖10示出完成的片上解耦電容器；
[0018]圖11示出了包括多個(gè)溝槽的單解耦電容器。
【具體實(shí)施方式】
[0019]圖1顯示了本發(fā)明示例性的片上解耦電容100，其可適用于集成芯片。片上解耦電容器100包括兩個(gè)銅布線104a和104b，其布置在層間介電材料層102內(nèi)。層間介電材料層102將電容器100與外部的電路和元件電絕緣，以防止電流從電容器100泄漏。第一銅布線104a電耦合到底電極106，以及第二銅布線104b通過頂金屬層112電耦合到頂電極110。底電極106和頂電極110可形成溝槽/叉頭架構(gòu)，其增加底電極106和頂電極110之間的表面積。隔離層108設(shè)置在底電極106和頂電極110之間，以使得頂電極110與底電極106電絕緣。在一個(gè)示例性的實(shí)施例中，隔離層108包括一個(gè)或多個(gè)碳納米管,該一個(gè)或多個(gè)碳納米管被設(shè)置為增加隔離層108的與電容相關(guān)的表面積并由此增加解耦電容器100的電容超過沒有碳納米管時(shí)的隔離層的電容。下面將結(jié)合圖2和圖3詳細(xì)討論的隔離層108。
[0020]圖2顯示了用于形成圖1的片上解耦電容100的示例性隔離層108的碳納米管202的示例性配置。出了底電極106以及由底電極106的表面之上的體積表示隔離層108。碳納米管202沉積在底電極106上，并在示例性實(shí)施例中，形成碳納米管202的網(wǎng)孔。該碳納米管202可以在各種位置彼此接觸，但由于它們的網(wǎng)孔設(shè)置或結(jié)構(gòu)，可以其他方式形成它們之間的空間。一旦碳納米管202沉積在底電極106上，在碳納米管202上形成介電膚層(204，圖3)。由于沉積的碳納米管202的網(wǎng)孔狀結(jié)構(gòu)，可使用原子層沉積將介電膚層204沉積在碳納米管202上。介電膚層204覆蓋碳納米管202的外表面以及底電極106的表面。一旦介電膚層204沉積在碳納米管202上,金屬涂層(206,圖3)被沉積在介電膚層204上。使用是原子層沉積技術(shù)沉積金屬涂層206，以形成基本上為圓柱形的外殼。
[0021]圖3示出了在圖1中的示例性形成的隔離層108的剖視圖。示例性的碳納米管202的表面上形成有介電膚層204。介電膚層204形成在碳納米管202的外表面之上，并且可包括Al203、Hf02或其他合適的介電材料。介電膚層的厚度為約5納米(nm)和20nm之間的范圍內(nèi)。在一個(gè)示例性實(shí)施例中，介電膚層204包括I納米AlO2N3和8nm的Hf02。金屬涂層206形成在介電膚層204的外表面上,并可能在介電層204周圍形成同心結(jié)構(gòu)。此外,金屬涂層206可填充在碳納米管/介質(zhì)皮膚組件之間的間隙。在一個(gè)示例性實(shí)施例中，金屬涂層206的厚度為約5nm到50nm之間的范圍內(nèi)。金屬涂層206可能是氮化鉭(TaN)或氮化鈦(TiN)。在替代實(shí)施例中，金屬層206可包括任何合適的導(dǎo)電金屬，如銅，鋁等。未被碳納米管202、介電膚層204和金屬涂層206的隔離層108的剩余部分被填充以合適的導(dǎo)電材料208(如銅，鋁等)。形成隔離層108后，介電膚層204電隔離碳納米管202與金屬涂層206。因此，該電容被該碳納米管202、碳納米管202上的金屬涂層206、以及碳納米管202和金屬涂層206之間的介電膚層204限定為納米級(jí)。因此，介電膚層204的表面積與電容相關(guān)。
[0022]圖4-9示出了用于制造本發(fā)明的示例性的片上解耦電容器100的制造方法。圖4示出了設(shè)置在層間介電材料的底介電層102a中形成的溝槽中的銅布線104a。在一個(gè)示例性實(shí)施例中，層間介電材料可被沉積在銅布線104a的頂表面上。也可以對(duì)底介電層102a進(jìn)行化學(xué)機(jī)械拋光，以提供底介電層102a的光滑表面。也可以使用標(biāo)準(zhǔn)的光刻方法和反應(yīng)性離子蝕刻，以露出銅布線104a的頂表面。
[0023]圖5示出了圖4中的底介電層102a和銅布線104a上形成的底電極106?？梢杂扇魏魏线m的導(dǎo)電金屬形成底電極106,如銅或招。在一個(gè)不例性實(shí)施例中，底電極106可使用原子層沉積(ALD)或化學(xué)氣相沉積(CVD)進(jìn)行沉積，并可能形成溝槽，該溝槽與在圖4中形成的溝槽的形狀相符。
[0024]圖6示出了沉積在底電極106上的隔離層108。該隔離層108的沉積可分為數(shù)個(gè)階段進(jìn)行。如圖2所示，在第一階段中，一個(gè)或多個(gè)碳納米管202沉積在底電極106上，從而附著在底電極106上。在第二階段中，高k介電材料204沉積在碳納米管202，以覆蓋碳納米管202和底電極106的表面。介電膚層204的厚度可以在從約5nm至約20nm的范圍內(nèi)。在一個(gè)示例性實(shí)施例中，介電膚層204可為約9nm的厚度，包括約Inm的AlO2N3以及約8nm的Hf02。高k介電材料204可使用原子層沉積或其他適合的沉積工藝進(jìn)行沉積。在第三階段中，金屬涂層206被淀積以包圍碳納米管202和在其上形成介電膚層204，從而得到圖3的示例性配置。金屬涂層206可使用原子層沉積技術(shù)進(jìn)行沉積，并且可以包括任何合適的導(dǎo)電金屬，如銅、招、氮化鉭(TaN)等。金屬涂層206可以是約5nm到50nm的厚度的TaN。如銅或鋁的導(dǎo)電金屬208，可被淀積以填充在隔離層108中。導(dǎo)電金屬208可以是和金屬涂層206相同的材料。在示范性實(shí)施例中，隔離層108的形狀大致與底電極106 —致，因此，可以保持通過底電極106設(shè)置的溝槽幾何形狀。
[0025]圖7示出了沉積在隔離層108上的頂電極110和頂金屬層112。可以使用原子層沉積或化學(xué)氣相沉積法，或其它合適的方法用來沉積頂電極110。沉積頂電極110，以填充由底電極106和分離層108形成的溝槽。在一個(gè)示例性實(shí)施例中，頂電極110是金屬涂層206相同的材料。因此,沉積頂電極110可出現(xiàn)在和沉積金屬涂層206相同的步驟中。因此，頂電極110電耦合到隔離層108的金屬涂層206，而底電極106電耦合到隔離層108中的碳納米管202。頂電極110可以包括任何合適的導(dǎo)電金屬，如銅鋁、氮化鉭、氮化鈦等。頂金屬層在完成頂電極沉積步驟之后在頂電極110上沉積。頂金屬層112可以包括任何合適的導(dǎo)電金屬，如銅鋁、氮化鉭、氮化鈦等。
[0026]圖8示出了解耦電容器的電容單元的蝕刻表面。蝕刻工藝去除了遠(yuǎn)離溝槽區(qū)的底電極106、分離層108、頂電極110和頂金屬層112的部分。使用標(biāo)準(zhǔn)光刻方法和反應(yīng)性離子蝕刻，露出底的介電層102a的頂表面以形成蝕刻表面。
[0027]圖9示出了在圖8中形成的電容單元的頂表面上沉積的層間介電材料的頂介電層102b。層間介電材料可被沉積在頂金屬層112的頂表面上，以形成頂介電層102b。對(duì)所淀積的層間介電材料進(jìn)行化學(xué)機(jī)械拋光，以提供頂介電層102b的光滑表面。使用標(biāo)準(zhǔn)的光刻方法和反應(yīng)性離子蝕刻，露出頂金屬層112的頂表面。頂介電層102b和底介電層102a —起形成圖1中所示的層間介電材料層102。
[0028]圖10示出了完整的片上解耦電容器。銅布線104b形成在圖9中的溝槽中，以形成完整的解耦電容器。在一個(gè)示例性實(shí)施例中，銅布線104b可以由銅沉積和化學(xué)機(jī)械拋光形成。完整的電容器包括頂電極110、底電極106和分離層108。在隔離層中，通過金屬涂層206、碳納米管202和介電膚層204形成電容。因此，決定電容器的電容的面積與隔離層108中的介電膚層204的表面積相關(guān)。此電容面積大于未采用碳納米管202的隔離層108提供的電容面積。因此，分離層108中的碳納米管202的存在與在分離層108中沒有碳納米管時(shí)相比增加了電容器的電容。
[0029]圖11示出了單一的解耦電容器，其包括多個(gè)溝槽。蝕刻層間介電材料層1115，以在銅布線1101上形成若干溝槽。使用圖4-10中所示的方法，在銅布線1101上分別形成底電極1106、隔離層1108、頂部電極1110、頂金屬層1112和頂銅布線1102。解耦電容1100的每個(gè)溝槽都增加了電容器的表面積，從而增加解耦電容器1110的電容。雖然本文所公開的示例性的解耦電容器(即，圖1和圖11中的電容器)形成在層間介電材料中，在替代實(shí)施例中，電容器可以被形成在其他合適的材料中，例如硅。
[0030]盡管對(duì)于解耦電容器使用術(shù)語“頂”和“底”描述解耦電容器的分層結(jié)構(gòu)，但可以理解的是，這些術(shù)語僅用于說明目的，并且解耦電容器也可沿任何選擇的方向定向。
[0031]這里使用的術(shù)語僅用于用于描述特定實(shí)施例，而不旨在限制本發(fā)明的范圍。如本文所用，單數(shù)形式“一個(gè)”、“這個(gè)”、“該”也可包括復(fù)數(shù)形式，除非上下文清楚地另有指示。進(jìn)一步地，術(shù)語“包括”和/或“包含”在本說明書中使用時(shí)，指定所述的特征、整數(shù)(integer)、步驟、操作、元件和/或組件的存在，但不排除存在或增加其它特征、整數(shù)、步驟、操作、元素成分和/或它們的組。
[0032]在下面的權(quán)利要求中，相應(yīng)的結(jié)構(gòu)、材料、方式和所有裝置或步驟加功能元件的替換物，也可包括與特別要求保護(hù)的其他要求保護(hù)的元件結(jié)合而實(shí)施功能的任何結(jié)構(gòu)、材料或作用。本發(fā)明的說明書僅以描述的目的描述了本發(fā)明，但并非旨在窮舉或限制本發(fā)明到所公開的形式。在本【技術(shù)領(lǐng)域】的普通技術(shù)人員不脫離本發(fā)明的范圍和精神的情況下，許多修改和變化是顯而易見的。實(shí)施例的選擇和描述是為了最好地解釋本發(fā)明的原理和實(shí)際應(yīng)用，并使其他在本【技術(shù)領(lǐng)域】的普通技術(shù)人員能夠理解本發(fā)明的具有適合于預(yù)期的特定用途的各種修改的各種實(shí)施例。
[0033]流程圖只是一個(gè)示例。在不脫離本發(fā)明核心的情況下，本圖或其中所述的步驟(或操作)可能有多種變化。例如，步驟可以不同的順序執(zhí)行，或者步驟可以被添加、刪除或修改。所有這些變化都是所要求保護(hù)的本發(fā)明的一部分。
[0034]雖然已經(jīng)描述了本發(fā)明的優(yōu)選實(shí)施例，但可以理解的是，對(duì)本領(lǐng)域技術(shù)人員來說，無論是現(xiàn)在還是將來，可能在權(quán)利要求的范圍內(nèi)進(jìn)行各種改進(jìn)和增強(qiáng)。這些權(quán)利要求應(yīng)解釋保持對(duì)首次描述的本發(fā)明的適當(dāng)保護(hù)。
【權(quán)利要求】
1.一種片上解稱電容器，其包括: 耦合到第一電極的一個(gè)或多個(gè)碳納米管； 形成在所述一個(gè)或多個(gè)碳納米管上的介電膚層；以及 形成在所述介電膚層上的金屬涂層，其中所述介電膚層被配置為將所述一個(gè)或多個(gè)碳納米管與所述金屬涂層電隔離。
2.根據(jù)權(quán)利要求1所述的片上解耦電容器，其中，所述一個(gè)或多個(gè)碳納米管被電耦合到所述電容器的所述第一電極，以及所述金屬涂層被電耦合到所述電容器的第二電極。
3.根據(jù)權(quán)利要求2所述的片上解耦電容器，其中，所述第一電極被配置為形成至少一個(gè)溝槽，以及所述第二電極形成至少一個(gè)叉頭，所述至少一個(gè)叉頭被配置為延伸到所述第一電極的所述至少一個(gè)溝槽中。
4.根據(jù)權(quán)利要求1所述的片上解耦電容器，其中，所述電容器的電容與所述介電膚層的表面積直接成正比。
5.根據(jù)權(quán)利要求1所述的片上解耦電容器，其中，所述電容器的電容與所述碳納米管的數(shù)量直接成正比。
6.根據(jù)權(quán)利要求1所述的片上解耦電容器，其中所述碳納米管是富金屬碳納米管。
7.根據(jù)權(quán)利要求1所述的片上解耦電容器，其中，所述一個(gè)或多個(gè)碳納米管被配置為在所述第一電極上形成網(wǎng)孔狀結(jié)構(gòu)，以及所述金屬涂層被配置為填充所述網(wǎng)孔狀結(jié)構(gòu)中的所述一個(gè)或多個(gè)碳納米管之間的間隙。
8.根據(jù)權(quán)利要求1所述 的片上解耦電容器，其中所述介電膚層的厚度在約5納米到10納米之間。
9.一種集成芯片，其包括: 第一電極； 第二電極；以及 在所述第一電極和第二電極之間的隔離層，其中所述隔離層被配置為包括一個(gè)或多個(gè)碳納米管，在所述一個(gè)或多個(gè)碳納米管的表面上具有介電膚層。
10.根據(jù)權(quán)利要求9所述的集成芯片，還包括形成在所述介電膚層上的金屬涂層，其中所述介電膚層被配置為將所述一個(gè)或多個(gè)碳納米管與所述金屬涂層電絕緣。
11.根據(jù)權(quán)利要求10所述的集成芯片，其中，所述碳納米管被配置為電耦合到所述第一電極，以及所述金屬涂層被配置為電耦合到所述第二電極。
12.根據(jù)權(quán)利要求10所述的集成芯片，其中，所述一個(gè)或多個(gè)碳納米管被配置為在第一電極上形成網(wǎng)狀結(jié)構(gòu)，以及所述金屬涂層被配置為填充所述網(wǎng)孔狀結(jié)構(gòu)中的所述一個(gè)或多個(gè)碳納米管之間的間隙。
13.根據(jù)權(quán)利要求9的集成芯片，其中，所述一個(gè)或多個(gè)碳納米管和所述金屬涂層之間的電容與所述介電膚層的表面積直接成正比。
14.根據(jù)權(quán)利要求9的集成芯片，其中，所述第一電極被配置為形成至少一個(gè)溝槽，以及所述第二電極被配置為形成至少一個(gè)叉頭，所述至少一個(gè)叉頭延伸到所述第一電極的所述至少一個(gè)溝槽中。
15.根據(jù)權(quán)利要求9的集成芯片，其中，所述碳納米管是富金屬碳納米管。
16.—種片上解稱電容器,其包括:第一電極，其被配置成形成多個(gè)溝槽； 第二電極，其被配置成形成多個(gè)叉頭，其中所述第二電極的選擇的叉頭被配置為延伸到所述第一電極的選擇的溝槽中； 第一電極和第二電極之間的隔離層，其中所述隔離層包括: 電耦合到所述第一電極的碳納米管的網(wǎng)孔； 所述碳納米管的所述網(wǎng)孔上形成的介電膚層； 在所述介電膚層上形成的金屬涂層。
17.根據(jù)權(quán)利要求16的片上解耦電容器，其中，所述碳納米管的所述網(wǎng)孔被配置為電耦合到所述第一電極，以及所述金屬涂層被配置為電耦合到所述第二電極。
18.根據(jù)權(quán)利要求16的片上解耦電容器，其中，所述電容器的電容與所述介電膚層的表面積直接成正比。
19.根據(jù)權(quán)利要求16的片上解耦電容器，其中所述碳納米管的所述網(wǎng)孔包括富金屬碳納米管。
20.根據(jù)權(quán)利要求16的片上解耦電容器，其中，底電極被配置為在多個(gè)位置處耦合到銅布線。
21.—種形成片上解耦電容器的方法，其包括: 在所述電容器的第一電極上設(shè)置一個(gè)或多個(gè)碳納米管； 在所述一個(gè)或多個(gè)碳納米管上形成介電膚層； 在所述介電膚層上形成金屬涂層，其中所述介電膚層將所述一個(gè)或多個(gè)碳納米管與所述金屬涂層電隔離。
22.根據(jù)權(quán)利要求21的方法，還包括將所述一個(gè)或多個(gè)碳納米管電耦合到所述電容器的所述第一電極，以及將所述金屬涂層電耦合到所述電容器的第二電極。
23.根據(jù)權(quán)利要求21的方法，還包括在所述第一電極中形成至少一個(gè)溝槽，以及在所述第二電極上形成至少一個(gè)叉頭，所述至少一個(gè)叉頭延伸到所述第一電極的所述至少一個(gè)溝槽中。
24.根據(jù)權(quán)利要求21的方法，其中，所述電容器的電容與所述介電膚層的表面積直接成正比。
25.根據(jù)權(quán)利要求21所述的方法，其中，所述電容器的電容與碳納米管的數(shù)量直接成正比。
26.根據(jù)權(quán)利要求21所述的方法，其中，所述一個(gè)或多個(gè)碳納米管還包括富金屬碳納米管。
27.根據(jù)權(quán)利要求21的方法，還包括所述第一電極上由所述一個(gè)或多個(gè)碳納米管形成網(wǎng)孔狀結(jié)構(gòu)，用所述金屬涂層填充所述網(wǎng)孔狀結(jié)構(gòu)中的所述一個(gè)或多個(gè)碳納米管之間的間隙。
28.根據(jù)權(quán)利要求21所述的方法，還包括使用原子層沉積在所述一個(gè)或多個(gè)碳納米管上形成所述介電膚層。
29.—種形成集成芯片的方法，其包括: 形成第一電極； 形成第二電極；以及在所述第一電極和所述第二電極之間形成隔離層，其中，所述隔離層包括一個(gè)或多個(gè)碳納米管，在所述一個(gè)或多個(gè)碳納米管的表面上具有介電膚層。
30.根據(jù)權(quán)利要求29所述的方法，還包括在所述介電膚層上形成金屬涂層，其中所述介電膚層將所述碳納米管與所述金屬涂層電絕緣。
31.根據(jù)權(quán)利要求30的方法，還包括在所述第一電極上由所述一個(gè)或多個(gè)碳納米管形成網(wǎng)孔狀結(jié)構(gòu)，以及使用所述金屬涂層填充所述網(wǎng)孔狀結(jié)構(gòu)中的所述一個(gè)或多個(gè)碳納米管之間的間隙。
32.根據(jù)權(quán)利要求30的方法，還包括將所述碳納米管電耦合到所述第一電極，以及將所述金屬涂層電耦合到所述第二電極。
33.根據(jù)權(quán)利要求29的方法，其中，所述一個(gè)或多個(gè)碳納米管和所述金屬涂層之間的電容與所述介電膚層的表面積直接成正比。
34.根據(jù)權(quán)利要求29的方法，還包括在所述第一電極中形成至少一個(gè)溝槽，以及在所述第二電極上形成至少一個(gè)叉頭，所述叉頭延伸到所述第一電極的所述至少一個(gè)溝槽中。
35.根據(jù)權(quán)利要求29所述的方法，其中，所述一個(gè)或多個(gè)碳納米管為富金屬碳納米管。
36.一種形成片上解耦電容器的方法，其包括: 形成具有多個(gè)溝槽的第一電極； 形成具有多個(gè)叉頭的第二電極，其中，所述第二電極的選擇的叉頭延伸到所述第一電極的選擇的溝槽中； 在第一電極和第二電極之間形成隔離層，其中形成所述隔離層包括:` 在所述第一電極上形成碳納米管的網(wǎng)孔； 在所述碳納米管的所述網(wǎng)孔上形成介電膚層；以及 在所述介電膚層上形成金屬涂層。
37.根據(jù)權(quán)利要求36的方法，還包括將所述碳納米管的所述網(wǎng)孔電耦合到所述第一電極，以及將所述金屬涂層電耦合到所述第二電極。
38.根據(jù)權(quán)利要求36的方法，其中，所述電容器的電容與所述碳納米管的所述介電膚層的表面積直接成正比。
39.根據(jù)權(quán)利要求36的方法，其中，所述碳納米管的所述網(wǎng)孔包括富金屬碳納米管。
40.根據(jù)權(quán)利要求36的方法，還包括將底電極在多個(gè)位置處耦合到銅布線。
【文檔編號(hào)】H01L27/01GK103855150SQ201310594462
【公開日】2014年6月11日 申請(qǐng)日期:2013年11月21日 優(yōu)先權(quán)日:2012年11月30日
【發(fā)明者】D·B·法默, A·D·富蘭克林, 漢述仁, G·S·圖勒夫斯基 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司