半導(dǎo)體器件的制作方法
【專(zhuān)利摘要】本發(fā)明提供一種半導(dǎo)體器件，其靜電電容小、接通電阻低。根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件包括：第1半導(dǎo)體層；第2半導(dǎo)體層；第9半導(dǎo)體層，設(shè)置在上述第2半導(dǎo)體層上；第3半導(dǎo)體層；被上述第3半導(dǎo)體層包圍的第1區(qū)域；第4半導(dǎo)體層；上述第2半導(dǎo)體層上的第2區(qū)域；第5半導(dǎo)體層；第6半導(dǎo)體層；與上述第1半導(dǎo)體層連接的第1端子；以及與上述第5半導(dǎo)體層和上述第6半導(dǎo)體層連接的第2端子。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件
[0001]本申請(qǐng)基于并享受2012年9月10日提交的在先日本專(zhuān)利申請(qǐng)2012-198391號(hào)和2013年I月31日提交的在先日本專(zhuān)利申請(qǐng)2013-17900號(hào)的優(yōu)先權(quán)，本申請(qǐng)通過(guò)援引這些基礎(chǔ)申請(qǐng)而包含其全部?jī)?nèi)容。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明的實(shí)施方式涉及半導(dǎo)體器件。 【背景技術(shù)】
[0003]信息處理裝置之間的信息交換經(jīng)由接口實(shí)施。接口經(jīng)由輸入輸出端子與信息處理裝置內(nèi)的集成電路電連接。為此，有集成電路因來(lái)自輸入輸出端子的ESD (靜電放電)而破壞的擔(dān)心。為了保護(hù)集成電路免受ESD影響，在信息處理裝置內(nèi)在輸入輸出端子與接地端子之間連接ESD保護(hù)器件。為了保護(hù)集成電路免受過(guò)電壓影響，把ESD保護(hù)器件的耐壓設(shè)定成比輸入輸出信號(hào)的電壓略高的值。例如，輸入輸出信號(hào)的電壓為5 V時(shí),把ESD保護(hù)器件的耐壓設(shè)定為7 V左右。
[0004]ESD保護(hù)器件的耐壓越低，ESD保護(hù)器件具有的靜電電容越大。如果ESD保護(hù)器件的靜電電容大，則阻抗下降，輸入輸出信號(hào)會(huì)經(jīng)由ESD保護(hù)器件漏出。如果通過(guò)接口傳輸?shù)男盘?hào)頻率高，則阻抗進(jìn)一步下降。因此，要求降低ESD保護(hù)器件的靜電電容。
[0005]但是，ESD保護(hù)器件由二極管構(gòu)成。因此，為了降低靜電電容，需要減小二極管的p-n結(jié)面積，但是接通電阻反而會(huì)升高。如果ESD保護(hù)器件的接通電阻升高，則發(fā)生ESD時(shí)，流到ESD保護(hù)器件的電流會(huì)減少，流到集成電路側(cè)的電流會(huì)增加。其結(jié)果，具有ESD保護(hù)器件的信息處理裝置的ESD耐量會(huì)下降。非常希望能提供靜電電容小、接通電阻低的ESD保護(hù)器件。

【發(fā)明內(nèi)容】

[0006]提供一種靜電電容小、接通電阻低的半導(dǎo)體器件。
[0007]根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件包括--第I導(dǎo)電類(lèi)型的第I半導(dǎo)體層；在上述第I半導(dǎo)體層上的一部分設(shè)置的第2導(dǎo)電類(lèi)型的第2半導(dǎo)體層；具有比上述第2半導(dǎo)體層的第2導(dǎo)電類(lèi)型雜質(zhì)濃度低的第2導(dǎo)電類(lèi)型雜質(zhì)濃度、在上述第I半導(dǎo)體層和上述第2半導(dǎo)體層上設(shè)置的第2導(dǎo)電類(lèi)型的第9半導(dǎo)體層；以及從上述第9半導(dǎo)體層的表面到達(dá)上述第I半導(dǎo)體層的第I導(dǎo)電類(lèi)型的第3半導(dǎo)體層。而且，包括:在上述第9半導(dǎo)體層內(nèi)被上述第3半導(dǎo)體層包圍的第I區(qū)域；從上述第9半導(dǎo)體層的表面到達(dá)上述第I半導(dǎo)體層、具有比上述第9半導(dǎo)體層的第2導(dǎo)電類(lèi)型雜質(zhì)濃度高的第2導(dǎo)電類(lèi)型雜質(zhì)濃度的第2導(dǎo)電類(lèi)型的第4半導(dǎo)體層；在上述第9半導(dǎo)體層內(nèi)被上述第4半導(dǎo)體層包圍的、上述第2半導(dǎo)體層上的第2區(qū)域；在上述第I區(qū)域的表面設(shè)置、具有比上述第4半導(dǎo)體層的上述第2導(dǎo)電類(lèi)型雜質(zhì)濃度高的第2導(dǎo)電類(lèi)型雜質(zhì)濃度的第2導(dǎo)電類(lèi)型的第5半導(dǎo)體層；在上述第2區(qū)域的表面設(shè)置、具有比上述第I半導(dǎo)體層的第I導(dǎo)電類(lèi)型雜質(zhì)濃度高的第I導(dǎo)電類(lèi)型雜質(zhì)濃度的第I導(dǎo)電類(lèi)型的第6半導(dǎo)體層；與上述第I半導(dǎo)體層電連接的第I端子；以及與上述第5半導(dǎo)體層和上述第6半導(dǎo)體層電連接的第2端子。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]圖1是根據(jù)實(shí)施方式I的ESD保護(hù)器件的等價(jià)電路。
[0009]圖2是根據(jù)實(shí)施方式I的ESD保護(hù)器件的要部示意剖面圖。
[0010]圖3是根據(jù)實(shí)施方式I的ESD保護(hù)器件的要部示意平面圖。
[0011]圖4是根據(jù)實(shí)施方式2的ESD保護(hù)器件的要部示意剖面圖。
[0012]圖5是根據(jù)實(shí)施方式3的ESD保護(hù)器件的要部示意剖面圖。
[0013]圖6是根據(jù)實(shí)施方式3的ESD保護(hù)器件的要部示意平面圖。
[0014]圖7是根據(jù)實(shí)施方式3的ESD保護(hù)器件的等價(jià)電路。
[0015]圖8是根據(jù)實(shí)施方式4的ESD保護(hù)器件的等價(jià)電路。
【具體實(shí)施方式】
[0016]下面，參照【專(zhuān)利附圖】

【附圖說(shuō)明】本發(fā)明的實(shí)施方式。實(shí)施方式中的說(shuō)明所使用的附圖是便于說(shuō)明的示意圖，圖中各要素的形狀、尺寸、大小關(guān)系等在實(shí)際實(shí)施中未必限于圖示的那樣，可以在獲得本發(fā)明的效果的范圍內(nèi)適宜變更。以第I導(dǎo)電類(lèi)型為P型、第2導(dǎo)電類(lèi)型為η型進(jìn)行說(shuō)明，但也可以分別是相反的導(dǎo)電類(lèi)型。作為半導(dǎo)體，以硅(Si)為一例進(jìn)行說(shuō)明，但也可以適用于碳化硅(SiC)、氮化鎵(GaN)等的化合物半導(dǎo)體。作為絕緣膜，以氧化硅(SiO2)為一例進(jìn)行說(shuō)明，但也可以用氮化硅(SiN)、氧氮化硅(SiNO)、氧化鋁(Al2O3)等的其它絕緣體。在用n+、n、n_表示η型的導(dǎo)電類(lèi)型時(shí)，η型雜質(zhì)濃度按該順序降低。P型也是一樣，P型雜質(zhì)濃度按P +、P、P-的順序降低。
[0017](實(shí)施方式I)
[0018]用圖1?圖3說(shuō)明根據(jù)本發(fā)明的實(shí)施方式I的半導(dǎo)體器件(以下稱(chēng)為ESD保護(hù)器件)。圖1是示出根據(jù)實(shí)施方式I的ESD保護(hù)器件的等價(jià)電路和使用例的圖。圖2是根據(jù)本實(shí)施方式的ESD保護(hù)二極管的要部示意剖面圖。圖3是根據(jù)本實(shí)施方式的ESD保護(hù)器件的要部示意平面圖。在圖3的平面圖中，省略了層間絕緣膜12和布線(xiàn)14的圖示。另外，圖2是沿圖3中的A-A線(xiàn)的剖面圖。
[0019]像圖1所示的那樣，根據(jù)本實(shí)施方式的ESD保護(hù)器件100，例如，設(shè)置在從輸入輸出端子連到電路部的輸入輸出用信號(hào)線(xiàn)與接地端子之間。在信號(hào)線(xiàn)上施加超過(guò)針對(duì)電路部?jī)?nèi)的輸入輸出信號(hào)的額定電壓的電壓時(shí)，過(guò)剩電荷經(jīng)由ESD保護(hù)器件100向接地端子釋放。由此，即使在輸入輸出信號(hào)線(xiàn)上發(fā)生ESD，也可以用ESD保護(hù)器件100保護(hù)電路部免受ESD影響。
[0020]根據(jù)本實(shí)施方式的ESD器件100包括:第I端子1、第2端子2、二極管Dl(第I 二極管)、二極管D2(第2 二極管)、和齊納二極管D3。第I端子I與接地端子電連接。第2端子2與連到電路部的信號(hào)線(xiàn)電連接。二極管Dl的陽(yáng)極與第I端子I電連接。二極管Dl的陰極與第2端子2電連接。二極管D2的陽(yáng)極與第2端子2電連接。二極管D2的陰極與齊納二極管D3的陰極電連接。齊納二極管D3的陽(yáng)極與第I端子I電連接。
[0021]如果在信號(hào)線(xiàn)上施加負(fù)的過(guò)電壓，則經(jīng)由二極管Dl發(fā)生ESD。另外，如果在信號(hào)線(xiàn)上施加正的過(guò)電壓，則在超過(guò)齊納二極管D3的耐壓時(shí)，經(jīng)由二極管D2和齊納二極管D3發(fā)生ESD。因此，用ESD保護(hù)二極管100保護(hù)電路部免受負(fù)的電壓和齊納二極管D3的耐壓以上的正的電壓的影響。例如，齊納二極管D3設(shè)計(jì)成，在輸入輸出信號(hào)為5 V時(shí)，齊納二極管D3的耐壓為7 V左右。
[0022]齊納二極管D3可以單獨(dú)用作ESD保護(hù)器件。但是，齊納二極管D3的耐壓與二極管Dl和二極管D2的耐壓相比高很多，所以具有比二極管Dl和二極管D2大很多的靜電電容。因此，如果輸入輸出信號(hào)的頻率升高，則針對(duì)齊納二極管D3的輸入輸出信號(hào)的阻抗會(huì)大大減小。其結(jié)果，輸入輸出信號(hào)會(huì)經(jīng)由齊納二極管D3泄漏，所以齊納二極管D3不能單獨(dú)用作高頻下動(dòng)作的設(shè)備的ESD保護(hù)器件。
[0023]在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，如上所述，具有二極管Dl、二極管D2和齊納二極管D3。由于二極管D2與齊納二極管D3串聯(lián)連接，所以即使齊納二極管D3的靜電電容增大，也不會(huì)影響ESD保護(hù)器件100的靜電電容的值。另外，因?yàn)槎O管Dl與二極管D2并聯(lián)連接，所以ESD保護(hù)器件100的靜電電容是二極管Dl的靜電電容與二極管D2的靜電電容的和。因此，在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，即使耐壓設(shè)定得比齊納二極管D3低，因?yàn)殪o電電容由二極管Dl和二極管D2決定，所以靜電電容的值可以維持得較小。
[0024]用圖2和圖3說(shuō)明根據(jù)本實(shí)施方式的ESD保護(hù)器件100的具體結(jié)構(gòu)。根據(jù)本實(shí)施方式的ESD保護(hù)器件100包括:p型的第I半導(dǎo)體層3(第I導(dǎo)電類(lèi)型的第I半導(dǎo)體層)、n +型的第2半導(dǎo)體層4 (第2導(dǎo)電類(lèi)型的第2半導(dǎo)體層)、η—型的第9半導(dǎo)體層5 (第2導(dǎo)電類(lèi)型的第9半導(dǎo)體層)、ρ型的第3半導(dǎo)體層6 (第I導(dǎo)電類(lèi)型的第3半導(dǎo)體層)、η_型的第9半導(dǎo)體層5的第I區(qū)域8、η型的第4半導(dǎo)體層7 (第2導(dǎo)電類(lèi)型的第4半導(dǎo)體層)、η_型的第9半導(dǎo)體層5的第2區(qū)域9、η +型的第5半導(dǎo)體層10 (第2導(dǎo)電類(lèi)型的第5半導(dǎo)體層)、P+型的第6半導(dǎo)體層11 (第I導(dǎo)電類(lèi)型的第6半導(dǎo)體層)、層間絕緣膜12、布線(xiàn)14、背面電極13、第I端子1、和第2端子2。上述各半導(dǎo)體層由例如硅構(gòu)成。
[0025]η+型的第2半導(dǎo)體層4設(shè)置在P型的第I半導(dǎo)體層3上的一部分上。η+型的第2半導(dǎo)體層4的η型雜質(zhì)濃度是例如I X IO19~I X 1020/cm3o η型雜質(zhì)是比磷(P)難以擴(kuò)散的砷(As)。η+型的第2半導(dǎo)體層4形成為具有預(yù)定的平面圖案(例如矩形形狀)。P型的第I半導(dǎo)體層3的P型雜質(zhì)濃度是例如I X IO18~I X 1019/cm3。p型的第I半導(dǎo)體層3的p型雜質(zhì)是例如硼(B)。[0026]n_型的第9半導(dǎo)體層5以覆蓋η +型的第2半導(dǎo)體層4的方式在P型的第I半導(dǎo)體層3上外延生長(zhǎng)。η_型的第9半導(dǎo)體層5具有比η +型的第2半導(dǎo)體層4的η型雜質(zhì)濃度低的η型雜質(zhì)濃度。η_型的第9半導(dǎo)體層5的η型雜質(zhì)濃度是例如IX IO14~IX IO15/cm3。ι-型的第9半導(dǎo)體層5的η型雜質(zhì)是例如磷。
[0027]P型的第3半導(dǎo)體層6從η_型的第9半導(dǎo)體層5的表面框狀地貫通η_型的第9半導(dǎo)體層5，與P型的第I半導(dǎo)體層3電連接。即，P型的第3半導(dǎo)體層6在η—型的第9半導(dǎo)體層5的表面上具有四方框狀的形狀，以四方框狀沿垂直方向在η_型的第9半導(dǎo)體層5中延伸，到達(dá)P型的第I半導(dǎo)體層3的上表面。另外，在本實(shí)施方式中，為了簡(jiǎn)化說(shuō)明，P型的第3半導(dǎo)體層6的平面形狀為四方框狀，但是P型的第3半導(dǎo)體層6的平面形狀不限于四方框狀。P型的第3半導(dǎo)體層6的P型雜質(zhì)濃度是例如I X IO18~I X 1019/cm3。p型的第3半導(dǎo)體層6的P型雜質(zhì)是例如硼(B)。[0028]在本實(shí)施方式中，P型的第3半導(dǎo)體層6例如是通過(guò)從n_型的第9半導(dǎo)體層5的表面離子注入P型雜質(zhì)，然后，通過(guò)熱處理使P型雜質(zhì)擴(kuò)散而形成的P型雜質(zhì)擴(kuò)散層。但是，不限于此。P型的第3半導(dǎo)體層6也可以是在貫通n_型的第9半導(dǎo)體層5的四方框狀的溝槽內(nèi)通過(guò)氣相生長(zhǎng)而埋入的生長(zhǎng)層。
[0029]n_型的第9半導(dǎo)體層5的第I區(qū)域8是通過(guò)被P型的第3半導(dǎo)體層6包圍而成為從η—型的第9半導(dǎo)體層5分離的η—型的第9半導(dǎo)體層5的一部分。即，η—型的第9半導(dǎo)體層5的第I區(qū)域8是位于由P型的第3半導(dǎo)體層6構(gòu)成的沿垂直方向延伸的框的內(nèi)側(cè)的η—型的第9半導(dǎo)體層5的一部分。
[0030]η型的第4半導(dǎo)體層7在η—型的第9半導(dǎo)體層5內(nèi)與ρ型的第3半導(dǎo)體層6鄰接。η型的第4半導(dǎo)體層7從η—型的第9半導(dǎo)體層5的表面框狀地貫通η—型的第9半導(dǎo)體層5，與ρ型的第I半導(dǎo)體層I電連接。即，η型的第4半導(dǎo)體層7在η—型的第9半導(dǎo)體層5的表面中具有四方框狀的形狀，以四方框狀沿垂直方向在n-型的第9半導(dǎo)體層5中延伸，到達(dá)P型的第I半導(dǎo)體層3的上表面。另外，在本實(shí)施方式中，為了簡(jiǎn)化說(shuō)明，η型的第4半導(dǎo)體層7的平面形狀為四方框狀，但是η型的第4半導(dǎo)體層7的平面形狀不限于四方框狀。η型的第4半導(dǎo)體層7的η型雜質(zhì)濃度比η_型的第9半導(dǎo)體層5的η型雜質(zhì)濃度高，比η+型的第2半導(dǎo)體層4的η型雜質(zhì)濃度低。η型的第4半導(dǎo)體層7的η型雜質(zhì)濃度是例如I X IO18~I X IO1Vcm30 η型的第4半導(dǎo)體層7的η型雜質(zhì)是例如磷。
[0031]在本實(shí)施方式中，η型的第4半導(dǎo)體層7例如是通過(guò)從η—型的第9半導(dǎo)體層5的表面離子注入η型雜質(zhì)，然后，通過(guò)熱處理使η型雜質(zhì)擴(kuò)散而形成的η型雜質(zhì)擴(kuò)散層。但是，不限于此。η型的第4半導(dǎo)體層7也可以是在貫通η_型的第9半導(dǎo)體層5的四方框狀的溝槽內(nèi)通過(guò)氣相生長(zhǎng)而埋入的生長(zhǎng)層。
[0032]η_型的第9半導(dǎo)體層5的第2區(qū)域9因被η型的第4半導(dǎo)體層7包圍而成為從η—型的第9半導(dǎo)體層5分離的η—型的第9半導(dǎo)體層5的另一部分。即η—型的第9半導(dǎo)體層5的第2區(qū)域9是位于由η型的第4半導(dǎo)體層7構(gòu)成的沿垂直方向延伸的框的內(nèi)側(cè)的η—型的第9半導(dǎo)體層5的另一部分。
[0033]在與η—型的第9半導(dǎo)體層5的表面平行的面內(nèi)，η—型的第9半導(dǎo)體層5的第2區(qū)域9的全部經(jīng)由η +型的第2半導(dǎo)體層4與ρ型的第I半導(dǎo)體層3電連接。即，η型的第4半導(dǎo)體層7設(shè)置在η +型的第2半導(dǎo)體層4上，使得在η型的第4半導(dǎo)體層7的框的內(nèi)側(cè)全都位于η +型的第2半導(dǎo)體層4上。η型的第4半導(dǎo)體層7沿η +型的第2半導(dǎo)體層4的外周設(shè)置在η +型的第2半導(dǎo)體層4上和ρ型的第I半導(dǎo)體層3上。η型的第4半導(dǎo)體層7與η+型的第2半導(dǎo)體層4電連接。
[0034]在本實(shí)施方式中，η+型的第2半導(dǎo)體層4形成為不伸出到η型的第4半導(dǎo)體層7的框的外側(cè)，但是不限于此。η+型的第2半導(dǎo)體層4也可以延伸到η型的第4半導(dǎo)體層7的框的外側(cè)的n-型的第9半導(dǎo)體層5中。
[0035]η+型的第5半導(dǎo)體層10設(shè)置在第I區(qū)域8的表面上。η+型的第5半導(dǎo)體層10具有比η型的第4半導(dǎo)體層7的η型雜質(zhì)濃度高的η型雜質(zhì)濃度。η+型的第5半導(dǎo)體層10的η型雜質(zhì)濃度是例如I X IO19~I X IO2Vcm30 η +型的第5半導(dǎo)體層10的η型雜質(zhì)是例如砷。
[0036]ρ +型的第6半導(dǎo)體層11設(shè)置在第2區(qū)域9的表面上。ρ +型的第6半導(dǎo)體層11具有比P型的第I半導(dǎo)體層3的ρ型雜質(zhì)濃度高的ρ型雜質(zhì)濃度。P+型的第6半導(dǎo)體層11的P型雜質(zhì)濃度是例如I X IO19?lX102°/cm3。P+型的第6半導(dǎo)體層11的ρ型雜質(zhì)是例如硼。
[0037]背面電極13設(shè)置在ρ型的第I半導(dǎo)體層3的與η—型的第9半導(dǎo)體層5相反側(cè)的背面上。第I端子I經(jīng)由背面電極13與ρ型的第I半導(dǎo)體層3電連接。
[0038]層間絕緣膜12設(shè)置在η_型的第9半導(dǎo)體層5上、ρ型的第3半導(dǎo)體層6上、第I區(qū)域8上、η型的第4半導(dǎo)體層7上、第2區(qū)域9上、η +型的第5半導(dǎo)體層10上、和ρ +型的第6半導(dǎo)體層11上。布線(xiàn)14設(shè)置在層間絕緣膜12上，經(jīng)由層間絕緣膜12的開(kāi)口部將η +型的第5半導(dǎo)體層10和ρ +型的第6半導(dǎo)體層11電連接。第2端子2經(jīng)由布線(xiàn)14與η +型的第5半導(dǎo)體層10和ρ +型的第6半導(dǎo)體層電連接。
[0039]層間絕緣膜12是例如氧化硅，但也可以是氮化硅或氧氮化硅等。另外，布線(xiàn)14和背面電極13是例如鋁或銅等，但也可以是其它的一般的布線(xiàn)材料。
[0040]齊納二極管D3具有ρ型的第I半導(dǎo)體層3和η +型的第2半導(dǎo)體層4。ρ型的第I半導(dǎo)體層3是齊納二極管D3的陽(yáng)極層，η+型的第2半導(dǎo)體層4是齊納二極管D3的陰極層。齊納二極管D3的陽(yáng)極層3經(jīng)由背面電極13與第I端子I電連接。
[0041]二極管D2具有第2區(qū)域9和ρ +型的第6半導(dǎo)體層11。第2區(qū)域9是二極管D2的陰極層。P+型的第6半導(dǎo)體層11是二極管D2的陽(yáng)極層。二極管D2的陰極層(第2區(qū)域9)層疊在齊納二極管D3的陰極層(η +型的第2半導(dǎo)體層4)上而與其直接電氣接合。其結(jié)果，降低二極管D2的陰極層與齊納二極管D3的陰極層的接觸電阻。二極管D2的陽(yáng)極層(P+型的第6半導(dǎo)體層11)經(jīng)由布線(xiàn)14與第2端子2電連接。
[0042]另外，像上述那樣，通過(guò)延伸到η型的第4半導(dǎo)體層7的框的外側(cè)地形成η +型的第2半導(dǎo)體層4，可以增加η +型的第2半導(dǎo)體層4與ρ型的第I半導(dǎo)體層4的p-η結(jié)的面積。由此，可以進(jìn)一步降低齊納二極管D3的接通電阻。
[0043]二極管Dl具有ρ型的第I半導(dǎo)體層3和第I區(qū)域8。ρ型的第I半導(dǎo)體層3是二極管Dl的陽(yáng)極層。第I區(qū)域8是二極管Dl的陰極層。二極管Dl的陽(yáng)極層(ρ型的第I半導(dǎo)體層3)與齊納二極管D3的陽(yáng)極層(ρ型的第I半導(dǎo)體層3)共用，與第I端子電連接。二極管Dl的陰極層(第I區(qū)域8)經(jīng)由η +型的第5半導(dǎo)體層10與布線(xiàn)14電連接，經(jīng)由布線(xiàn)14與二極管D2的陽(yáng)極層(ρ +型的第6半導(dǎo)體層11)和第2端子2電連接。
[0044]根據(jù)本實(shí)施方式的ESD保護(hù)器件100的耐壓由齊納二極管D3的耐壓決定。齊納二極管D3的耐壓通過(guò)η +型的第2半導(dǎo)體層4的η型雜質(zhì)的濃度來(lái)調(diào)節(jié)。
[0045]說(shuō)明根據(jù)本實(shí)施方式的ESD保護(hù)器件100的動(dòng)作。如果向第2端子2施加負(fù)的電壓，則二極管Dl成為接通狀態(tài)。齊納二極管D3成為接通狀態(tài)，但二極管D2是截止?fàn)顟B(tài)。其結(jié)果，電流從第I端子I經(jīng)由背面電極13、ρ型的第I半導(dǎo)體層3、第I區(qū)域8、η +型的第5半導(dǎo)體層10、和布線(xiàn)14流到第2端子。ESD保護(hù)器件100針對(duì)負(fù)的ESD像上述那樣動(dòng)作而保護(hù)電路部。
[0046]如果向第2端子2施加正的電壓，則在為齊納二極管D3的耐壓以下時(shí)，二極管D2成為接通狀態(tài)，但二極管Dl和齊納二極管D3為截止?fàn)顟B(tài)。ESD保護(hù)器件的第I端子I和第2端子2之間不流過(guò)電流。施加電壓作為輸入信號(hào)向電路部輸入。
[0047]如果第2端子2的正的施加電壓超過(guò)齊納二極管D3的耐壓，則齊納二極管D3和二極管D2成為接通狀態(tài)。其結(jié)果，電流從第2端子2經(jīng)由布線(xiàn)14、ρ +型的第6半導(dǎo)體層
11、第2區(qū)域9、n+型的第2半導(dǎo)體層4、ρ型的第I半導(dǎo)體層3和背面電極13流到第I端子I。ESD保護(hù)器件100針對(duì)正的ESD像上述那樣動(dòng)作而保護(hù)電路部。
[0048]在此，如果齊納二極管D3擊穿時(shí)齊納二極管D3和二極管D2的接通電阻高，那么由ESD產(chǎn)生的電流全都不流過(guò)ESD保護(hù)器件100，其中的一部分會(huì)流到電路部。即，ESD保護(hù)器件的ESD保護(hù)功能下降。希望對(duì)于ESD保護(hù)器件，接通電阻較低。
[0049]下面說(shuō)明根據(jù)本實(shí)施方式的ESD保護(hù)器件100的效果。在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，因?yàn)槎O管D2與齊納二極管D3串聯(lián)連接，所以有二極管D2與齊納二極管D3的連接部的電阻升高的可能。但是，作為二極管D2的陰極層的第2區(qū)域9直接層疊在作為齊納二極管D3的陰極層的η +型的第2半導(dǎo)體層4上。因此，二極管D2的陰極層與齊納二極管D3的陰極層的接觸電阻低，所以在根據(jù)本實(shí)施方式的ESD器件100中，針對(duì)正的ESD的接通電阻降低。
[0050]另外，根據(jù)本實(shí)施方式的ESD保護(hù)器件100的靜電電容，像上述那樣，因?yàn)辇R納二極管D3與二極管D2串聯(lián)連接，所以不受齊納二極管D3的靜電電容影響。根據(jù)本實(shí)施方式的ESD保護(hù)器件100的靜電電容在最大時(shí)為二極管Dl的靜電電容與二極管D2的靜電電容之和，它們的靜電電容的值與齊納二極管D3的靜電電容相比非常小。
[0051]因此，在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，因?yàn)槎O管D2的陰極層(第2區(qū)域9)直接層疊在齊納二極管D3的陰極層(η +型的第2半導(dǎo)體層4)的正上方，所以靜電電容值減小、接通電阻降低。
[0052]另外，在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，二極管D2層疊在齊納二極管D3的正上方而形成。因此，與二極管D2和齊納二極管D3沿水平方向在ρ型的第I半導(dǎo)體層3上并排形成時(shí)相比，可以減小ESD保護(hù)器件100的芯片面積。
[0053]另外，在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，作為η +型的第2半導(dǎo)體層4的η型雜質(zhì)使用砷。砷的擴(kuò)散系數(shù)比磷小，所以η型雜質(zhì)從η +型的第2半導(dǎo)體層4向第2區(qū)域9的擴(kuò)散被抑制。另外，因?yàn)楦糁?+型的第2半導(dǎo)體層4，所以ρ型雜質(zhì)從ρ型的第I半導(dǎo)體層3向第2區(qū)域9的擴(kuò)散也被抑制。
[0054]另一方面，作為η型的第4半導(dǎo)體層7的η型雜質(zhì)使用比砷更容易擴(kuò)散的磷。通過(guò)η型的第4半導(dǎo)體層7中的η型雜質(zhì)擴(kuò)散，η型的第4半導(dǎo)體層7從n_1型的第9半導(dǎo)體層5的表面延伸到ρ型的第1半導(dǎo)體層3和η +型的第2半導(dǎo)體層4而形成。
[0055]還有，在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，具有η +型的第2半導(dǎo)體層4不伸出到η型的第4半導(dǎo)體層7的框之外的結(jié)構(gòu)。但是，通過(guò)使η +型的第2半導(dǎo)體層4延伸到位于η型的第4半導(dǎo)體層7的框的外側(cè)的n_1型的第9半導(dǎo)體層5中，可以增大齊納二極管D3的p-n結(jié)的面積。其結(jié)果，齊納二極管D3的接通電阻降低，所以ESD保護(hù)器件100的接通電阻進(jìn)一步降低。雖然，與此相反，齊納二極管D3的靜電電容會(huì)增大，但如上所述，在根據(jù)本實(shí)施方式的ESD保護(hù)器件100中，這對(duì)于ESD保護(hù)器件100的靜電電容幾乎沒(méi)有影響。在這種情況下，根據(jù)本實(shí)施方式的ESD保護(hù)器件100的靜電電容也維持得較小。
[0056](實(shí)施方式2)
[0057]用圖4說(shuō)明根據(jù)實(shí)施方式2的ESD保護(hù)器件。圖4是根據(jù)實(shí)施方式2的ESD保護(hù)器件的要部示意剖面圖。 另外，對(duì)與實(shí)施方式I中說(shuō)明過(guò)的構(gòu)成相同的構(gòu)成的部分使用相同的附圖標(biāo)記或記號(hào)，省略其說(shuō)明。主要對(duì)與實(shí)施方式I的不同點(diǎn)進(jìn)行說(shuō)明。
[0058]像圖4所示的那樣，根據(jù)本實(shí)施方式的ESD保護(hù)器件200，在η +型的第2半導(dǎo)體層4a不是第9半導(dǎo)體層而是η型雜質(zhì)擴(kuò)散層這一點(diǎn)上與根據(jù)實(shí)施方式I的ESD保護(hù)器件100不同。在根據(jù)本實(shí)施方式的ESD保護(hù)器件200中，η+型的第2半導(dǎo)體層4a是通過(guò)向ρ型的第I半導(dǎo)體層3的上表面的預(yù)定的位置離子注入砷，通過(guò)隨后的熱處理使砷擴(kuò)散而形成的。
[0059]在根據(jù)本實(shí)施方式的ESD保護(hù)器件200中，因?yàn)棣?型的第2半導(dǎo)體層4a不用外延生長(zhǎng)形成，所以制造成本降低。此外還具有與根據(jù)實(shí)施方式I的ESD保護(hù)器件同樣的優(yōu)點(diǎn)。
[0060](實(shí)施方式3)
[0061]用圖5?7說(shuō)明根據(jù)實(shí)施方式3的ESD保護(hù)器件。圖5是根據(jù)本實(shí)施方式的ESD保護(hù)器件的要部示意剖面圖。圖6是根據(jù)本實(shí)施方式的ESD保護(hù)器件的要部示意平面圖。在圖6的平面圖中，層間絕緣膜12和布線(xiàn)14和布線(xiàn)17省略圖示。另外，圖5是沿圖6中的B-B線(xiàn)的剖面圖。圖7是根據(jù)本實(shí)施方式的ESD保護(hù)器件的等價(jià)電路。另外，對(duì)與實(shí)施方式I中說(shuō)明過(guò)的構(gòu)成相同的構(gòu)成的部分使用相同的附圖標(biāo)記或記號(hào)，省略其說(shuō)明。主要對(duì)與實(shí)施方式I的不同點(diǎn)進(jìn)行說(shuō)明。
[0062]像圖5和圖6所示的那樣，根據(jù)本實(shí)施方式的ESD保護(hù)器件300，與根據(jù)實(shí)施方式I的ESD保護(hù)器件100相比，進(jìn)一步包括:p+型的第7半導(dǎo)體層15(第I導(dǎo)電類(lèi)型的第7半導(dǎo)體層)、n+型的第8半導(dǎo)體層16 (第2導(dǎo)電類(lèi)型的第8半導(dǎo)體層)、和布線(xiàn)17。p+型的第7半導(dǎo)體層15在η—型的第9半導(dǎo)體層5中與η型的第4半導(dǎo)體層7鄰接，從η—型的第9半導(dǎo)體層5的表面貫通η_型的第9半導(dǎo)體層5，與ρ型的第I半導(dǎo)體層3電連接。ρ +型的第7半導(dǎo)體層15具有比ρ型的第I半導(dǎo)體層3的ρ型雜質(zhì)濃度高的ρ型雜質(zhì)濃度。P+型的第7半導(dǎo)體層15的ρ型雜質(zhì)濃度是例如lX1019?lX102°/cm3。P+型的第7半導(dǎo)體層的P型雜質(zhì)15是例如硼。
[0063]η +型的第8半導(dǎo)體層16設(shè)置在ρ +型的第7半導(dǎo)體層15的表面上，具有比η型的第4半導(dǎo)體層7的η型雜質(zhì)濃度高的η型雜質(zhì)濃度。η +型的第8半導(dǎo)體層16的η型雜質(zhì)濃度是例如I X IO19?I X IO2Vcm30 η +型的第8半導(dǎo)體層16的η型雜質(zhì)是例如砷。
[0064]層間絕緣膜12延伸到P+型的第7半導(dǎo)體層15上和η +型的第8半導(dǎo)體層16上。布線(xiàn)17隔著層間絕緣膜12地設(shè)置在ρ+型的第7半導(dǎo)體層15上和η +型的第8半導(dǎo)體層16上。布線(xiàn)17經(jīng)由層間絕緣膜12的開(kāi)口部與η型的第4半導(dǎo)體層7和η+型的第8半導(dǎo)體層16電連接。布線(xiàn)17，與布線(xiàn)14同樣地，是例如鋁或銅。
[0065]P+型的第7半導(dǎo)體層15和η+型的第8半導(dǎo)體層16進(jìn)一步構(gòu)成齊納二極管D4。P+型的第7半導(dǎo)體層15是齊納二極管D4的陽(yáng)極層，經(jīng)由ρ型的第I半導(dǎo)體層3與第I端子I電連接。η +型的第8半導(dǎo)體層16是齊納二極管D4的陰極層，經(jīng)由布線(xiàn)17和η型的第4半導(dǎo)體層7，與齊納二極管D3的陰極層(η +型的第2半導(dǎo)體層4)和二極管D2的陰極層(第2區(qū)域9)電連接。
[0066]其結(jié)果，像圖7的等價(jià)電路所示的那樣，齊納二極管D4與齊納二極管D3并聯(lián)地電連接。即，根據(jù)本實(shí)施方式的ESD保護(hù)器件300與根據(jù)實(shí)施方式I的ESD保護(hù)器件100相t匕，齊納二極管D4與齊納二極管D3并聯(lián)地電連接。在這一點(diǎn)上根據(jù)本實(shí)施方式的ESD保護(hù)器件300與根據(jù)實(shí)施方式I的ESD保護(hù)器件100不同。由此，在根據(jù)本實(shí)施方式的ESD保護(hù)器件300中，在將靜電電容維持得較小的同時(shí)，還降低接通電阻。其它的效果與根據(jù)實(shí)施方式I的ESD保護(hù)器件100相同。
[0067](實(shí)施方式4)
[0068]用圖8說(shuō)明根據(jù)實(shí)施方式4的ESD保護(hù)器件400。圖8示出根據(jù)實(shí)施方式4的ESD保護(hù)器件的等價(jià)電路。另外，根據(jù)實(shí)施方式4的ESD保護(hù)器件400的要部示意剖面圖和平面圖與實(shí)施方式I的ESD保護(hù)器件100相同，所以省略。另外，對(duì)與實(shí)施方式I中說(shuō)明過(guò)的構(gòu)成相同的構(gòu)成的部分使用相同的附圖標(biāo)記或記號(hào)，省略其說(shuō)明。
[0069]在根據(jù)實(shí)施方式4的ESD保護(hù)器件400的情況下，具有第2區(qū)域9和ρ +型的第6半導(dǎo)體層11的二極管D2的靜電電容(C2)設(shè)定成比具有P型的第I半導(dǎo)體層3和第I區(qū)域8的二極管Dl的靜電電容(Cl)大。其它的結(jié)構(gòu)和動(dòng)作與根據(jù)實(shí)施方式I的ESD保護(hù)器件100相同。
[0070]另外，為了使二極管D2的靜電電容比二極管Dl的靜電電容大，可以舉出例如增大二極管D2的結(jié)面積、或增大雜質(zhì)濃度的方法。
[0071]說(shuō)明根據(jù)實(shí)施方式4的ESD保護(hù)器件400的效果。如果向第2端子2施加正的電壓，如果施加電壓超過(guò)齊納二極管D3的耐壓，則齊納二極管D3和二極管D2成為接通狀態(tài)。其結(jié)果，電流從第2端子2經(jīng)由布線(xiàn)14、ρ +型的第6半導(dǎo)體層11、第2區(qū)域9、η +型的第2半導(dǎo)體層4、ρ型的第I半導(dǎo)體層3、和背面電極13流到第I端子I。此時(shí)，ESD保護(hù)器件400上產(chǎn)生的電壓與ESD保護(hù)器件400的電阻分量成正比。ESD保護(hù)器件400的電阻分量，對(duì)于正的ESD，由二極管D2的電阻與齊納二極管D3的電阻的和決定。另一方面，對(duì)于負(fù)的ESD，由二極管Dl的電阻決定。
[0072]為了可靠地保護(hù)電路部免受ESD產(chǎn)生的電流影響，希望減小ESD保護(hù)器件400上產(chǎn)生的電壓。但是，如果減小二極管Dl、二極管D2的電阻，則有二極管Dl的靜電電容與二極管D2的靜電電容之和會(huì)增加的傾向。即，ESD保護(hù)器件400的電阻與靜電電容之間存在反比關(guān)系。
[0073]像實(shí)施方式4的ESD保護(hù)器件400那樣，通過(guò)把二極管D2的靜電電容(C2 )設(shè)定成比二極管DI的靜電電容(CI)大，有降低施加正的ESD時(shí)的電阻與施加負(fù)的ESD時(shí)的電阻的差值的作用，可以抑制其反比關(guān)系。換言之，即使減小二極管Dl的電阻和二極管D2的電阻，減小ESD保護(hù)器件400的電阻分量，也可以抑制ESD保護(hù)器件400的靜電電容的增加。
[0074]像以上那樣，根據(jù)實(shí)施方式4的ESD保護(hù)器件400，因?yàn)榭梢詼p小二極管Dl的電阻和二極管D2的電阻，所以促進(jìn)了保護(hù)電路部免受ESD產(chǎn)生的電流影響的效果。
[0075]雖然說(shuō)明了本發(fā)明的幾個(gè)實(shí)施方式，但這些實(shí)施方式都是作為例子提出的，并非用來(lái)限定本發(fā)明的范圍。這些新的實(shí)施方式可以以其它的各種方式實(shí)施，在不脫離發(fā)明的主要構(gòu)思的范圍內(nèi)，可以進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變形都包含在發(fā)明的范圍和主要構(gòu)思內(nèi)，且包含在權(quán)利要求書(shū)記載的發(fā)明及其等價(jià)的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，包括: 第I導(dǎo)電類(lèi)型的第I半導(dǎo)體層； 第2導(dǎo)電類(lèi)型的第2半導(dǎo)體層，設(shè)置在上述第I半導(dǎo)體層上的一部分； 第2導(dǎo)電類(lèi)型的第9半導(dǎo)體層，具有比上述第2半導(dǎo)體層的第2導(dǎo)電類(lèi)型雜質(zhì)濃度低的第2導(dǎo)電類(lèi)型雜質(zhì)濃度，設(shè)置在上述第I半導(dǎo)體層和上述第2半導(dǎo)體層上； 第I導(dǎo)電類(lèi)型的第3半導(dǎo)體層，從上述第9半導(dǎo)體層的表面到達(dá)上述第I半導(dǎo)體層； 第I區(qū)域，在上述第9半導(dǎo)體層內(nèi)被上述第3半導(dǎo)體層包圍； 第2導(dǎo)電類(lèi)型的第4半導(dǎo)體層，從上述第9半導(dǎo)體層的表面到達(dá)上述第I半導(dǎo)體層，具有比上述第9半導(dǎo)體層的第2導(dǎo)電類(lèi)型雜質(zhì)濃度高的第2導(dǎo)電類(lèi)型雜質(zhì)濃度； 上述第2半導(dǎo)體層上的第2區(qū)域，在上述第9半導(dǎo)體層內(nèi)被上述第4半導(dǎo)體層包圍；第2導(dǎo)電類(lèi)型的第5半導(dǎo)體層，設(shè)置在上述第I區(qū)域的表面，具有比上述第4半導(dǎo)體層的上述第2導(dǎo)電類(lèi)型雜質(zhì)濃度高的第2導(dǎo)電類(lèi)型雜質(zhì)濃度； 第I導(dǎo)電類(lèi)型的第6半導(dǎo)體層，設(shè)置在上述第2區(qū)域的表面，具有比上述第I半導(dǎo)體層的第I導(dǎo)電類(lèi)型雜質(zhì)濃度高的第I導(dǎo)電類(lèi)型雜質(zhì)濃度； 第I端子，與上述第I半導(dǎo)體層電連接；以及 第2端子，與上述第5半導(dǎo)體層和上述第6半導(dǎo)體層電連接。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于: 上述第2半導(dǎo)體層在上述第I半導(dǎo)體層上通過(guò)外延生長(zhǎng)而形成。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，還包括: 第I導(dǎo)電類(lèi)型的第7半導(dǎo)體層，從上述第9半導(dǎo)體層的表面到達(dá)上述第I半導(dǎo)體層，具有比上述第I半導(dǎo)體層的上述第I導(dǎo)電類(lèi)型雜質(zhì)濃度高的第I導(dǎo)電類(lèi)型雜質(zhì)濃度； 第2導(dǎo)電類(lèi)型的第8半導(dǎo)體層，設(shè)置在上述第7半導(dǎo)體層的表面，具有比上述第4半導(dǎo)體層的上述第2導(dǎo)電類(lèi)型雜質(zhì)濃度高的第2導(dǎo)電類(lèi)型雜質(zhì)濃度；以及布線(xiàn)，把上述第4半導(dǎo)體層和上述第8半導(dǎo)體層電連接。
4.如權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于: 具有上述第6半導(dǎo)體層和上述第2區(qū)域的第2 二極管的靜電電容的大小比具有上述第I半導(dǎo)體層和上述第I區(qū)域的第I二極管的靜電電容的大小大。
【文檔編號(hào)】H01L27/02GK103681653SQ201310070204
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年3月6日 優(yōu)先權(quán)日:2012年9月10日
【發(fā)明者】川瀬稔, 崔秀明, 細(xì)井重廣 申請(qǐng)人:株式會(huì)社東芝