互連襯底的功率管理應用的制作方法
【專利摘要】描述了互連襯底在功率管理系統(tǒng)中的各種應用。
【專利說明】互連襯底的功率管理應用
[0001]相關申請數(shù)據(jù)
[0002]本申請根據(jù)35U.S.C.119(e)要求2011年10月7日提交的名為“PowerManagement Applications of Premolded Substrates” 的美國臨時專利申請N0.61/544945(代理文檔N0.VOLTPO13P)的優(yōu)先權，出于所有目的通過引用將其全部公開內容并入本文。

【發(fā)明內容】

[0003]描述了在功率管理應用中使用的互連襯底。
[0004]根據(jù)特定類別的實施方式，提供了用于將器件連接至組件的互連襯底，該器件的特征為器件間距，并且該組件的特征為小于約800微米的組件間距。該互連襯底包括多個導電結構，將該導電結構中的每個配置為連接至器件的多個電路節(jié)點中的對應的一個。將對應于器件的電路節(jié)點中的至少一個電路節(jié)點的導電結構與對應于其它電路節(jié)點中的至少一個電路節(jié)點的導電結構按照交替圖案布置在互連襯底中。器件間距是組件間距的大約一半，并且導電結構中的至少一些導電結構的寬度至少約為導電結構中的至少一些導電結構之間的間隔的兩倍。
[0005]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0006]所述器件的電路節(jié)點中的至少一些電路節(jié)點對應于一個或多個功率器件的端子；一個或多個功率器件是開關調節(jié)器的部分；一個或多個功率器件包括兩個功率器件，并且端子包括兩個功率節(jié)點端子、以及開關端子；將對應于功率節(jié)點端子和開關端子的導電結構配置為連接至組件的對應的導電結構。
[0007]互連襯底具有用于連接至器件的第一表面和用于連接至組件的第二表面、以及邊緣，導電結構中的特定一個導電結構未到達互連襯底的邊緣；將未到達互連襯底的邊緣的特定導電結構配置為將器件的對應電路節(jié)點連接至組件的對應導電結構，該對應導電結構的至少部分位于器件正下方；互連襯底的大部分導電結構都位于器件正下方。
[0008]互連襯底具有用于連接至器件的第一表面和用于連接至組件的第二表面、以及邊緣，導電結構中的特定一個導電結構至少延伸到互連襯底的邊緣。
[0009]導電結構中的至少一些具有長度和寬度，并且長度至少是寬度的四倍。
[0010]導電結構中的至少一些導電結構中的每個均具有一個或多個位于其上的栓體，其被配置為連接至組件的導電結構；將栓體配置為接納焊料；栓體包括電鍍焊料和預先形成的焊料；栓體中的至少一些是圓形的，并且在導電結構中的至少一些導電結構上具有多個圓形栓體；圓形栓體中的至少一些包括焊球；栓體中的至少一些包括細長栓體。
[0011]與器件的電路節(jié)點中的第一個電路節(jié)點相對應的導電結構沿互連襯底的主平面取向中的第一方向延伸，并使與器件的第一電路節(jié)點相對應的導電結構在互連襯底內通過沿第二方向延伸的公共導電結構相互連接，第二方向與互連襯底的主平面取向中的第一方向不平行；互連襯底具有用于連接至器件的第一表面和用于連接至組件的第二表面、以及邊緣，并且對應于第一電路節(jié)點的導電結構以及公共導電結構未到達互連襯底的邊緣；互連襯底具有用于連接至器件的第一表面和用于連接至組件的第二表面、以及邊緣，并且將公共導電結構設置在互連襯底的邊緣的一部分附近，由此允許將對應于器件的第一電路節(jié)點的導電結構連接至組件的單個導電結構；互連襯底具有用于連接至器件的第一表面和用于連接至組件的第二表面、以及邊緣，并且將公共導電結構設置在互連襯底的邊緣的第一部分附近，互連襯底還包括第二公共導電結構，該第二公共導電結構在互連襯底中連接與器件的電路節(jié)點中的第二個電路節(jié)點相對應的導電結構，并且該第二公共導電結構設置在互連襯底的邊緣的第二部分附近。
[0012]將對應于電路節(jié)點中的兩個或更多電路節(jié)點的導電結構設置在互連襯底中的以導電材料的第一寬度間隔比為特征的第一區(qū)域中，并將對應于電路節(jié)點中的兩個或更多電路節(jié)點的導電結構設置在互連襯底中的以導電材料的第二寬度間隔比為特征的第二區(qū)域中，第二寬度間隔比不同于第一寬度間隔比；器件至少包括開關調節(jié)器的一部分，并且設置在互連襯底的第一區(qū)域中的導電結構對應于開關調節(jié)器的功率級的功率級節(jié)點，并且設置在互連襯底的第二區(qū)域中的導電結構對應于開關調節(jié)器的控制電路的控制電路節(jié)點。
[0013]器件包括一個或多個功率器件以及相關聯(lián)的控制電路，并且導電結構中的第一導電結構對應于一個或多個功率器件的端子，并且導電結構中的第二導電結構對應于控制電路的控制電路節(jié)點；一個或多個功率器件以及相關聯(lián)的控制電路是開關調節(jié)器的部分。
[0014]互連襯底具有用于連接至器件的第一表面，導電結構中的至少一些導電結構的部分暴露于互連襯底的第一表面上，互連襯底還包括多個導電凸起，該多個導電凸起形成在導電結構的暴露部分上，并被配置為與器件相連接；導電凸起包括球、凸起、柱或栓體中的任一個；導電凸起包括直接形成于導電結構上的銅柱；導電凸起包括銅柱，并且銅柱形成于凸起下金屬化(UBM)層上，該金屬化(UBM)層形成于導電結構上；導電凸起包括銅柱，并且銅柱降低了導電結構的側向導電性。
[0015]互連襯底具有用于連接至器件的第一表面，導電結構中的至少一些導電結構的部分暴露于互連襯底的第一表面上，并且被配置為連接至形成于器件上的導電凸起；導電凸起包括球、凸起、柱或栓體中的任一個。
[0016]將導熱結構配置為傳導來自器件的熱量；導熱結構中的至少一部分通過互連襯底延伸，從而使來自器件的熱量能夠傳導至組件。
[0017]將導電結構中的至少一些配置為將分立的無源電路元件安裝到互連襯底上。
[0018]導電結構中的至少一些包括促進與互連襯底的插入介質的粘附的結構特征，并且結構特征包括波浪形邊緣、鋸齒形邊緣、之字形邊緣、無規(guī)則邊緣、邊緣穿孔或邊緣突出中的一個或多個。
[0019]按照交替圖案布置的導電結構包括分別對應于第一和第二電路節(jié)點的細長結構，細長結構具有沿互連襯底中的第一方向的取向，對應于第一電路節(jié)點的細長結構與對應于第二電路節(jié)點的細長結構相交替；按照交替圖案布置的導電結構中的每個導電結構都具有至少是其寬度四倍的長度，對應于第一電路節(jié)點的導電結構中的每個都具有位于其上的一個或多個栓體，其處于該導電結構的接近互連襯底的第一邊緣的末端，并且對應于第二電路節(jié)點的導電結構中的每個都具有位于其上的一個或多個栓體，其處于該導電結構的接近互連襯底的與第一邊緣相對的第二邊緣的末端，并且在對應于第一電路節(jié)點的導電結構上的栓體被配置為連接至組件上的第一導電平面，并且在對應于第二電路節(jié)點的導電結構上的栓體被配置為連接至組件上的第二導電平面，第一和第二導電平面相鄰并且非重疊。
[0020]根據(jù)另一類實施方式，將互連襯底提供為將器件連接至組件?；ミB襯底包括多個導電結構，將導電結構中的每個均配置為連接至器件的多個電路節(jié)點中的對應的一個。導電結構中的對應于器件的第一電路節(jié)點的一個或多個導電結構在互連襯底中被導電結構中的對應于器件的第二電路節(jié)點的一個或多個導電結構包圍。
[0021]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0022]器件的電路節(jié)點中的至少一些電路節(jié)點對應于一個或多個功率器件的端子；一個或多個功率器件是開關調節(jié)器的部分；一個或多個功率器件包括兩個功率器件，并且端子包括兩個功率節(jié)點端子、以及開關端子；功率節(jié)點端子之一包括器件的第一電路節(jié)點，并且開關端子包括器件的第二電路節(jié)點；將對應于第一電路節(jié)點的一個或多個導電結構以及對應于第二電路節(jié)點的導電結構中的一個或多個配置為連接至組件的對應的導電結構。
[0023]對應于第一電路節(jié)點的一個或多個導電結構包括多個導電結構，并且對應于器件的第二電路節(jié)點的一個或多個導電結構包括具有多個位于其中的孔的第一導電平面結構，對應于器件的第一電路節(jié)點的導電結構被包圍在該孔中；包圍對應于第一電路節(jié)點的導電結構的孔在第一導電平面結構中形成了棋盤式圖案；將對應于第一電路節(jié)點的導電結構和第一導電平面結構配置為在互連襯底的一側經(jīng)由多個導電凸起分別與器件的第一和第二電路節(jié)點連接，并還將對應于第一電路節(jié)點的導電結構和第一導電平面結構配置為在互連襯底的相對側分別與組件的第一和第二組件導電平面結構連接；第一和第二組件導電平面結構是相鄰并且非重疊的；將第一導電平面結構配置為在第一導電平面結構的邊緣與第二組件導電平面結構連接，并將對應于第一電路節(jié)點的導電結構配置為連接至所處位置處于基本垂直于互連襯底的主平面取向的方向中的第一組件導電平面結構；對應于第三電路節(jié)點的多個導電結構中的每個均在互連襯底中也被包圍在第一導電平面結構的孔中的對應的一個孔內。
[0024]器件包括開關調節(jié)器的至少一部分，并且設置在互連襯底的第一區(qū)域中的導電結構中的第一導電結構對應于開關調節(jié)器的功率級的功率級節(jié)點，并且設置在互連襯底的第二區(qū)域中的導電結構中的第二導電結構對應于開關調節(jié)器的控制電路的控制電路節(jié)點。
[0025]互連襯底具有用于連接器件的第一表面，導電結構中的至少一些導電結構的部分暴露于互連襯底的第一表面上，互連襯底還包括形成于導電結構的暴露部分上的并且被配置為與器件連接的多個導電凸起；導電凸起包括球、凸起、柱或栓體中的任一個；導電凸起包括直接形成在導電結構上的銅柱；導電凸起包括銅柱，并且銅柱形成于凸起下金屬化(UBM)層上，該金屬化(UBM)層形成于導電結構上。
[0026]互連襯底具有用于連接至器件的第一表面，導電結構中的至少一些導電結構的部分暴露于互連襯底的第一表面上，并且被配置為連接至形成于器件上的導電凸起；導電凸起包括球、凸起、柱或栓體中的任一個。
[0027]將導熱結構配置為傳導來自器件的熱量；導熱結構的至少一部分通過互連襯底延伸，從而使來自器件的熱量能夠傳導至組件。
[0028]將導電結構中的至少一些配置為將分立的無源電路元件安裝到互連襯底上。[0029]導電結構中的至少一些包括促進與互連襯底的插入介質的粘附的結構特征，并且結構特征包括波浪形邊緣、鋸齒形邊緣、之字形邊緣、無規(guī)則邊緣、邊緣穿孔或邊緣突出中的一個或多個。
[0030]根據(jù)另一類實現(xiàn)方式，提供了一種封裝，其包括器件和互連襯底，該器件包括一個或多個功率器件，該互連襯底用于將器件連接至組件?；ミB襯底包括多個導電結構，導電結構中的第一導電結構對應于一個或多個功率器件的端子。將器件經(jīng)由導電凸起安裝在互連襯底的導電結構的暴露部分上。
[0031]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0032]一個或多個功率器件是開關調節(jié)器的部分。
[0033]一個或多個功率器件包括兩個功率器件，并且端子包括兩個功率節(jié)點端子、以及開關端子。
[0034]第一導電結構中的對應于端子之一的至少一個導電結構在互連襯底中被第一導電結構中的對應于另一個端子的至少另一個導電結構包圍。
[0035]器件包括與一個或多個功率器件相關聯(lián)的控制電路，導電結構中的第二導電結構對應于控制電路的控制電路節(jié)點。
[0036]互連襯底的導電結構中的至少一些具有與之連接的分立無源電路元件；分立無源電路元件包括連接至一個或多個功率器件的端子中的至少一些端子的多個電容器；一個或多個功率器件的第一端子具有與之連接的多個電容器中的兩個或更多，兩個或更多電容器沿器件的不只一個邊緣安裝在互連襯底上；將對應于一個或多個功率器件的第一端子的第一導電結構配置為沿互連襯底的第一邊緣連接至組件，并且沿互連襯底的不同于第一邊緣的第二邊緣安裝對應于第一端子的一個或多個電容器；連接分立無源元件中的第一個的導電結構未被配置為連接至組件；只有采用器件的測試接口才可訪問第一分立無源電路元件，以進行測試；將分立無源電路元件中的一個或多個安裝在互連襯底上的導電凸起中的相鄰凸起之間；分立無源電路元件包括電容器、電阻器或電感器中的一個或多個。
[0037]底部填充材料占據(jù)將互連襯底的導電結構連接至器件的導電凸起之間的空間；底部填充材料包括分配的底部填充或模制的底部填充；底部填充材料是至少局部包封器件的包封材料的部分。
[0038]將器件安裝在器件的第一側上的互連襯底的導電結構上，器件的與第一面相反的第二側被露出以供散熱；互連襯底還包括導熱結構，封裝還包括散熱器結構，該散熱器結構安裝在器件的露出的第二側上，并與互連襯底的導熱結構熱連接，以促進熱量從器件傳導至導熱結構；導熱結構的至少一部分通過互連襯底延伸，并且被配置為連接至組件，由此能夠使熱量從器件傳導至組件；沿互連襯底的與器件相鄰的一個或多個邊緣設置載體框架的一個或多個部分，散熱器結構經(jīng)由載體框架的部分熱連接至互連襯底的導熱結構；載體框架在互連襯底上繞器件呈矩形并且連續(xù)；載體框架包括處于互連襯底上的圍繞器件的一個或多個不連續(xù)段；散熱器結構包括多個斷開的或者局部連接的部分和/或一個或多個孔。
[0039]封裝還包括第二器件以及第二互連襯底，該第二互連襯底用于經(jīng)由互連襯底將第二器件連接至組件，第二互連襯底包括多個第二導電結構，并將第二器件經(jīng)由第二導電凸起安裝在多個第二導電結構的暴露部分上，并且將第二互連襯底安裝在器件上，其中，多個第二導電結構中的至少一些經(jīng)由與器件的邊緣相鄰的第三導電凸起連接至互連襯底的多個導電結構中的一個或多個上；第二器件也包括一個或多個功率器件。
[0040]使對應于一個或多個功率器件的端子中的至少一個端子的第一導電結構在互連襯底中與對應于一個或多個功率器件的端子中的至少一個其它端子的第一導電結構按照交替圖案布置。
[0041]該器件的特征為器件間距，并且組件的特征為小于約800微米的組件間距，并且器件間距是組件間距的大約一半，并且導電結構中的至少一些導電結構的寬度至少約為導電結構中的至少一些導電結構之間的間隔的2倍。
[0042]互連襯底具有連接至器件的第一表面和連接至組件的第二表面、以及邊緣，導電結構中的至少一些導電結構未到達互連襯底的邊緣。
[0043]互連襯底具有連接至器件的第一表面和連接至組件的第二表面、以及邊緣，導電結構中的至少一些導電結構至少延伸至互連襯底的邊緣。
[0044]導電結構中的至少一些導電結構具有長度和寬度，并且長度至少是寬度的四倍。
[0045]導電結構中的至少一些導電結構中的每個均具有位于其上的一個或多個栓體,其被配置為連接至組件的導電結構；將栓體配置為接納焊料；栓體包括電鍍焊料和預先形成的焊料；栓體中的至少一些是圓形的，并且在導電結構的至少一些上具有多個圓形栓體；圓形栓體中的至少一些包括焊球；栓體中的至少一些包括細長栓體。
[0046]對應于端子中的第一個的第一導電結構沿互連襯底的主平面取向中的第一方向延伸，并且使對應于第一端子的第一導電結構在互連襯底中通過沿第二方向延伸的公共導電結構相互連接，第二方向與互連襯底的主平面取向中的第一方向不平行；互連襯底具有用于連接至器件的第一表面和用于連接至組件的第二表面、以及邊緣，并且對應于第一端子的第一導電結構以及公共導電結構未到達互連襯底的邊緣；互連襯底具有連接至器件的第一表面和連接至組件的第二表面、以及邊緣，并且公共導電結構被設置在互連襯底的邊緣的一部分的附近，并且被配置為將對應于第一端子的第一導電結構連接至組件的單個導電結構；互連襯底具有連接至器件的第一表面和連接至組件的第二表面、以及邊緣，并且將公共導電結構設置在互連襯底的邊緣的第一部分附近，互連襯底還包括第二公共導電結構，該第二公共導電結構在互連襯底中連接對應于端子中的第二個端子的第一導電結構，并且第二公共導電結構被設置在互連襯底的邊緣的第二部分附近。
[0047]將對應于一個或多個功率器件的端子的第一導電結構設置在互連襯底中的以導電材料的第一寬度間隔比為特征的第一區(qū)域中，并將對應于與一個或多個功率器件相關聯(lián)的控制電路的控制電路節(jié)點的導電結構中的第二導電結構設置在互連襯底中的以導電材料的第二寬度間隔比為特征的第二區(qū)域中，第二寬度間隔比不同于第一寬度間隔比。
[0048]將導熱結構配置為傳導來自器件的熱量；導熱結構的至少一部分通過互連襯底延伸，并且被配置為連接至組件，由此能夠使熱量從器件傳導至組件。
[0049]導電結構中的至少一些包括促進與互連襯底的插入介質的粘附的結構特征，并且該結構特征包括波浪形邊緣、鋸齒形邊緣、之字形邊緣、無規(guī)則邊緣、邊緣穿孔或邊緣突出中的一個或多個。
[0050]使第一導電結構中的對應于一個或多個功率器件的第一端子的至少一個導電結構在互連襯底中被第一導電結構中的對應于一個或多個功率器件的第二端子的一個或多個導電結構包圍；第一導電結構中的對應于第二端子的一個或多個導電結構包括第一導電平面結構，該第一導電平面結構具有多個位于其中的孔，對應于第一端子的第一導電結構被包圍在孔中；包圍對應于第一端子的第一導電結構的孔在第一導電平面結構中形成棋盤式圖案；對應于第一端子的第一導電結構和第一導電平面結構被配置為在互連襯底的一側經(jīng)由導電凸起的子集分別與第一和第二端子連接，并且還將對應于第一端子的第一導電結構和第一導電平面結構配置為在互連襯底的相反側分別與第一和第二組件導電平面結構連接；第一導電結構中的至少一些導電結構包括過孔，該過孔能夠沿垂直于互連襯底的主平面取向的方向將電流或熱量傳導至位于器件正下方的組件結構；第一和第二組件導電平面結構是相鄰的并且非重疊；將第一導電平面結構被配置為在第一導電平面結構的邊緣與第二組件導電平面結構連接，并且將對應于第一端子的第一導電結構配置為連接至第一組件導電平面結構，第一組件導電平面結構處于基本上垂直于互連襯底的主平面取向的方向中；多個第一導電結構中的對應于一個或多個功率器件的第三端子的每個導電結構在互連襯底中也被包圍在第一導電平面結構的孔中的對應的一個孔中。
[0051]導電凸起包括球、凸起、柱或栓體中的任一個；導電凸起包括銅柱；銅柱直接形成于互連襯底的導電結構上；銅柱形成于凸起下金屬化(UBM)層上，該金屬化(UBM)層形成于互連襯底的導電結構上；器件包括銅重新分布層(RDL)，并且銅柱直接形成于RDL上；器件包括銅重新分布層(RDL)，并且銅柱形成于凸起下金屬化(UBM)層上，該金屬化(UBM)層形成于RDL上。
[0052]根據(jù)另一類實現(xiàn)方式，提供用于將器件連接至組件的互連襯底，其包括多個導電結構。將導電結構中的每個均配置為連接至器件的多個電路節(jié)點中的對應一個電路節(jié)點?；ミB襯底的導電結構中的至少一些具有分立無源電路元件，該分立無源電路元件安裝在與之連接的互連襯底上。導電結構中的與分立無源元件中的第一個分立無源元件的端子連接的至少一個導電結構僅被配置為連接至器件而非組件。
[0053]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0054]將分立無源電路元件中的兩個或更多配置為連接至器件的第一電路節(jié)點，沿互連襯底的不只一個邊緣安裝兩個或更多分立無源電路元件。
[0055]將對應于器件的第一電路節(jié)點的導電結構配置為沿互連襯底的第一邊緣連接至組件，并將分立無源電路元件中的對應于第一電路節(jié)點的一個或多個分立無源電路元件安裝到互連襯底的不同于第一邊緣的第二邊緣上。
[0056]將分立無源電路元件中的一個或多個安裝在互連襯底上的處于互連襯底的導電結構的露出部分之間的位置上，該露出部分被配置為連接至器件。
[0057]分立無源電路元件包括電容器、電阻器或電感器中的一個或多個。
[0058]器件包括一個或多個功率器件，導電結構中的至少一些對應于一個或多個功率器件的端子，并且分立無源電路元件包括被配置為連接至一個或多個功率器件的端子中的至少一些端子的多個電容器。
[0059]將第一分立無源電路元件和對應的導電結構配置為，在器件、互連襯底和組件連接時，第一分立無源電路元件只有在采用器件的測試接口的情況下才可訪問，以進行測試。
[0060]根據(jù)另一類實現(xiàn)方式，提供了一種用于將器件連接至組件的互連襯底，其包括多個導電結構。將導電結構中的每個導電結構均配置為連接至器件的多個電路節(jié)點中的對應的一個?；ミB襯底的導電結構中的至少一些導電結構具有分立無源電路元件，該分立無源電路元件安裝在與之連接的互連襯底上。將分立無源電路元件中的兩個或更多配置為連接至器件的第一電路節(jié)點。沿互連襯底的不只一個邊緣安裝兩個或更多分立無源電路元件。
[0061]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0062]將對應于器件的第一電路節(jié)點的導電結構配置為沿互連襯底的第一邊緣連接至組件，第一邊緣不同于兩個或更多分立無源電路元件安裝所沿的邊緣中的至少一個。
[0063]將分立無源電路元件中的一個或多個安裝在互連襯底上的處于互連襯底的導電結構的露出部分之間的位置，露出部分被配置為連接至器件。
[0064]分立無源電路元件包括電容器、電阻器或電感器中的一個或多個。
[0065]器件包括一個或多個功率器件，導電結構中的至少一些導電結構對應于一個或多個功率器件的端子，并且分立無源電路元件包括被配置為連接至一個或多個功率器件的端子中的至少一些端子的多個電容器。
[0066]根據(jù)另一類實現(xiàn)方式，提供了一種用于將器件連接至組件的互連襯底，其包括多個導電結構。將導電結構中的每個均配置為連接至器件的多個電路節(jié)點中的對應的一個?；ミB襯底的導電結構中的至少一些具有分立無源電路元件，該分立無源電路元件被安裝在與之連接的互連襯底上。將對應于器件的第一電路節(jié)點的導電結構配置為沿互連襯底的第一邊緣連接至組件，并將對應于第一電路節(jié)點的分立無源電路元件中的一個或多個安裝在互連襯底的不同于第一邊緣的第二邊緣上。
[0067]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0068]將分立無源電路元件中的兩個或更多配置為連接至器件的第一電路節(jié)點，兩個或更多分立無源電路元件沿互連襯底的不只一個邊緣安裝。
[0069]將分立無源電路元件中的一個或多個安裝在互連襯底上的處于互連襯底的導電結構的露出部分之間的位置上，該露出部分被配置為連接至器件。
[0070]分立無源電路元件包括電容器、電阻器或電感器中的一個或多個。
[0071]器件包括一個或多個功率器件，導電結構中的至少一些對應于一個或多個功率器件的端子，并且分立無源電路元件包括被配置為連接至一個或多個功率器件的端子中的至少一些端子的多個電容器。
[0072]根據(jù)另一類實現(xiàn)方式，提供了一種帶凸起器件，其包括含有重新分布層(RDL)的多個導電結構、以及多個銅柱，該多個銅柱直接形成于RDL上而不使銅柱和RDL之間的材料鈍化。
[0073]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0074]鈍化層覆蓋RDL，銅柱通過RDL延伸。
[0075]銅柱降低了導電結構的側向導電性。
[0076]器件包括集成電路。
[0077]帶凸起器件包括具有多個端子的一個或多個功率器件；一個或多個功率器件是開關調節(jié)器的部分；一個或多個功率器件包括兩個功率器件，并且端子包括兩個功率節(jié)點端子、以及開關端子；銅柱被配置為將一個或多個功率器件的端子連接至襯底的導電結構。
[0078]根據(jù)另一類實現(xiàn)方式，提供了一種制造器件的方法。在下層襯底的可觸及金屬化上濺射種晶層。將具有第一圖案的第一光致抗蝕劑層設置在種晶層之上。根據(jù)第一圖案采用種晶層電鍍第一導電金屬層。將具有第二圖案的第二光致抗蝕劑設置在第一導電金屬層之上。根據(jù)第二圖案采用種晶層電鍍第二導電金屬層。第二導電金屬層是在不使第二導電金屬層和第一導電金屬層之間的材料鈍化的情況下形成的。對種晶層進行蝕刻。
[0079]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0080]第一和第二導電金屬層包括銅。
[0081]第一導電金屬層包括銅重新分布層(RDL)，并且第二導電金屬層包括多個銅柱；在RDL和銅柱之上沉積鈍化材料；將焊料電鍍在銅柱上。
[0082]采用種晶層電鍍一個或多個額外的導電金屬層。
[0083]在施加第二光致抗蝕劑層之前剝離第一光致抗蝕劑層。
[0084]第一和第二光致抗蝕劑層是基本同時剝離的。
[0085]根據(jù)另一類實施方式，提供了一種用于將器件連接至組件的互連襯底。器件包括開關調節(jié)器的功率級。功率級具有第一和第二功率節(jié)點端子、以及開關端子?；ミB襯底包括多個導電結構，導電結構中的第一導電結構被配置為連接至第一功率節(jié)點端子，導電結構中的第二導電結構被配置為連接至開關端子，并且導電結構中的第三導電結構被配置為連接至第二功率節(jié)點端子。在互連襯底中將第一、第二和第三導電結構布置為，當使傳導在第一導電結構和第三導電結構之間環(huán)流時，由開關調節(jié)器的功率級的操作產生的第二導電結構中的電流基本保持恒定。
[0086]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0087]第二導電結構中的每個均與第一導電結構中的一個和第三導電結構中的一個相鄰；第二導電結構中的每個均具有在該第二導電結構的第一側的第一導電結構中的一個以及在該第二導電結構的與第一側相對的相對側的第三導電結構中的一個。
[0088]根據(jù)另一類實現(xiàn)方式，提供了一種封裝，其包括包含開關電壓調節(jié)器的功率級的器件，功率級具有第一和第二功率節(jié)點端子以及開關端子。封裝還包括用于將器件連接至組件的互連襯底?；ミB襯底包括多個導電結構，導電結構中的第一導電結構連接至第一功率節(jié)點端子，導電結構中的第二導電結構連接至開關端子，并且導電結構中的第三導電結構連接至第二功率節(jié)點端子。在互連襯底中將第一、第二和第三導電結構布置為，當使傳導在第一導電結構和第三導電結構之間環(huán)流時，由開關調節(jié)器的功率級的操作產生的第二導電結構中的電流基本保持恒定。
[0089]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0090]第二導電結構中的每個均與第一導電結構中的一個和第三導電結構中的一個相鄰；第二導電結構中的每個均具有在該第二導電結構的第一側的第一導電結構中的一個以及在該第二導電結構的與第一側相對的相對側的第三導電結構中的一個。[0091]根據(jù)另一類實現(xiàn)方式，提供了一種帶凸起器件，其包括開關電壓調節(jié)器的功率級，功率級具有第一和第二功率節(jié)點端子以及開關端子。帶凸起器件還包括布置于其表面上的多個導電凸起，其被配置為便于對開關電壓調節(jié)器的功率級的第一和第二功率節(jié)點端子以及開關端子的外部連接。將導電凸起中的第一導電凸起電連接至第一功率節(jié)點端子，將導電凸起中的第二導電凸起電連接至開關端子，并且將導電凸起中的第三導電凸起電連接至第二功率節(jié)點端子。對開關穩(wěn)壓器的功率級進行配置，并且對第一、第二和第三導電凸起進行布置，從而在使傳導在第一導電凸起和第三導電凸起之間進行環(huán)流時，使得由開關調節(jié)器的功率級的操作產生的第二導電凸起中的電流基本保持恒定。
[0092]這些實現(xiàn)方式可以包括下述特征的任一個，包括它們的任何適當組合、排列或子集:
[0093]第二導電凸起的多個子集中的每個與第一導電凸起的多個子集之一以及第三導電凸起的多個子集之一相鄰；使第一、第二和第三導電凸起的多個子集中的每個按行布置，第二導電凸起的每一行具有在該第二導電凸起的行的第一側的一行第一導電凸起以及在該第二導電凸起的行的與第一側相對的相對側的一行第三導電凸起。
[0094]導電凸起包括球、凸起、柱或栓體中的任一個。
[0095]導電凸起包括銅柱；帶凸起器件包括銅重新分布層(RDL)以及直接形成于RDL上的銅柱；帶凸起器件包括銅重新分布層(RDL)，并且銅柱形成于凸起下金屬化(UBM)層上，該金屬化(UBM)層形成于RDL上。
[0096]導電凸起是細長的。
[0097]可以通過參考說明書的其余部分以及附圖來實現(xiàn)對本發(fā)明的實質和優(yōu)點的進一
步理解。
【專利附圖】

【附圖說明】
[0098]圖1示出了互連襯底的具體實現(xiàn)方式。
[0099]圖2示出了互連襯底的另一實現(xiàn)方式。
[0100]圖3示出了互連襯底的另一實現(xiàn)方式。
[0101]圖4示出了可以與互連襯底的具體實現(xiàn)方式一起使用的導電凸起的圖案。
[0102]圖5(a)_5(e)示出了互連襯底的具體實現(xiàn)方式的各種部件以及導電凸起的對應圖案。
[0103]圖6(a)和6(b)示出了互連襯底和安裝于其上的對應器件的其它實現(xiàn)方式。
[0104]圖7和圖8示出了具有安裝于其上的器件和散熱器的互連襯底的實現(xiàn)方式。
[0105]圖9示出了疊置的互連襯底和器件。
[0106]圖10(a)_10(c)示出了具有安裝于其上的無源部件的互連襯底的具體實現(xiàn)方式的各個方面。
[0107]圖11示出了在互連襯底的具體實現(xiàn)方式中導電元件的各種實現(xiàn)方式。
[0108]圖12和13(a)_13(c)示出了可以與各種實現(xiàn)方式一起使用的導電結構。
[0109]圖14和15示出了互連襯底的具體實現(xiàn)方式的導電元件的具體布置。
【具體實施方式】[0110]現(xiàn)在將更加詳細地參考本發(fā)明的具體實施例，其包括發(fā)明人所設想的用于實施本發(fā)明的最佳方式。在附圖中示出了這些具體實施例的示例。盡管本發(fā)明是結合這些具體實施例描述的，但是應當理解其并非意在使本發(fā)明局限于所描述的實施例。相反，其旨在涵蓋可以包含在本發(fā)明的由所附權利要求限定的精神和范圍內的替代方案、修改和等價方案。在下述說明中，闡述了具體的細節(jié)，以提供對本發(fā)明的透徹理解?？稍跊]有一些或所有的這些具體細節(jié)的情況下實踐本發(fā)明。此外，為了避免對本發(fā)明造成不必要的混淆，可能沒有對公知的特征予以詳細描述。
[0111]被稱為倒裝芯片QFN(四邊扁平無引線)的半導體封裝技術涉及將倒裝芯片IC安裝到包括從實心銅板蝕刻出的導電跡線的引線框架上。之后，將這一組件埋入到模塑料中，以保護該器件不受環(huán)境影響。這種建立倒裝芯片IC安裝在其上的導電跡線的“減除”方案的局限在于當前的蝕刻技術限制了導電跡線的密度。也就是說，銅蝕刻技術的分辨率限定了相鄰導電跡線之間的距離的下限(例如，大約125微米)。這轉而又限制了要安裝在導電跡線上的器件(例如，倒裝芯片IC)上的連接(即，球、凸起或柱)的間距?？梢酝ㄟ^降低所蝕刻的銅的厚度獲得一定的改善，但是其最終將導致不可接受的可靠性問題，例如，導電跡線和引線框架的易碎性。因而，在引線框架上制造導電跡線的常規(guī)方案給將這樣的技術用于倒裝芯片以及其它具有越來越多的I/O的封裝帶來了顯著的障礙。
[0112]采用有機襯底的技術能夠實現(xiàn)較高的密度，但是對于很多應用而言其過分的昂貴，而且對于很多極端條件的應用而言或者從產品壽命的角度來看往往是較差的。
[0113]采用“添加”技術(例如，將導電跡線電鍍到襯底上)制造導電跡線的預模制襯底可以在一些應用中實現(xiàn)適當高的密度(例如，在導電跡線之間大約為40-50微米，并在有些情況下可能低到30微米)。
[0114]文中描述的各種預模制襯底的特征在于相對于蝕刻技術的源自于電鍍技術的優(yōu)點的第一組好處和/或相對于常規(guī)引線框架的源自于預模制結構的優(yōu)點的第二組好處。
[0115]就電鍍對比蝕刻而言，蝕刻跡線相對于電鍍跡線在可獲得的跡線長寬比方面存在限制。例如，在從銅板的兩側蝕刻時，常規(guī)工藝通常只能獲得略大于跡線厚度的一半的跡線間間隔。相比之下，一般將電鍍視為能夠產生高得多的長寬比結構。有很多采用蝕刻獲得類似的間隔的方式，但是它們要求僅對薄層進行蝕刻。因而，電鍍相對于蝕刻的一個優(yōu)點是較高的長寬比結構(例如，IlOum的跡線厚度以及40um的跡線間間隔)。
[0116]此外，預模制襯底(其既可以采用蝕刻技術建立，也可以采用電鍍技術建立)相對于常規(guī)引線框架的優(yōu)點在于對于預模制襯底而言不需要用于導電跡線的實際框架。也就是說，就常規(guī)引線框架而言，必須將中間級的蝕刻跡線連接至框架，該框架使結構保持在一起直到模制為止。這帶來了這樣的要求，即所有的跡線都要到達器件的邊緣，即，不能建立處于器件內部的浮置結構。這使得區(qū)域陣列和多行封裝的建立非常困難，因為沒有辦法獲得未到達器件邊緣的內部浮置導電結構。由于預模制襯底不需要這樣的框架，因而它們不受這種方式的限制。
[0117]可以采用按照文中的描述實現(xiàn)的預模制襯底實現(xiàn)各種各樣的優(yōu)點，參考下文對具體實施例的描述，這些優(yōu)點將變得明顯。例如，采用蝕刻制造的具有200um厚度的常規(guī)引線框架通常將得到具有250um的寬度以及400um的間距的導電跡線。通過比較并且根據(jù)文中描述的一個或多個實施例，為獲得相同的導電跡線寬度，可以采用電鍍在預模制襯底中獲得290um的間距；即降低了 llOum。如果想要使常規(guī)引線框架的導電跡線的寬度降至250um以下，蝕刻工藝將導致不具有機械穩(wěn)定性的結構。例如，如果通過半蝕刻建立這樣的結構，則它們將形成在能夠延伸多遠方面存在限制的懸臂橋。盡管在理論上能夠將蝕刻引線框架中的跡線寬度降至125um(由此能夠實現(xiàn)275um的間距以及150um的間隔)，但是這樣的結構在長度方面嚴重受限。通過比較，預模制襯底的導電跡線受到模塑料的支撐，導電跡線懸置于該模塑料中并且能夠行進大的距離，例如，超過其寬度的四倍。
[0118]此外，盡管某些器件(例如，倒裝芯片器件)上的間距可以非常低(例如，150um)，但是印刷電路板(PCB)上的間距一般為500um(限制了具有400um的間距的應用)。一般而言，PCB和過孔技術的當前工藝水平不允許使間距降至500um以下而成本又不增大到不可接受的水平(對于大部分應用而言)。這是由于PCB通常是采用蝕刻技術制造的(過孔和外層采用一些添加性電鍍)。因而，由于PCB的這種限制，外部器件間距需要保持在500um，同時內部器件間距需要被扇入至任何減小的間距。令人遺憾的是，常規(guī)的引線框架技術對內部器件間距存在實際限制，其不能有效地匹配諸如倒裝芯片器件的某些器件技術以之為特征的非常低的間距和高I/O量。下文將描述各種實施例，這些實施例將說明預模制襯底相對于這些設計問題的一個或多個優(yōu)點。
[0119]根據(jù)一些實施例，預模制襯底的制造可以如下文所述。將載體襯底或載體框架(例如，可以采用鋼作為低成本選擇)預先電鍍上銅薄膜，以促進電鍍。將包括在第一層導電跡線頂上的第二層導電跡線(即栓體(stud))電鍍到銅上，并且之后在導電跡線和載體上淀積模制材料。之后，將模制材料研磨掉，以露出用于將預模制襯底連接至另一組件(例如，印刷電路板(PCB))的栓體。與用于引線框架形成的常規(guī)減除技術形成對照的是，形成這些導電跡線的附加工藝能夠在將焊盤放到哪里方面提供靈活性。之后，從組件的另一側蝕刻掉載體，從而露出嵌入到模制材料中的導電跡線?？蛇x地，將絕緣層淀積在導電跡線之上，之后可以在絕緣層中形成焊盤，在焊盤處要安裝到預模制襯底上的帶凸起的器件將與預模制襯底導電跡線發(fā)生接觸。為了獲得更多有關可以與本發(fā)明的各種實施例一起采用的預模制襯底技術的信息，請參考美國專利公開文本N0.2008/0145967,以獲取2008年6月19 日公開的“Semiconductor Package and Manufacturing Method Thereof，，，出于所有目的通過引用將其全部公開內容并入本文。
[0120]文中描述的本發(fā)明的各種實施例涉及采用諸如預模制襯底的互連襯底與帶凸起的半導體封裝(例如，倒裝芯片，更具體而言是在功率管理應用中采用的帶凸起的半導體封裝)對接。文中采用的“帶凸起的器件”指的是具有跨越器件的表面布置的導電元件(例如，球、凸起、柱等)的陣列的任何半導體器件，導電元件用于與其它器件、板、組件或襯底發(fā)生電連接。
[0121]圖1示出了預模制襯底的導電跡線，所述預模制襯底被配置為與上覆蓋的帶凸起的器件進行連接，并還與下層PCB上的控制焊盤和導電平面進行連接。根據(jù)特定類別的實施例，導電平面表示(例如)開關電壓調節(jié)器的三個端子，在圖1中示出了其中的兩個，即，VX平面和地/VSS平面。如圖所示，連接至下層導電平面的導電跡線類似于交替或者“交錯”的手指。使暴露導電跡線的圓形栓體與下層PCB上的對應導電平面對準?？梢圆捎萌魏芜m當?shù)募夹g(例如球、凸起、柱、糊料等)實現(xiàn)栓體和導電平面之間的連接。
[0122]圖2示出了另一預模制襯底的導電跡線，該預模制襯底同樣被配置為與上覆蓋的帶凸起的器件進行連接，并還與下層PCB上的控制焊盤和導電平面進行連接。而且，在這一示例中，導電平面表示開關電壓調節(jié)器的三個端子。然而，與圖1相比，栓體是沿導電跡線的長度形成的，并且栓體形成了用于與下層PCB連接的引線指(finger)。此外，與圖1所示的相鄰導電跡線之間的隔離相比，使圖2中的對應于PCB上的同一導電平面的導電跡線(經(jīng)由水平總線)相互電連接。圖3更加清楚地示出了在對模制化合物進行背面研磨之后具有等同的露出栓體的電連接導電跡線。
[0123]圖3的上部示出了懸置在預模制襯底中的互連的VX導電跡線、互連的VSS導電跡線、以及互連的VDD導電跡線，其中，每一組導電跡線對應于PCB上的將與之連接的導電平面。使每一組導電跡線的垂直指互連的水平總線對于一些實現(xiàn)方式而言可以是有利的，這將允許與互連的導電跡線進行單端子連接。這樣的方案也可以是有利的，這是因為如果個別弓I線或連接發(fā)生了故障則能夠更好地確保電連接性。
[0124]圖3的下部示出了形成于導電跡線上的栓體(以引線指的形式)的圖案，其將與下層的PCB上的導電平面和焊盤進行直接連接。應當指出，采用球、凸起或柱代替引線可以導致板級可靠性的提高。下文將討論一些實施例。還應當理解，所有的這些結構(球、凸起、柱、栓體等)也可以形成在隔離的導電跡線上，例如，圖1所示的那些導電跡線。圖4示出了可以形成于圖3的上部所示的結構的導電跡線上的球、凸起或柱的IC焊盤和引腳外布局模式(在這一示例中將VSS標為GND)。可以將球、凸起或柱的這一圖案形成在預模制襯底導電跡線、IC器件或兩者上。
[0125]與這些實施例中的一些相關聯(lián)的一個優(yōu)點是在保持與采用更為常規(guī)的方案(例如，QFN、BGA、TSOP, J引線、Gull-Wing等)的當前設計類似的覆蓋區(qū)的同時提高I/O密度的能力。在功率管理集成電路的背景中提高的I/O密度將允許設計者在這樣的器件的控制和監(jiān)測方面具有更高的靈活性，并尤其是使其具有將通往外部空間的I/O與開關電路在同一器件中的能力，這與單獨的控制IC形成了對照。此外，可以減小高電流導電跡線(例如，VX、VSS和VDD跡線)之間的間距，電阻和開關損耗也將對應地減小。還可以實現(xiàn)與電遷移相關的改進，因為提高的密度意味著每單位面積具有更多的焊料。由提高的密度帶來的更為均勻的功率分布還可以導致更好的熱性能。
[0126]而且應當認識到，所描述的導電跡線圖案和連接結構只是對預模制襯底在功率管理器件和系統(tǒng)的背景下的很多可能的構造和應用進行舉例說明的示例。在圖5(a)中示出了使跡線上的球、凸起或柱自身發(fā)生“交錯”的構造的另一示例。如圖所示，在VX導電平面中形成島，用于連接至VDD和VSS/GND的球、凸起或柱。所示出的圖案旨在降低內部金屬連接電阻，以提高開關半導體元件的總的導通狀態(tài)電阻(Rdson)。這一方案的目的還在于在采用固態(tài)導電平面降低PCB電阻以及提高導熱的情況下改進PCB連接。由于焊盤連接較大，其還可以促進PCB安裝的組裝。為了獲得更多有關與本發(fā)明的實施例結合使用的用于使導電跡線和/或球、凸起或柱的構造發(fā)生交錯的技術的信息，請參考2008年12月24日提交白勺名為“Lead Assembly for a Flip-Chip Power Switch”的美國專利申請N0.12/344134,這里出于所有目的通過弓丨用將其全部公開內容并入本文。
[0127]圖5(b)_5(e)示出了諸如圖5(a)所示的交錯節(jié)點的構造的銅柱凸起和芯片上金屬連接的額外細節(jié)。在圖5(c)中示出了圖5(b)的區(qū)域A的詳細分解透視圖，該詳細分解透視圖示出了區(qū)域A中的節(jié)點的芯片上金屬連接。在圖5(d)中示出了圖5(b)的區(qū)域B的詳細分解透視圖，該詳細分解透視圖示出了區(qū)域B中的節(jié)點的芯片上金屬連接。在圖5(e)中示出了圖5 (b)的區(qū)域C的詳細分解透視圖，該詳細分解透視圖示出了區(qū)域C中的節(jié)點的芯片上金屬連接。如圖5(c)-5(e)中的每個所示，金屬層3 (M3)和凸起下金屬(UBM)之間的具有相同電極性并對應于相同的調節(jié)器端子的所有層都是通過相互縫合(inter-stitch)連接的。
[0128]文中討論的一些實施例中的導電跡線的交錯構造(例如，圖1-3)導致了內部跡線的間距的2倍的外部器件間距，即，因為每隔一條跡線才被連接至下層PCB上的同一導電元件。因而，將產生這樣的效果，即能夠將內部器件間距降至250um，而不會將PCB的外部器件間距推到其典型的500um的極限以下。在根據(jù)本發(fā)明的實施例所構造的且在導電跡線之間具有40um間隔的預模制襯底中，這將導致210um的跡線寬度。相比之下，常規(guī)引線框架技術將需要IOOum的跡線寬度；這遠低于魯棒結構的建議極限。除了易碎之外，這樣的跡線寬度還可能不足以承載電流，并且將導致小到不可接受的器件焊盤寬度(例如，IOOum);對于常規(guī)引線框架技術而言其遠低于當前可接受的可焊寬度。
[0129]根據(jù)一些實施例，預模制襯底不僅促進了內部器件的I/O部分的扇入，而且還能夠實現(xiàn)在I/o部分中建立區(qū)域陣列，因而與諸如常規(guī)引線框架的外圍器件相比允許提高I/O密度。應當指出，還能夠利用預模制襯底與印刷電路板的連接性的LGA或BGA變型，來實現(xiàn)這樣的實施例。
[0130]根據(jù)一些實施例，在器件的一側的公共跡線的共處位置允許放寬PCB間距規(guī)則，因為可以使在同一側上的所有跡線(例如，VX或VSS)與固體導電平面接觸，因此消除了對用于這一目的的精細蝕刻以及PCB上的跡線的需求，從而允許未來使間距進一步降至500um以下。此外，這樣的設計不需要在PCB焊盤中設置過孔；方案會在回流期間造成問題，因為這樣的過孔將陷獲焊料氣孔，并降低板級可靠性。也就是說，可以設想這樣的實施例，其允許使VX、VSS和VDD平面中的過孔位于焊料掩模中的焊料開口之間，該焊料開口被配置為連接至導電跡線、LGA的可焊接區(qū)域的跡線、和/或預模制襯底的BGA變型的焊球。過孔允許在器件正下方的PCB中的多個層的連接。這樣的方案相對于常規(guī)引線框架設計顯著提高了過孔密度，由此能夠實現(xiàn)較低的電損耗以及從器件封裝到板的較好的導熱。
[0131]可以采用文中描述的適當配置的預模制襯底的功率管理器件和系統(tǒng)的類別的示例包括(例如)2001年8月21日頒發(fā)的名為“Flip-Chip Switching Regulator”的美國專利N0.6278264的權利要求所描述和涵蓋的那些，出于所有目的將其全部公開內容通過引用并入本文。具有很寬的多樣性的可以得益于文中描述的具體實施例的其它功率管理器件和系統(tǒng)以及其它帶凸起的器件對于本領域技術人員而言也是明顯的。
[0132]根據(jù)特殊的實施例，可以使安裝在預模制襯底的導電跡線上的帶凸起的器件的背面露出。也就是說，一旦將帶凸起的器件安裝在預模制襯底上，就可以在除了帶凸起的器件的背面之外的所有側面上對組合結構進行模制，或者可以在所有側面對其進行包覆模制，接下來將包覆模制的一部分去除(例如，通過蝕刻或研磨)，以露出帶凸起的器件的背面。
[0133]圖6 (a)示出了與圖1所示的類似的預模制襯底，以及帶有安裝好的帶凸起的器件的預模制襯底的兩個替代截面。在所示的示例中，帶凸起器件(a)的背面被示為露出。帶凸起器件被示為經(jīng)由銅柱(b)和焊料凸起(C)連接至預模制襯底的導電跡線(d)，但是也可以采用各種其它類型的連接。沿導電跡線的栓體(e)也具有焊料(在這一示例中具有焊球(f)的形式)，從而實現(xiàn)與PCB(未示出)的連接。
[0134]如圖6(a)(下方器件截面)所示，本發(fā)明的實施例可以采用常規(guī)底部填充來填充在與帶凸起器件的連接之間的空間中。也就是說，一旦附著了帶凸起的器件，并且在施加包覆模制之前，施用底部填充材料，該材料在器件下面流動并通過毛細作用填充器件下面的空隙。該底部填充材料可以是任何適當?shù)某Ｒ?guī)底部填充材料，其非常適合具有高I/O密度以及極精細間距的實現(xiàn)。
[0135]可替換地，可以設想這樣的實施例，其中，可以采用模制底部填充(圖6(a)中上方器件截面)。模制底部填充采用模制材料替代所施用的底部填充材料，該模制材料是采用模制類型工藝引入的。包括在模塑料中的較粗的材料使得所述工藝比施用常規(guī)底部填充材料更具有挑戰(zhàn)性(尤其是對于極精細間距應用而言)，但是該材料的昂貴程度明顯更低。模制底部填充還可有助于可靠性的提高，因為其可以比常規(guī)底部填充材料提供更為魯棒的機械和/或環(huán)境保護。圖6(b)示出了與圖6(a)的上方器件截面類似的另一模制襯底，但是其中跡線上的球、凸起或柱按照與圖5(a)中所示的類似的方式交錯。
[0136]根據(jù)圖7和圖8所示的實施例的種類，將散熱器結構連接至所安裝的帶凸起器件的露出的背面，以提供用于從帶凸起器件散除熱量的導熱通路。圖7示出了三種散熱器構造，它們提供兩維的導熱，即，向上通過散熱器，以及沿橫向通往超出了下面的半導體器件延伸的散熱器部分。可以采用集成散熱器擴展部作為熱和/或電連接。如圖7的中間圖示所示，可以使散熱器向下與PCB進行接觸，以促進通過對流經(jīng)由PCB進行額外的熱轉移。如圖7的底部圖示所示，還可以將集成散熱器擴展部附著至預模制襯底導電跡線和/或經(jīng)由栓體和焊接接頭附著至PCB。隨著單位功率管芯面積和I/O密度的持續(xù)增大，這樣的實施例可能尤為重要。
[0137]根據(jù)圖8所示的特定的實施例，在蝕刻出來的用于露出懸置于預模制襯底中的導電跡線的窗口的邊緣周圍保留載體襯底(即，載體框架)的至少一部分?？蚣茉谄骷車梢允蔷匦蔚牟⑶沂沁B續(xù)的，或者可以處于繞邊緣的一個或多個不連續(xù)的段內，例如，在組件的四個角上，沿一條或多條邊等。這一載體框架為PCB提供了額外的熱通路，以提高熱性能。上面的兩個圖示示出了這樣的實施例，其中，散熱器按照與圖7所示的實施例類似的方式延伸至載體框架之外。應當指出，也可以將這些散熱器擴展部連接至預模制襯底導電跡線和/或PCB，如圖7的底部圖示所示。底部圖示示出了這樣的實施例，其中，散熱器不延伸到載體框架之外，因此通往PCB的主散熱通路要經(jīng)由載體框架。在所示出的示例中,將載體框架示為連接至PCB地平面。也可以設想具有多個斷開的或者局部連接的部分和/或一個或多個孔的散熱器結構。這樣的結構可用降低應力，否則會由作用于具有連續(xù)的散熱器的器件上的熱膨脹或機械應變而產生這樣的應力。
[0138]在2010 年 3 月 2 日提交的名為 “Chip-Scale Packaging with Protective HeatSpreader”美國專利申請N0.12/716197中描述了可以和本發(fā)明的實施例一起使用的散熱器結構，出于所有目的將其全部公開內容通過弓I用并入本文。
[0139]可以設想這樣的實施例，其中，多個預模制襯底能夠實現(xiàn)圖9所示的帶凸起器件和/或其它有源或無源部件的疊置。頂部圖示示出了與兩個帶凸起器件(具有底部填充)疊置的兩個預模制襯底，其中，兩個器件之間的電連接是圍繞疊置結構中的下方器件的邊緣制作的(示出了焊球，但是可以采用任何適當?shù)慕Y構)。中間的圖示示出了附加的無源部件(例如，電容器、電阻器、電感器等)。底部圖示示出了如上文討論的模制底部填充的使用。所示出的常規(guī)或模制底部填充的使用只是示例。也可以設想這樣的實施例，其中，一個預模制襯底/帶凸起器件組件可以采用常規(guī)底部填充，而另一個則采用模制底部填充。還應當理解，疊置不限于兩個組件，即，可以針對具體應用酌情按照文中的描述疊置任意數(shù)量的器件和預模制襯底。
[0140]圖10(a)_10(c)示出了這樣一個實施例的不同視圖，其中，在管芯的兩個邊緣上提供在這種情況下為去耦電容器(部件0201)的無源部件，但是僅沿管芯的一個邊緣提供用于VDDH和VCC的外部焊盤。圖10 (a)示出了在上覆蓋的管芯1004上的凸起(例如1002)相對于預模制襯底的導電跡線的取向。圖10(b)示出了在預模制襯底的導電跡線上的用于連接至下層的PCB的球、凸起或柱(例如，1022)的圖案。圖10(c)示出了下層的PCB的VX、VDDH和VSS/GND導電區(qū)域相對于導電平面要連接的預模制襯底的導電跡線上的球、凸起或柱(例如，1022)以及通往PCB的內層的過孔的取向。
[0141]在管芯的兩個邊緣都具有VDDH到VCC(或模擬VDD)電容器的優(yōu)點在于通過將電容器連接到討論中的管芯時產生的雜散電感限制了生效的高頻解耦。在高電流要求芯片當中雜散電感開關損耗是重要的，因為其將帶來LI~2f的開關損耗，該損耗在IMhz的開關頻率上將使得InH相當于ImOhm的損耗。與在管芯的一個邊緣上具有一個電容器相比，在管芯的兩個邊緣上具有兩個電容器將雜散電感切割成一半?？梢酝ㄟ^在封裝的兩個邊緣上放置用于VDDH和VCC的外部焊盤來實現(xiàn)相同的效果，但是這將限制用于將調節(jié)器的開關節(jié)點從管芯中路由出的位置。以該方式，在采用內部路由在管芯的兩個邊緣上提供解耦的同時，使外部路由局限于在封裝的一個邊緣上具有VDDH和VCC并且在封裝的另一個邊緣上具有開關節(jié)點VX。此外，還可以使自舉(BST)和驅動器去耦電容器共同處于相同的邊緣上，以作為高頻去耦電容器。將這些電容器集成到封裝內部能夠潛在地消除對用于這些封裝外的連接的I/O的需求(除了使這些連接可為自動測試所觸及的需求之外)。因而，可以在內部I/O上提供VCC驅動器電源和VBST —升壓電源的路由，該內部I/O不要求可在PCB上路由，而只要求能夠在自動化測試期間可訪問。集成任何種類的電容器都是有利的，即使它們只處于管芯的一側上，這是因為相對于PCB安裝的電容器而言降低了相對于該電容器的雜散電感，與圖示的結構相比，該PCB安裝的電容器將在物理上離得更遠(相距常規(guī)引線框架的厚度)。文中描述的預模制襯底的實施例由于其內部路由的靈活性而允許在管芯的兩側都集成電容器。這些預模制襯底提供了相對于常規(guī)引線框架的優(yōu)點，因為能夠降低較精細的間距管芯與導電跡線/引線的支撐體(standoff)，并且電容器可以更小，因而允許實現(xiàn)繞過器件的用于電容器的較低電感連接。最終，電感在一定程度上是由在使環(huán)路閉合時電流行進的距離以及該環(huán)路內的返回通路之間的距離來定義的。具有30-40um的間距的預先電鍍跡線額外地促進了管芯和電容器之間的雜散電感的降低，因為高頻電流將沿最近的可能路徑行進(即，導體的表面)，并因而導體的間隔將不可避免地規(guī)定連接的雜散電感。而且，盡管在器件的邊緣處示出了集成的無源部件，但是應當理解，可以設想這樣的實施例，其中，可以將無源部件集成在柱之間(例如，在圖6(a)-9所示的結構的任何一個當中所示的柱之間)的此類結構中，從而進一步降低電感。
[0142]盡管只示出了集成的電容器，但是可以將諸如電阻器的無源部件集成到同一封裝中，并因而與管芯上電阻器相比能夠更容易地為芯片建立精確的參考。這樣的離開管芯(off-die)的電阻器可以具有可控溫度系數(shù)，然而其溫度可以與管芯溫度密切相關，因為它們是接近管芯共同封裝的。而且，這些內部電阻器可以僅在ATE測試期間可訪問，或者無論怎樣都不可由ATE訪問，而是要通過管芯一 ATE測試接口訪問。
[0143]由于預模制襯底中的導電跡線之間的距離變小，因而跡線的金屬(例如，銅)和跡線懸置于其內的模塑料之間的粘附力可能變成可靠性問題。因此，可以設想這樣的實施例，其中，通過控制跡線的厚度、跡線的寬度和/或跡線彼此之間的距離而改善或優(yōu)化這一粘附力。此外，根據(jù)一些實施例，可以在跡線和栓體內引入各種促進粘附的結構特征。圖11示出了這樣的結構特征的示例。在左手邊的圖示中，用于將預模制設備連接至PCB的跡線和栓體都是波浪形的，以提高不同材料對接處的表面積量。在右手側的圖示中，使波浪形跡線與直栓體結合。多種多樣的其它跡線變化(例如，鋸齒形、之字形、無規(guī)則、邊緣穿孔、邊緣突起等等)可以適用于各種實現(xiàn)方式。一些結構特征的另一優(yōu)點在于，它們可以起到避免模制材料中的裂縫沿材料傳播的作用。也就是說，導電跡線和栓體的結構特征可以提供起到“止裂”作用的端接點。
[0144]根據(jù)特定的實施例，帶凸起器件(例如，要安裝到預模制襯底中的導電跡線上的倒裝芯片)上的外部連接是如圖12以及圖13(a)-13(c)所示的銅柱結構。應當指出，也可以在預模制襯底的導電跡線上形成這樣的結構。傳統(tǒng)上，這樣的結構的制造涉及一系列處理步驟，通過這些步驟能夠在管芯焊盤開口之上或者在預先形成于管芯焊盤開口之上的銅條重新分布層(RDL)上引入“凸起下金屬化”或UBM，如圖12中所示。之后，形成再鈍化(例如，聚酰亞胺(PI))，隨后以濺射步驟來形成促進電鍍的UBM。之后，在UBM上電鍍柱形結構。除了需要一定數(shù)量的處理步驟之外，該方案還對柱的寬度設置了限制(例如，由于配準容差的原因等)，對于一些應用而言，這可能是不合適的。因此，根據(jù)特定的實施例，提供無需UBM而直接在RDL銅上形成銅柱的處理，或者提供直接在器件焊盤開口上形成銅柱的處理(用或不用UBM)。
[0145]圖13(a)和13(b)示出了直接形成于RDL銅上的銅柱結構，其去除了包括UBM的形成的工藝步驟(因為可以將銅柱容易地電鍍到RDL銅上)。盡管如圖13(b)所示，但也可以避免鈍化的形成，可以在隨柱的形成之后形成鈍化(即，PI層)，以抑制氧化以及任何相關問題。
[0146]圖13(c)示出了直接形成于通往器件的頂部金屬層的焊盤開口上的銅柱結構，而沒有常規(guī)技術中所需的再鈍化層(例如，參考圖12的PI)，也沒有其它實施例中所示的RDL銅。例如，在器件的Rdson充分低的實現(xiàn)方式中，例如，在圖5所示的實現(xiàn)方式中，RDL的消除可以是可行的。應當認識到，直接在焊盤開口上形成柱允許利用整個焊盤開口形成所述柱而不存在鈍化的侵入。在所示的實施例中，示出了 UBM，因為可能有必要促進柱結構與器件的頂部金屬層的粘附。但是，也可以設想可不需要UBM的實施例。應當理解，可以任選在形成柱之后施加鈍化，如圖13(b)中所示。
[0147]根據(jù)具體的過程，可以根據(jù)下述順序來制造圖12的結構:
[0148]a.濺射Ti種晶層
[0149]b.濺射薄的銅種晶導電層
[0150]c.放置光致抗蝕劑
[0151]d.電鍍圖案化銅[0152]e.剝離光致抗蝕劑
[0153]f.采用電鍍的銅作為掩模剝離種晶層
[0154]g.放置聚酰亞胺(PI)
[0155]h.光曝光
[0156]1.建立開口
[0157]j.使 PI 固化
[0158]k.濺射Ti種晶
[0159]1.濺射Cu導電種晶
[0160]m.放置光致抗蝕劑
[0161]η.電鍍銅柱圖案
[0162]ο.電鍍焊料
[0163]p.剝離光致抗蝕劑
[0164]q.蝕刻種晶
[0165]上面的厚銅的存在降低了底部上的厚銅的要求，因而能夠使銅更薄(3um而不是12um)，并當銅正分路出通常不厚于Ium的內部金屬層時，仍然能夠獲得大的電氣優(yōu)點。
[0166]在用于制造圖13(a)的結構的替代工序流程中，省略了幾個步驟，因為最終的封裝是模制的。這些步驟的省略(上文描述的工序流程的g-Ι)產生了下述流程:
[0167]a.濺射Ti種晶層
[0168]b.濺射薄的銅種晶導電層
[0169]c.放置第一光致抗蝕劑
[0170]d.電鍍圖案化銅
[0171]e.放置干掩模的第二光致抗蝕劑
[0172]f.電鍍銅柱
[0173]g.電鍍焊料
[0174]h.剝離兩個光致抗蝕劑
[0175]1.蝕刻單一種晶
[0176]應當認識到，這一方案相對于較早描述的流程省略了很多處理步驟，因而降低了成本。可以采用按照上述流程中的描述所實現(xiàn)的銅柱或者采用在2010年7月27日提交的名為“Wafer-Level Chip Scale Package”的美國專利申請N0.12/844649中描述的焊料棒結構使得預模制襯底中的導電跡線更加導電，出于所有目的通過引用將所述專利申請的全部公開內容并入本文。銅與跡線串聯(lián)，因而用于有效地降低跡線的側向導電性?？梢园凑?008年 12月 23 日提交的名為“Flip Chip Power Switch With under Bump MetallizationStack”的美國專利申請N0.12/343372中的描述來實現(xiàn)銅柱下的RDL路由，出于所有目的通過引用將其全部公開內容并入本文。可以按照2008年12月23日提交的名為“ConductiveRoutings in Integrated Circuits Using Under Bump Metallization，，的美國專利申請N0.12/343261中的描述來實現(xiàn)由不同的電源軌構成的交錯行之間的管芯上連接，出于所有目的通過弓I用將其全部公開內容并入本文。
[0177]應當指出，可以采用各種各樣的適于具體應用的構造實現(xiàn)根據(jù)各種實施例制造的預模制襯底。例如，就預模制襯底中的專用于開關電壓調節(jié)器的端子中的相應端子的導電跡線而言，文中描述的一些實施例具有相對非均衡的構造。例如，參見圖1-5，其中，對應于VSS/GND的導電跡線在數(shù)量上明顯超過專用于Vin(VDDH)的導電跡線。這歸因于這樣的事實，即，這些設計是針對低占空比應用而設計的，在該低占空比應用中，調節(jié)器的低壓側開關的導電時間比高壓側開關的導電時間長。但是，可以根據(jù)與占空比大得多的、更為均衡的構造一起使用的本發(fā)明的實施例來制造預模制襯底。圖14示出了一種這樣的平面布置圖構造，其中，VDDH和VSS/GND跡線的相應數(shù)量更加均衡。在名為“Lead Assembly for aFlip-Chip Power Switch”的美國專利申請N0.12/344134中描述了可以采用預模制襯底的更為均衡的構造的其它示例，通過上述引用對其進行參考并將其并入本文。例如，參見該申請的圖9和圖10。在美國專利N0.6278264中提供了可以針對其構造預模制襯底的更為均衡的平面布置圖的其它示例，通過上述引用對該美國專利N0.6278264進行參考并將其并入本文。例如，參見該專利的圖3以及圖8A-8G。此外，可以設想其它實施例，其中，高壓側開關的導電時間長于低壓側開關的導電時間。因此，本發(fā)明的范圍不應比照文中公開的具體構造而受到限制。
[0178]圖15示出了可以采用根據(jù)本發(fā)明的實施例設計的預模制襯底的又一平面布置圖，所述預模制襯底包括按照VDDH/VX/GND/VX模式交替的導電跡線行。VX導電跡線與在下層PCB的一側的整個VX平面連接。VDDH導電跡線與在PCB的另一側的具有如圖所示的形狀的VDDH平面連接。采用過孔到達PCB的內層。圖15所示的構造的一個優(yōu)點在于零“電流換流損耗”。也就是說，不管是高壓側開關還是低壓側開關導電，總是有相同的電流流經(jīng)VX跡線，在使傳導從一個換流到另一個時，該電流不發(fā)生變化。這與其它設計形成了對照，在其它設計當中，電流必須通過VX跡線“重新分配”，所述VX跡線在存在雜散電感的情況下將導致開關的一些部分具有延遲的導通時間，從而導致更高的電阻以及對應的損耗。
[0179]盡管已經(jīng)參考本發(fā)明的具體實施例對本發(fā)明進行了詳盡的圖示和描述，但是本領域技術人員應當理解，在不背離本發(fā)明的精神和范圍的情況下可以對所公開的實施例做出形式和細節(jié)方面的變化。例如，文中描述的各種結構和技術可以由各種封裝技術和襯底結構相兼容，因此保護范圍不應比照具體的技術或結構而受到限制?？梢詫嵺`本發(fā)明的各種實施例的其它技術和結構的示例包括但不限于以色列的MCL公司的ALOX襯底技術、加利福尼亞的雷德伍德市的EoPlex技術公司的xLC襯底技術、開曼群島的ASM Pacific技術公司的DreamPAK襯底技術、新加坡的United Test and Assembly Center公司(UTAC)的高密度引線框架陣列(HLA)技術、以及中國東莞的ASAT公司(現(xiàn)在為香港的UTAC母公司GlobalA&T Electronics公司所有)的熱無引線陣列(TLA)技術。
[0180]最后，盡管文中參考各種實施例討論了本發(fā)明的各種優(yōu)點、方面和目的，但是應當理解本發(fā)明的范圍不應對照這樣的優(yōu)點、方面和目的而受到限制。相反，本發(fā)明的范圍應當參照所附權利要求來確定。
【權利要求】
1.一種用于將器件連接至組件的互連襯底，所述器件的特征為器件間距，而所述組件的特征為小于約800微米的組件間距，所述互連襯底包括: 多個導電結構，每個所述導電結構被配置為連接至所述器件的多個電路節(jié)點中的對應的一個電路節(jié)點； 其中，對應于所述器件的電路節(jié)點中的至少一個電路節(jié)點的導電結構與對應于電路節(jié)點中的至少一個其它電路節(jié)點的導電結構按照交替圖案布置在所述互連襯底中；并且 其中，所述器件間距是所述組件間距的大約一半，并且其中，所述導電結構中的至少一些導電結構的寬度至少約為所述導電結構中的至少一些導電結構之間的間隔的兩倍。
2.根據(jù)權利要求1所述的互連襯底，其中，所述器件的電路節(jié)點中的至少一些電路節(jié)點對應于一個或多個功率器件的端子。
3.根據(jù)權利要求2所述的互連襯底，其中，所述一個或多個功率器件是開關調節(jié)器的部分。
4.根據(jù)權利要求2所述的互連襯底，其中，所述一個或多個功率器件包括兩個功率器件，并且其中，所述端子包括兩個功率節(jié)點端子、以及開關端子。
5.根據(jù)權利要求4所述的互連襯底，其中，將與所述功率節(jié)點端子和所述開關端子相對應的導電結構配置為連接至所述組件的對應的導電結構。
6.根據(jù)權利要求1所述的互連襯底，其中，所述互連襯底具有用于連接至所述器件的第一表面、用于連接至所述組件的第二表面、以及邊緣，所述導電結構中的特定的一個導電結構未到達所述互連襯底的邊緣。
7.根據(jù)權利要求6所述的互連襯底，其中，未到達所述互連襯底的邊緣的所述特定導電結構配置為將所述器件的對應的電路節(jié)點連接至所述組件的對應的導電結構，所述對應的導電結構的至少一部分處于所述器件的正下方。
8.根據(jù)權利要求6所述的互連襯底，其中，所述互連襯底的導電結構中的大部分處于所述器件的正下方。
9.根據(jù)權利要求1所述的互連襯底，其中，所述互連襯底具有用于連接至所述器件的第一表面、用于連接至所述組件的第二表面、以及邊緣，所述導電結構中的特定的一個導電結構至少延伸到所述互連襯底的邊緣。
10.根據(jù)權利要求1所述的互連襯底，其中，所述導電結構中的至少一些導電結構具有長度和寬度，并且其中，所述長度至少是所述寬度的四倍。
11.根據(jù)權利要求1所述的互連襯底，其中，所述導電結構中的至少一些導電結構中的每個都具有位于其上的一個或多個栓體，所述栓體被配置為連接至所述組件的導電結構。
12.根據(jù)權利要求11所述的互連襯底，其中，所述栓體被配置為容納焊料。
13.根據(jù)權利要求12所述的互連襯底，其中，所述栓體包括電鍍焊料或預先形成的焊料。
14.根據(jù)權利要求11所述的互連襯底，其中，所述栓體中的至少一些栓體是圓形的，并且在所述導電結構的至少一些導電結構上具有多個圓形栓體。
15.根據(jù)權利要求14所述的互連襯底，其中，所述圓形栓體中的至少一些圓形栓體包括焊球。
16.根據(jù)權利要求11所述的互連襯底，其中，所述栓體中的至少一些圓形栓體包括細長的栓體。
17.根據(jù)權利要求1所述的互連襯底，其中，與所述器件的電路節(jié)點中的第一電路節(jié)點相對應的導電結構沿所述互連襯底的主平面取向中的第一方向延伸，并且其中，與所述器件的所述第一電路節(jié)點相對應的導電結構在所述互連襯底中通過沿第二方向延伸的公共導電結構相互連接，所述第二方向不與所述互連襯底的主平面取向中的第一方向平行。
18.根據(jù)權利要求17所述的互連襯底，其中，所述互連襯底具有用于連接至所述器件的第一表面、用于連接至所述組件的第二表面、以及邊緣，并且其中，與所述第一電路節(jié)點相對應的導電結構和所述公共導電結構未到達所述互連襯底的邊緣。
19.根據(jù)權利要求17所述的互連襯底，其中，所述互連襯底具有用于連接至所述器件的第一表面、用于連接至所述組件的第二表面、以及邊緣，并且其中，所述公共導電結構設置在所述互連襯底的邊緣的一部分附近，由此允許將與所述器件的所述第一電路節(jié)點相對應的導電結構連接至所述組件的單個導電結構。
20.根據(jù)權利要求17所述的互連襯底，其中，所述互連襯底具有用于連接至所述器件的第一表面、用于連接至所述組件的第二表面、以及邊緣，并且其中，所述公共導電結構設置在所述互連襯底的邊緣的第一 部分附近，所述互連襯底還包括第二公共導電結構，所述第二公共導電結構在所述互連襯底中連接與所述器件的電路節(jié)點中的第二電路節(jié)點相對應的導電結構，并且其中，所述第二公共導電結構設置在所述互連襯底的邊緣的第二部分附近。
21.根據(jù)權利要求1所述的互連襯底，其中，與所述電路節(jié)點中的兩個或更多電路節(jié)點相對應的導電結構設置在所述互連襯底的第一區(qū)域中，所述第一區(qū)域的特征為導電材料的第一寬度間隔比，并且其中，與所述電路節(jié)點中的兩個或更多電路節(jié)點相對應的導電結構設置在所述互連襯底的第二區(qū)域中，所述第二區(qū)域的特征為所述導電材料的第二寬度間隔t匕，所述第二寬度間隔比不同于所述第一寬度間隔比。
22.根據(jù)權利要求21所述的互連襯底，其中，所述器件至少包括開關調節(jié)器的一部分，并且其中，設置在所述互連襯底的第一區(qū)域中的導電結構對應于所述開關調節(jié)器的功率級的功率級節(jié)點，并且其中，設置在所述互連襯底的第二區(qū)域中的導電結構對應于所述開關調節(jié)器的控制電路的控制電路節(jié)點。
23.根據(jù)權利要求1所述的互連襯底，其中，所述器件包括一個或多個功率器件以及相關聯(lián)的控制電路，并且其中，所述導電結構中的第一導電結構對應于所述一個或多個功率器件的端子，并且其中，所述導電結構中的第二導電結構對應于所述控制電路的控制電路節(jié)點。
24.根據(jù)權利要求23所述的互連襯底，其中，所述一個或多個功率器件和所述相關聯(lián)的控制電路是開關調節(jié)器的部分。
25.根據(jù)權利要求1所述的互連襯底，其中，所述互連襯底具有用于連接所述器件的第一表面，所述導電結構中的至少一些導電結構的部分暴露在所述互連襯底的所述第一表面上，所述互連襯底還包括多個導電凸起，所述多個導電凸起形成在導電結構的暴露部分上，并且被配置為與所述器件連接。
26.根據(jù)權利要求25所述的互連襯底，其中，所述導電凸起包括球、凸起、柱、或栓體中的任一個。
27.根據(jù)權利要求25所述的互連襯底，其中，所述導電凸起包括直接形成在所述導電結構上的銅柱。
28.根據(jù)權利要求25所述的互連襯底，其中，所述導電凸起包括銅柱，并且其中，所述銅柱形成在凸起下金屬化(UBM)層上，所述金屬化(UBM)層形成在所述導電結構上。
29.根據(jù)權利要求25所述的互連襯底，其中，所述導電凸起包括銅柱，并且其中，所述銅柱降低了所述導電結構的側向導電性。
30.根據(jù)權利要求1所述的互連襯底，其中，所述互連襯底具有用于連接至所述器件的第一表面，所述導電結構中的至少一些導電結構的部分暴露在所述互連襯底的所述第一表面上，并且被配置為連接至形成在所述器件上的導電凸起。
31.根據(jù)權利要求30所述的互連襯底，其中，所述導電凸起包括球、凸起、柱或栓體中的任一個。
32.根據(jù)權利要求1所述的互連襯底，還包括被配置用于傳導來自器件的熱量的導熱結構。
33.根據(jù)權利要求32所述的互連襯底，其中，所述導熱結構的至少一部分通過所述互連襯底延伸，從而使來自所述器件的熱量能夠傳導至所述組件。
34.根據(jù)權利要求1所述的互連襯底，其中，將所述導電結構中的至少一些導電結構配置為將分立的無源電路元件安裝在所述互連襯底上。
35.根據(jù)權利要求1所述的互連襯底，其中，所述導電結構中的至少一些導電結構包括促進與所述互連襯底的插入介質的粘附的結構特征，其中，所述結構特征包括以下中的一種或多種:波浪形邊緣、鋸齒形邊緣、之字形邊緣、無規(guī)則邊緣、邊緣穿孔、或邊緣突出。
36.根據(jù)權利要求1所述的互連襯底，其中，按照所述交替圖案布置的導電結構包括分別對應于所述第一電路節(jié)點和所述第二電路節(jié)點的細長結構，所述細長結構沿所述互連襯底中的第一方向取向，其中對應于所述第一電路節(jié)點的細長結構與對應于所述第二電路節(jié)點的細長結構交替。
37.根據(jù)權利要求36所述的互連襯底，其中，按照所述交替圖案布置的每個導電結構具有至少是其寬度四倍的長度，對應于所述第一電路節(jié)點的每個導電結構具有位于其上的一個或多個栓體，所述一個或多個栓體處于導電結構的接近所述互連襯底的第一邊緣的端部，并且對應于所述第二電路節(jié)點的每個導電結構具有位于其上的一個或多個栓體，所述一個或多個栓體處于導電結構的接近所述互連襯底的與所述第一邊緣相對的第二邊緣的端部，并且其中，將對應于所述第一電路節(jié)點的導電結構上的栓體配置為連接至所述組件上的第一導電平面，并將對應于所述第二電路節(jié)點的導電結構上的栓體配置為連接至所述組件上的第二導電平面，所述第一導電平面和所述第二導電平面相鄰并且非重疊。
【文檔編號】H01L23/12GK103975427SQ201280060141
【公開日】2014年8月6日 申請日期:2012年10月4日 優(yōu)先權日:2011年10月7日
【發(fā)明者】M·邁克爾, K·H·陳, I·耶爾格維奇, C·江, A·斯特拉塔克斯 申請人:沃爾泰拉半導體公司