包括具有應力減輕結構的半導體襯底的封裝組件的制作方法
【專利摘要】一種被配置用于耦合到襯底上的裝置，其中該裝置包括半導體襯底，并且半導體襯底包括在半導體襯底的側部內限定的多個溝槽。該裝置還包括在半導體襯底的側部的部分之上的互連層，其中半導體襯底的側部的部分包括在半導體襯底的側部內限定的多個溝槽。每個溝槽被配置用于分別接收用于提供在i)互連層與ii)該裝置將被耦合到的襯底之間的接口的焊球。
【專利說明】包括具有應力減輕結構的半導體襯底的封裝組件
[0001]相關申請的交叉引用
[0002]本公開是于2010年12月20日提交的第12/973，249號美國專利申請的部分繼續(xù)申請并且要求對該美國專利申請的優(yōu)先權，該美國專利申請要求對以下美國臨時專利申請的優(yōu)先權:于2010年I月18日提交的第61/295，925號美國臨時專利申請；于2010年4月27日提交的第61/328，556號美國臨時專利申請；于2010年5月11日提交的第61/333，542號美國臨時專利申請；于2010年5月21日提交的第61/347，156號美國臨時專利申請；以及于2010年6月2日提交的第61/350，852號美國臨時專利申請。本公開還要求對于2011年10月10日提交的第61/545，549號美國臨時專利申請的優(yōu)先權。
[0003]本公開與于2011年I月24日提交的第13/012，644號美國專利申請有關，該美國專利申請要求對以下美國臨時專利申請的優(yōu)先權:于2010年2月3日提交的第61/301，125號美國臨時專利申請；于2010年3月22日提交的第61/316，282號美國臨時專利申請；于2010年4月5日提交的第61/321,068號美國臨時專利申請；以及于2010年4月16日提交的第61/325，189號美國臨時專利申請。通過引用將在這一節(jié)中引用的前述申請的公開內容并入本文。
【技術領域】
[0004]本公開的實施例涉及集成電路領域，并且更具體地涉及用于封裝組件的半導體襯底的技術、結構和配置。
【背景技術】
[0005]在本文中提供的【背景技術】描述是為了總體呈現本公開的背景。當前署名的發(fā)明人的工作在這一【背景技術】部分中描述的程度上以及該描述的可以在提交時未另外限定為現有技術的方面既未明確地也未暗示地承認為相對于本公開的現有技術。
[0006]集成電路器件(比如晶體管)形成于繼續(xù)在尺寸上縮減成更小尺度的半導體裸片上。半導體裸片的縮小尺度挑戰(zhàn)當前用來向或者從半導體裸片路由電信號的常規(guī)襯底制作和/或封裝組裝技術和配置。例如層疊襯底技術可能無法在襯底上產生充分小的特征以與在半導體裸片上形成的互連或者其它信號路由特征的更細微節(jié)距對應。
[0007]另外，隨著半導體裸片以及由此包括半導體裸片的封裝組件的尺寸減少，將這樣的封裝組件附著到襯底(比如印刷電路板)的接口可能變得更脆弱。例如在這樣的封裝組件與印刷電路板之間的接口可能由于從封裝組件的熱溫度循環(huán)受到的應力而受損。此外，在這樣的封裝組件和印刷電路板落下時，接口可能經受破裂點。

【發(fā)明內容】

[0008]在一個實施例中，本公開提供一種被配置用于耦合到襯底上的裝置，其中該裝置包括半導體襯底，并且半導體襯底包括在半導體襯底的側部內限定的多個溝槽。該裝置還包括在半導體襯底的側部的部分之上的互連層，其中半導體襯底的側部的部分包括在半導體襯底的側部內限定的多個溝槽。每個溝槽被配置用于分別接收用于提供在i)互連層與ii)該裝置將被耦合到的襯底之間的接口的焊球。
[0009]在另一實施例中，本公開提供一種方法，該方法包括提供半導體襯底、在半導體襯底的側部內限定多個溝槽以及在半導體襯底的側部上形成互連層?；ミB層在半導體襯底的側部的至少部分之上，這些部分包括在半導體襯底的側部內限定的多個溝槽。每個溝槽被配置用于分別接收用于提供在i)互連層與ii)半導體襯底將被耦合到的襯底之間的接口的焊球。
【專利附圖】

【附圖說明】
[0010]結合附圖通過以下具體描述將容易理解本公開的實施例。為了便于這一描述，相似標號表示相似結構單元。在附圖的各圖中通過示例而非通過限制來圖示在本文中的實施例。
[0011]圖1示意地圖示使用半導體襯底的示例的示例封裝組件。
[0012]圖1A示意地圖示使用半導體襯底的另一示例的示例封裝組件。
[0013]圖1B示意地圖示使用半導體襯底的另一示例的示例封裝組件。
[0014]圖2A至圖2C示意地圖示在各種工藝操作之后的圖1的半導體襯底。
[0015]圖2D至圖2J示意地圖示在各種工藝操作之后的圖1A和IB的半導體襯底。
[0016]圖3A至圖3D示意地圖示在各種工藝操作之后的使用半導體襯底的封裝組件。
[0017]圖4A至圖4B示意地圖示在各種工藝操作之后的圖3B的封裝組件。
[0018]圖5A至圖5G示意地圖示在各種工藝操作之后的圖3A的封裝組件。
[0019]圖6至圖11示意地圖示使用半導體襯底的各種封裝組件配置。
[0020]圖12是用于制作使用半導體襯底的封裝組件的方法的工藝流程圖。
[0021]圖13是用于使用半導體襯底來制作封裝組件的另一方法的工藝流程圖。
[0022]圖14是用于使用半導體襯底來制作封裝組件的又一方法的工藝流程圖。
[0023]圖15是用于制作圖1A和IB的半導體襯底的方法的工藝流程圖。
【具體實施方式】
[0024]本公開的實施例描述用于使用半導體襯底的集成電路(IC)封裝組件(在本文中稱為“封裝組件”)的技術、結構和配置。在以下具體描述中，參照附圖，附圖形成具體描述的部分，其中相似標號全篇表示相似部分?？梢岳闷渌鼘嵤├⑶铱梢赃M行結構或者邏輯改變而未脫離本公開的范圍。因此，將不在限制意義上解讀以下具體描述，并且實施例的范圍由所附權利要求及其等效含義限定。
[0025]圖1示意地圖示包括半導體襯底102的示例封裝組件100。如在本文中所用，半導體襯底102是指基本上包括半導體材料(比如娃(Si))的襯底或者插入體(interposer)。也就是說，半導體襯底的材料的主體是半導體材料。半導體材料可以包括晶態(tài)和/或非晶態(tài)材料類型。例如在硅的情況下，硅可以包括單晶和/或多晶類型。在其它實施例中，半導體襯底102可以包括也可以從在本文中描述的原理受益的其它半導體材料，比如鍺、II1-V族材料或者I1-VI族材料。
[0026]總體而言，使用與用于在半導體裸片或者芯片(例如一個或者多個半導體裸片108)上制作IC結構的技術相似的技術來制作半導體襯底102。例如用于在半導體裸片上制作IC器件的眾所周知的圖案化工藝(例如光刻和/或蝕刻)和沉積工藝可以用來形成在半導體襯底102上的結構。通過使用半導體制作技術，半導體襯底102可以包括比其它類型的襯底(比如層疊(例如有機)襯底)更小的特征。半導體襯底102可以有助于路由用于繼續(xù)在尺寸上縮減的當前半導體裸片的電信號。例如在一些實施例中，半導體襯底102允許在半導體襯底102與一個或者多個半導體裸片108之間的細微節(jié)距Si到Si互連和最終線路由。
[0027]半導體襯底102包括第一側Al和與第一側Al相對設置的第二側A2。第一側Al和第二側A2通常是指半導體襯底102的相對表面，以有助于描述在本文中描述的各種配置而并不旨在限于半導體襯底102的特定結構。
[0028]電介質層104形成于半導體襯底102的至少第一側Al上并且也可以形成于半導體襯底102的第二側A2上?？梢酝ㄟ^沉積電絕緣材料(比如二氧化硅(SiO2)、氮化硅(SiN)或者氮氧化硅(SiOxNy))來形成電介質層104，以如圖所示基本上覆蓋半導體襯底102的一個或者多個表面，其中X和y代表適當化學計量值。可以在其它實施例中使用其它適當電絕緣材料?？梢酝ㄟ^使用例如物理氣相沉積(PVD)、化學氣相沉積(CVD)和/或原子層層積(ALD)的沉積技術來形成電介質層104?？梢栽谄渌鼘嵤├惺褂闷渌m當沉積技術。
[0029]電介質層104可以為在半導體襯底102上形成的特征提供電隔離。例如電介質層104可以用來防止在電介質層104上形成的導電特征(例如一個或者多個互連層106)與半導體襯底102的半導體材料(例如硅)之間短路。電介質層104還可以在半導體襯底102上形成一個或者多個器件(例如圖2C的電容器222)時用作柵極電介質。
[0030]一個或者多個互連或者重分布層106形成于電介質層104上以向和/或從耦合到半導體襯底102的一個或者多個半導體裸片108路由電信號，比如輸入/輸出(I/O)信號和/或電源/接地信號。可以通過沉積和/或圖案化導電材料(比如金屬(例如銅或者鋁)或者摻雜的半導體材料(例如摻雜的多晶硅))來形成一個或者多個互連層106?？梢栽谄渌鼘嵤├惺褂闷渌m當導電材料。一個或者多個互連層106可以包括用于路由電信號的多種結構，比如焊盤、焊區(qū)或者跡線。雖然未描繪，但是包括電絕緣材料(比如聚酰亞胺)的鈍化層可以被沉積在一個或者多個互連層106上和被圖案化以在鈍化層中提供開口，以有助于將一個或者多個半導體裸片108電耦合到一個或者多個互連層106。
[0031]一個或者多個半導體裸片108如描繪的那樣使用例如包括倒裝芯片配置的任何適當配置來附著到半導體襯底102的第一側Al?？梢栽谄渌鼘嵤├惺褂闷渌m當裸片附著配置，比如接線鍵合配置。
[0032]在描繪的實施例中，一個或者多個凸塊110形成于一個或者多個半導體裸片108上并且鍵合到一個或者多個互連層106。一個或者多個凸塊110通常包括用于路由一個或者多個半導體裸片108的電信號的導電材料，比如焊料或者其它金屬。根據各個實施例，一個或者多個凸塊110包括鉛、金、錫、銅或者無鉛材料或者其組合。一個或者多個凸塊110可以具有包括球形、圓柱形、矩形或者其它形狀的多種形狀并且可以使用凸塊化(bumping)工藝(比如受控塌陷芯片連接(C4)、立柱凸塊化或者其它適當凸塊化工藝)來形成。
[0033]一個或者多個凸塊110可以形成于一個或者多個半導體裸片108上而一個或者多個半導體裸片108是晶片形式或者單片化形式。一個或者多個半導體裸片108可以附著到半導體襯底102而半導體襯底102是晶片形式或者單片化形式。
[0034]一個或者多個半導體裸片108總體具有有源側和與有源側相對設置的無源側，該有源側包括在其上形成多個集成電路(IC)器件(未示出)(比如用于邏輯和/或存儲器的晶體管)的表面。一個或者多個半導體裸片108的有源側電耦合到一個或者多個互連層106。在描繪的實施例中，一個或者多個半導體裸片108的有源側使用一個或者多個凸塊110來耦合到一個或者多個互連層106。在其它實施例中，一個或者多個半導體裸片108的有源側使用其它結構(比如一個或者多個鍵合接線(例如圖9的一個或者多個鍵合接線934))來電耦合到一個或者多個互連層106。
[0035]一個或者多個封裝互連結構(比如一個或者多個焊球112或者凸塊(例如圖5A的一個或者多個凸塊520))可以形成于一個或者多個互連層106上，以進一步路由一個或者多個半導體裸片108的電信號。一個或者多個封裝互連結構通常包括導電材料。在一些實施例中，如描繪的那樣，一個或者多個封裝互連結構與半導體襯底102的外圍部分相鄰設置，并且一個或者多個半導體裸片108與半導體襯底102的中心部分相鄰設置?？梢栽诎ㄇ蛐巍⑵矫?、多邊形或者其組合的多種形狀中形成一個或者多個封裝互連結構。
[0036]根據各個實施例，一個或者多個半導體裸片108和半導體襯底102耦合在一起以形成封裝組件100。封裝組件100可以使用一個或者多個封裝互連結構來電耦合到其它電器件，比如印刷電路板(PCB) 150 (例如母板)、另一封裝、半導體裸片或者模塊，以進一步路由一個或者多個半導體裸片108的電信號。如圖所示，在一些實施例中，可以確定一個或者多個封裝互連結構(例如一個或者多個焊球112)的尺寸，以提供在一個或者多個半導體裸片108與印刷電路板150之間的間隙。
[0037]圖1A和IB圖示包括半導體襯底102a的封裝組件IOOa和IOOb的另一示例。半導體襯底102a與半導體襯底102相似。然而半導體襯底102a包括被配置用于接收焊球112的凹陷的溝槽105。此外，在示例封裝組件IOOa中，包括兩個半導體裸片108。
[0038]與半導體襯底102 —樣，半導體襯底102a是指基本上包括半導體材料(比如硅
(Si))的襯底或者插入體。也就是說，半導體襯底的材料的主體為半導體材料。半導體材料可以包括晶態(tài)和/或非晶態(tài)材料類型。例如在硅的情況下，硅可以包括單晶和/或多晶類型。在其它實施例中，半導體襯底102a可以包括也可以從在本文中描述的原理受益的其它半導體材料，比如鍺、II1-V族材料或者I1-VI族材料。
[0039]總體而言，使用與用于在半導體裸片或者芯片(例如一個或者多個半導體裸片108)上制作IC結構的技術相似的技術來制作半導體襯底102a。例如用于在半導體裸片上制作IC器件的眾所周知的圖案化工藝(例如光刻和/或蝕刻)和沉積工藝可以用來形成在半導體襯底102a上的結構。通過使用半導體制作技術，半導體襯底102a可以包括比其它類型的襯底(比如層疊(例如有機)襯底)更小的特征。半導體襯底102a可以有助于路由用于繼續(xù)在尺寸上縮減的當前半導體裸片的電信號。例如在一些實施例中，半導體襯底102a允許在半導體襯底102a與一個或者多個半導體裸片108之間的細微節(jié)距Si到Si互連和最終線路由。
[0040]半導體襯底102a包括第一側Al和與第一側Al相對設置的第二側A2。第一側Al和第二側A2通常是指半導體襯底102a的相對表面，以有助于描述在本文中描述的各種配置而并不旨在限于半導體襯底102a的特定結構。[0041]通過蝕刻半導體襯底102a在半導體襯底102a內限定多個溝槽105。溝槽105被配置用于接收焊球112。
[0042]一個或者多個互連或者重分布層106形成于半導體襯底102a上以覆蓋半導體襯底102a的第一側Al的至少部分。由互連層106覆蓋的部分包括至少溝槽105。重分布層106用來向和/或從耦合到半導體襯底102a的一個或者多個半導體裸片108路由電信號，比如輸入/輸出(I/O)信號和/或電源/接地信號?？梢酝ㄟ^沉積和/或圖案化導電材料(比如金屬(例如銅或者鋁)或者摻雜的半導體材料(例如摻雜的多晶硅))來形成一個或者多個互連層106?？梢栽谄渌鼘嵤├惺褂闷渌m當導電材料。一個或者多個互連層106可以包括用于路由電信號的多種結構，比如焊盤、焊區(qū)或者跡線。一個或者多個互連層106如果希望則可以如圖1A中所示為單個連續(xù)層或者如果希望則可以如圖1B中所示在多個分節(jié)或者部分中。
[0043]可在一個或者多個互連層106上沉積和圖案化包括電絕緣材料(比如聚酰亞胺)的鈍化層107以在鈍化層中提供開口，以有助于將一個或者多個半導體裸片108電耦合到一個或者多個互連層106。鈍化層107與圖1的電介質層104相似并且可以通過沉積和圖案化電絕緣材料(比如二氧化硅(SiO2)、氮化硅(SiN)或者氮氧化硅(SiOxNy))來形成，以基本上覆蓋半導體襯底102a的一個或者多個表面，其中X和y代表適當化學計量值?？梢栽谄渌鼘嵤├惺褂闷渌m當電絕緣材料。
[0044]這樣的鈍化層107可以為在半導體襯底102a上形成的特征提供電隔離。例如鈍化層107可以用來防止在半導體襯底102的半導體材料(例如硅)上或者內形成的導電特征(例如一個或者多個互連層106)之間短路。鈍化層107還可以在半導體襯底102a上形成一個或者多個器件(例如圖2C的電容器222)時用作柵極電介質。
[0045]在圖1A中，封裝組件IOOa的一個或者多個半導體裸片108如描繪的那樣使用例如包括倒裝芯片配置的任何適當配置來附著到半導體襯底102a的第一側Al?？梢栽谄渌鼘嵤├惺褂闷渌m當裸片附著配置，比如接線鍵合配置。在圖1B中，封裝組件IOOb的一個或者多個半導體裸片108如描繪的那樣使用例如包括倒裝芯片配置的任何適當配置來附著到半導體襯底102a的第二側A2。可以在其它實施例中使用其它適當裸片附著配置，t匕如接線鍵合配置。
[0046]在圖1A和IB的實施例中，一個或者多個凸塊110形成于一個或者多個半導體裸片108上并且鍵合到一個或者多個互連層106。一個或者多個凸塊110通常包括用于路由一個或者多個半導體裸片108的電信號的導電材料，比如焊料或者其它金屬。根據各個實施例，一個或者多個凸塊110包括鉛、金、錫、銅或者無鉛材料或者其組合。一個或者多個凸塊110可以具有包括球形、圓柱形、矩形或者其它形狀的多種形狀并且可以使用凸塊化工藝(比如受控塌陷芯片連接(C4)、柱式凸塊化或者其它適當凸塊化工藝)來形成。
[0047]一個或者多個凸塊110可以形成于一個或者多個半導體裸片108上而一個或者多個半導體裸片108是晶片形式或者單片化形式。一個或者多個半導體裸片108可以附著到半導體襯底102a而半導體襯底102a是晶片形式或者單片化形式。
[0048]一個或者多個半導體裸片108總體具有有源側和與有源側相對設置的無源側，該有源側包括在其上形成多個集成電路(IC)器件(未示出)(比如用于邏輯和/或存儲器的晶體管)的表面。一個或者多個半導體裸片108的有源側電耦合到封裝組件IOOa中的一個或者多個互連層106和封裝組件IOOb中的互連層109。在描繪的實施例中，一個或者多個半導體裸片108的有源側使用一個或者多個凸塊110來耦合到一個或者多個互連層106或者109。在其它實施例中，一個或者多個半導體裸片108的有源側使用其它結構(比如一個或者多個鍵合接線(例如圖9的一個或者多個鍵合接線934))來電耦合到一個或者多個互連層106或者109。
[0049]一個或者多個封裝互連結構(比如一個或者多個焊球112或者凸塊)可以形成于溝槽105內的一個或者多個互連層106上，以進一步路由一個或者多個半導體裸片108的電信號。一個或者多個封裝互連結構112通常包括導電材料。在一些實施例中，如描繪的那樣，一個或者多個封裝互連結構112與半導體襯底102a的外圍部分相鄰設置，并且一個或者多個半導體裸片108與半導體襯底102a的中心部分相鄰設置?？梢栽诎ㄇ蛐?、平面、多邊形或者其組合的多種形狀中形成一個或者多個封裝互連結構112。
[0050]根據各個實施例，一個或者多個半導體裸片108和半導體襯底102a耦合在一起以形成封裝組件100a、100b。封裝組件IOOaUOOb可以使用一個或者多個焊球112來電耦合到其它襯底或者電器件，比如印刷電路板(PCB) 150(例如母板)、另一封裝組件、半導體裸片或者模塊，以進一步路由一個或者多個半導體裸片108的電信號。如圖所示，在一些實施例中，可以確定一個或者多個封裝互連結構(例如一個或者多個焊球112)的尺寸，以提供在一個或者多個半導體裸片108與印刷電路板150之間的間隙。
[0051]用于焊球112的凹陷的溝槽增加了在焊球112與半導體襯底102a之間的焊接接觸面積。增加的焊接接觸面積為硅襯底102a提供更大支撐，這允許在封裝組件IOOa或者IOOb在操作期間經過溫度循環(huán)時的更好應力耐受性。如果包括封裝組件IOOa或者IOOb的器件落下，則增加的焊接接觸面積也提供更好應力耐受性。因此，加固了在半導體襯底102a的重分布層106與焊球112之間的接口，由此加固了在封裝組件IOOa或者IOOb與印刷電路板150之間的接口。
[0052]如圖1B中可見，可以在硅襯底102a內包括硅通孔111。硅通孔111可以允許電耦合兩個重分布層106、109以及在硅襯底102a上或者內的部件。此外，硅通孔111可以允許電耦合部件(比如位于半導體襯底102a的側Al和/或A2上的半導體裸片108)和印刷電路板150。硅通孔111也可以允許電耦合位于半導體襯底102a的側Al和/或A2上的半導體裸片108與在硅襯底102a上或者內的其它部件。
[0053]圖2A至圖2C示意地圖示在各種工藝操作之后的半導體襯底102。參照圖2A，描繪包括半導體材料的半導體襯底102。半導體襯底102可以例如包括在第一側Al和第二側A2上的相對平面表面?？梢岳鐝膯尉Щ蛘叨嗑О雽w材料的錠切割半導體襯底102。半導體襯底102在結合圖2A至圖2C描述的加工期間通常是晶片形式，但是可以是單片化形式。
[0054]參照圖2B，描繪在半導體襯底102的至少第一側Al上形成電介質層104之后的半導體襯底102。在一些實施例中除了第一側Al之外，電介質層104可以還形成于第二側A2上。
[0055]參照圖2C，描繪在半導體襯底102的第一側Al上設置的電介質層104上形成一個或者多個互連層106之后的半導體襯底102。可以在一個或者多個互連層106上沉積和圖案化鈍化層(未示出)以提供用于將一個或者多個半導體裸片(例如圖1的一個或者多個半導體裸片108)電耦合到一個或者多個互連層106的開口。
[0056]根據各個實施例，包括IC器件和/或無源器件的一個或者多個器件可以形成于半導體襯底102的第一側Al上。例如，示例電容器222和示例靜電放電(ESD)保護器件224可以如在半導體襯底102的區(qū)域275中描繪的那樣形成于半導體襯底102上。在區(qū)域277中描繪區(qū)域275的放大視圖，該視圖更具體示出電容器222和ESD保護器件224。
[0057]電容器222可以例如是用于減少與一個或者多個半導體裸片的電信號(比如電源/接地信號)關聯(lián)的噪聲的去耦合電容器。電容器222可以例如包括在半導體襯底102中形成的具有源極區(qū)域S和漏極區(qū)域D的金屬氧化物半導體(MOS)結構?？梢岳缤ㄟ^使用摻雜或者注入工藝來改變半導體襯底102的半導體材料的導電性來形成源極區(qū)域S和漏極區(qū)域D。在一些實施例中，向源極區(qū)域S和/或漏極區(qū)域D注入摻雜物以在P型襯底中形成N型結。可以在其它實施例中使用N型襯底中的P型結。根據各個實施例，在形成圖2B的電介質層104之前形成源極區(qū)域S和漏極區(qū)域D。電介質層104可以充當用于MOS結構的柵極電介質，而一個或者多個互連層106充當MOS結構的柵極電極。柵極電極可以例如包括摻雜的多晶硅或者金屬。其它適當技術可以在其它實施例中用來在半導體襯底102中形成電容器222。
[0058]ESD保護器件224可以例如包括用于防范靜電放電的二極管?？梢岳缤ㄟ^摻雜或者注入工藝在半導體襯底102中形成N型區(qū)域來形成ESD保護器件224，該半導體襯底可以在一些實施例中為P型襯底。可以在其它實施例中在N型襯底中形成P型區(qū)域。可以例如使用與形成MOS或者雙極器件關聯(lián)的技術來形成ESD保護器件224。根據各個實施例，ESD保護器件224包括互補MOS(CMOS)、雙極、瞬態(tài)電壓抑制(TVS)和/或齊納二極管或者金屬氧化物變阻器(MOV)。ESD保護器件224可以在其它實施例中包括防范靜電放電的其它適當器件。
[0059]圖2D至圖2L示意地圖示在各種工藝操作之后的半導體襯底102a。可以用與硅襯底102相似的方式創(chuàng)建硅襯底102a。參照圖2D和2E，提供硅襯底或者插入體102a。在硅襯底102a上提供圖案以在硅襯底102a內限定用于溝槽105的位置。蝕刻工藝可以用來基于圖案在半導體襯底102a內創(chuàng)建溝槽105以便在硅襯底102a內限定溝槽。
[0060]參照圖2F，如果希望，則可以在硅襯底102a內創(chuàng)建硅通孔111?？梢酝ㄟ^提供圖案并且然后蝕刻硅襯底102a來創(chuàng)建硅通孔111。
[0061]參照圖2G，然后通過在半導體襯底102a的第一側Al上沉積金屬(或者其它傳導材料)來形成一個或者多個互連層106。位置包括溝槽105?？梢岳缅冎乒に嚒⒐饪坦に嚮蛘呶g刻工藝來創(chuàng)建用于互連層106的位置。位置包括溝槽105。
[0062]參照圖2H，在互連層106之上形成和蝕刻鈍化層107以暴露互連層106的將用于與焊塊110接觸的部分。
[0063]參照圖21和2J，也可以在半導體襯底102a的第二側A2上提供第二互連層109?？梢酝ㄟ^拋光半導體襯底102a的側A2來形成第二互連層109以便如圖21中所示暴露在硅襯底102a內包括的任何硅通孔111。然后可以沉積和形成第二互連層109，使得它如圖2J中所示覆蓋至少任何包括的硅通孔111。也可以形成第二互連層109，使得它提供焊塊110或者任何其它互連結構可能需要的接觸焊盤。第二互連層109如果希望則可以如圖所示為一個連續(xù)層，如果希望則可以在多個分節(jié)或者部分中。[0064]如果希望則也可以在半導體襯底102a內包括與圖1和2A至圖2C的半導體襯底102的電介質層104相似的電介質層(未圖示)。此外，與圖1和2A至圖2C的半導體襯底102相似，可以在半導體襯底102a的第一側Al上形成包括IC器件和/或無源器件(例如電容器222和靜電放電保護器件224)的一個或者多個器件(未圖示)。
[0065]圖3A至圖3D示意地圖示在各種工藝操作之后的使用半導體襯底102的封裝組件。雖然未圖示，但是可以利用半導體襯底102a替代半導體襯底102。
[0066]參照圖3A，描繪在倒裝芯片配置中將一個或者多個半導體裸片108附著到半導體襯底102的第一側Al之后的封裝組件300A。在一些實施例中，一個或者多個凸塊110形成于一個或者多個半導體裸片108的有源側上并且隨后鍵合到一個或者多個互連層106以提供用于一個或者多個半導體裸片108的電信號的電途徑。一個或者多個半導體裸片108可以在半導體襯底102是晶片形式或者單片化形式時附著到半導體襯底102。
[0067]參照圖3B，描繪在沉積下填充材料31以基本上填充在一個或者多個半導體裸片108與半導體襯底102之間的區(qū)域4之后的封裝組件300B。根據各個實施例，通過流體分配或者注入工藝以流體形式沉積下填充材料314。下填充材料314可以例如包括環(huán)氧樹脂或者其它適當電絕緣材料。下填充材料314通常增加在一個或者多個半導體裸片108與半導體襯底102之間的粘合、提供在一個或者多個半導體凸塊之間的附加電絕緣和/或保護一個或者多個凸塊110免于潮濕和氧化。
[0068]參照圖3C，描繪在沉積模制化合物316以基本上包封一個或者多個半導體裸片108之后的封裝組件300。模制化合物316通常保護一個或者多個半導體裸片108免于與操縱關聯(lián)的潮濕、氧化或者碎裂。模制化合物316可以在用于模制化合物316的材料不容易填充區(qū)域(例如由于一個或者多個凸塊110的小節(jié)距)的情況下如描繪的那樣與下填充材料314結合使用。根據各個實施例，通過將固體形式(例如粉末)的樹脂(例如熱固樹脂)沉積到模具中并且施加熱和/或壓力以熔化樹脂來形成模制化合物316。在一些實施例中，模制化合物316不是與下填充材料134相同的材料。
[0069]參照圖3D，描繪在互連層106上形成一個或者多個封裝互連結構(比如焊球112)以進一步路由一個或者多個半導體裸片108的電信號之后的封裝組件300D。例如可以在一個或者多個互連層106的指定的位置(比如鍵合焊盤)上印刷、電鍍或者放置焊球112。一個或者多個封裝互連結構可以例如布置于單行中或者多行中并且可以形成于包括封裝組件300D的中心和外圍部分的多種位置中。在一些實施例中，封裝組件300為最終封裝組件。最終封裝組件是準備好在另一部件(比如印刷電路板(比如圖1的印刷電路板150))上裝配的組件。
[0070]在對晶片形式的半導體襯底102執(zhí)行結合圖3B至圖3D描述的動作時，通過適當單片化工藝進一步單片化半導體襯底102。根據各個實施例，可以在結合圖3A、圖3B、圖3C或者圖3D描述的動作之后單片化半導體襯底102。
[0071 ] 在一些實施例中，可以在封裝組件300A的半導體襯底102上形成一個或者多個封裝互連結構(例如一個或者多個焊球112)以形成最終封裝組件。使用封裝組件300A的最終封裝組件可以節(jié)省與使用下填充材料和/或模制化合物關聯(lián)的成本。在一些實施例中，半導體襯底102包括具有與一個或者多個半導體裸片108的材料基本上相同的熱膨脹系數(CTE)的材料。例如半導體襯底102和一個或者多個半導體裸片108可以均包括硅。在這樣的情況下，減少了通常由下填充材料314和/或模制化合物316減輕的熱膨脹應力，因為半導體襯底102和一個或者多個半導體裸片108具有相同CTE。因此，在CTE對于半導體襯底102和一個或者多個半導體裸片108相似或者相同時，可以完全不使用下填充材料314和/或模制化合物316。
[0072]在一些實施例中，一個或者多個封裝互連結構(例如一個或者多個焊球112)可以形成于封裝組件300B的半導體襯底102上以形成最終封裝組件。使用下填充材料314的最終封裝組件可以增加接頭(比如與封裝組件300B的一個或者多個凸塊110關聯(lián)的焊接頭)的可靠性。
[0073]圖4A至圖4B示意地圖示在各種工藝操作之后的圖3B的封裝組件300B。雖然封裝組件300B作為示例用來舉例說明這些實施例的原理，但是原理可以適當地應用于在本文中描述的例如包括封裝組件300A的其它封裝組件。雖然未圖示，但是可以利用半導體襯底102a替代半導體襯底102。
[0074]參照圖4A，描繪在如圖所示在一個或者多個互連層106上形成一個或者多個封裝互連結構(例如焊球112)和在一個或者多個半導體裸片108的無源側上形成一個或者多個散熱結構(例如焊球418)之后的封裝組件400A。一個或者多個封裝互連結構和一個或者多個散熱結構可以在其它實施例中包括其它類型的結構，比如凸塊。一個或者多個散熱結構通常包括用于提供用于散熱的熱路徑的導熱材料，比如金屬?？梢源_定一個或者多個封裝互連結構和一個或者多個散熱結構的尺寸，以具有基本上共面的相應表面。例如可以確定焊球112和焊球418的尺寸以具有基本上位于相同平面419中的表面，以有助于連接到基本上平面表面，比如印刷電路板(例如圖4B的印刷電路板150)。在一些實施例中，焊球112如描繪的那樣在尺寸上大于焊球418。
[0075]可以在半導體襯底102是晶片形式或者單片化形式時執(zhí)行結合圖4A描述的動作。如果是晶片形式，則在印刷電路板上裝配封裝組件400A之前單片化半導體襯底102。
[0076]參照圖4B，描繪在將一個或者多個封裝互連結構(例如一個或者多個焊球112)和一個或者多個散熱結構(例如一個或者多個焊球418)附著到印刷電路板150之后的封裝組件400B。根據各個實施例，封裝組件400B使用表面裝配技術(SMT)來裝配于印刷電路板150 上。
[0077]圖5A至圖5G示意地圖示在各種工藝操作之后的圖3A的封裝組件300A。雖然封裝組件300A作為示例用來舉例說明這些實施例的原理，但是原理可以適當應用于在本文中描述的其它封裝組件。雖然未圖示，但是可以利用半導體襯底102a替代半導體襯底102。
[0078]參照圖5A，描繪在一個或者多個互連層106上形成一個或者多個封裝互連結構(例如一個或者多個凸塊520)之后的封裝組件500A?？梢岳缤ㄟ^在半導體襯底102的一個或者多個互連層106上印刷、鍍制或者放置來形成一個或者多個凸塊520?？梢曰亓饕粋€或者多個凸塊520以形成圓形形狀，但是不限于圓形形狀。在其它實施例中，一個或者多個凸塊520可以具有其它形狀，比如平面形狀?？梢允褂萌魏芜m當導電材料(比如鉛、金、錫、銅、無鉛材料或者其組合)來形成一個或者多個凸塊520。
[0079]一個或者多個封裝互連結構可以包括除了圖5A中描繪的一個或者多個凸塊520之外的其它類型的結構。例如一個或者多個封裝互連結構可以在其它實施例中包括焊球(例如圖1的焊球112)。[0080]參照圖5B，描繪在沉積模制化合物316以基本上填充在一個或者多個半導體裸片108與半導體襯底102之間的區(qū)域之后的封裝組件500B。向這一區(qū)域填充模制化合物316可以節(jié)省與制作半導體襯底102關聯(lián)的成本和工藝步驟。總體而言，下填充材料(例如圖3C的下填充材料314)比模制化合物316成本更高。
[0081]進一步沉積模制化合物316以基本上包封一個或者多個半導體裸片108。在一些實施例中。沉積模制化合物316以基本上覆蓋在半導體襯底102的第一側Al上的表面，該半導體襯底102可以是晶片形式或者單片化形式。在半導體襯底102是晶片形式時，可以沉積模制化合物316以模制在晶片的與半導體襯底102的第一側Al對應的整個表面之上。可以將沉積的模制化合物316進一步劃分成用于應力/翹曲控制的更小塊或者區(qū)域。例如可以使用眾所周知的蝕刻和/或光刻工藝來圖案化或者在晶片上的每個半導體襯底單元的外圍邊緣另外去除模制化合物316的部分。
[0082]參照圖5C，描繪在模制化合物316中形成一個或者多個開口 526之后的封裝組件500C。根據各個實施例，形成一個或者多個開口 526以暴露一個或者多個封裝互連結構(例如一個或者多個凸塊520)?？梢允褂眉す鉄g或者蝕刻工藝來形成一個或者多個開口526。在這些實施例中，一個或者多個封裝互連結構在形成一個或者多個開口 526期間提供蝕刻停止或者激光停止材料。
[0083]參照圖描繪在沉積導電材料(例如一個或者多個焊球112)以基本上填充一個或者多個開口(例如圖5C的一個或者多個開口 526)之后的封裝組件500D。在描繪的實施例中，一個或者多個焊球112電耦合到一個或者多個凸塊520，該一個或者多個凸塊電耦合到一個或者多個互連層106?？梢岳绶胖煤突亓饕粋€或者多個焊球112以提供用于封裝組件500D的封裝互連結構。也就是說，封裝互連結構可以包括如圖所示耦合的一個或者多個焊球112和一個或者多個凸塊520。
[0084]在其它實施例中，一個或者多個焊球112直接形成于一個或者多個互連層106上。也就是說，在一些實施例中，完全未形成一個或者多個凸塊520，并且一個或者多個焊球112通過一個或者多個開口直接鍵合到一個或者多個互連層106。
[0085]在一個或者多個凸塊520與一個或者多個焊球112結合使用時，如描繪的那樣，一個或者多個焊球112可以小于在未使用一個或者多個凸塊520的封裝組件中使用的焊球。一個或者多個凸塊520提供的附加高度有助于將更小尺寸用于一個或者多個焊球112，因為需要更少焊球材料以填充一個或者多個開口。
[0086]一個或者多個焊球112可以包括被配置用于進一步路由一個或者多個半導體裸片108的電信號的多行焊球。封裝互連結構可以包括其它類型的結構。例如在一些實施例中，一個或者多個柱結構形成于一個或者多個開口中以路由一個或者多個半導體裸片108的電信號。
[0087]在一些實施例中，封裝互連結構(例如一個或者多個焊球112)附著到印刷電路板(例如圖1的印刷電路板150)。根據各個實施例，封裝組件500D為最終封裝組件。
[0088]在一些實施例中，半導體襯底102是晶片形式，并且打薄晶片的背側(例如半導體襯底102的第二側A2)以提供更小封裝組件?？梢岳缡褂帽娝苤臋C械和/或化學晶片打薄工藝(比如研磨或者蝕刻)從晶片的背側去除材料。
[0089]參照圖5E，描繪在形成模制化合物316以基本上覆蓋半導體襯底102的第二側A2之后的封裝組件500E。設置于第二側A2上的模制化合物316可以例如用來抗衡(counterbalance)與設置于半導體襯底102的第一側Al上的模制化合物316關聯(lián)的應力，并且因此減少對于封裝組件500E的應力和/或翹曲。在一些實施例中，模制化合物316在半導體襯底102是晶片形式時在單片化之前沉積于半導體襯底102的第二側A2上。在一些實施例中，封裝組件500E為最終封裝組件。
[0090]參照圖5F，描繪封裝組件500F，以示出在一些實施例中模制化合物316形成于半導體襯底102的第一側Al上以具有與一個或者多個半導體裸片108的無源側基本上共面或者更低的表面。在一個實施例中，通過去除圖5B的封裝組件500B的模制化合物316的材料以暴露一個或者多個半導體裸片108來形成封裝組件500F?？梢岳缤ㄟ^拋光工藝來去除材料。在另一實施例中，通過使用模具來形成封裝組件500F的模制化合物316，該模具被配置用于提供模制化合物316的與一個或者多個半導體裸片108的無源側基本上共面或者更低的表面。在一些實施例中，封裝組件500F為最終封裝組件。
[0091]參照圖5G，描繪在如圖所示在一個或者多個半導體裸片108的無源側上形成一個或者多個散熱結構(例如焊球518)之后的封裝組件500G。一個或者多個散熱結構通常包括用于提供用于散熱的熱路徑的導熱材料，比如金屬(例如焊料)。可以如可見的那樣確定一個或者多個封裝互連結構(例如一個或者多個焊球112)和一個或者多個散熱結構(例如焊球518)的尺寸以具有基本上共面的表面。例如可以確定焊球112和焊球518的尺寸以具有基本上位于相同平面519中的表面，以有助于連接到基本上平面表面，比如印刷電路板(例如圖4B的印刷電路板150)。在一些實施例中，焊球112如描繪的那樣尺寸大于焊球518?？梢栽谄渌鼘嵤├行纬珊盖?12、518，使得它們具有不位于相同平面519中的表面。
[0092]可以例如通過在圖5B的封裝組件500B或者圖的封裝組件500D的模制化合物316中形成一個或者多個開口以暴露一個或者多個半導體裸片108的無源側來形成一個或者多個焊球518?？梢允褂眉す鉄g或者蝕刻工藝來形成一個或者多個開口。一個或者多個半導體裸片108的無源側可以充當激光停止或者蝕刻停止材料。在形成一個或者多個開口之后，可以沉積一個或者多個焊球518以基本上填充在一個或者多個半導體裸片108之上的一個或者多個開口。在一些實施例中，封裝組件500G為最終封裝組件。
[0093]圖6至圖11示意地圖示使用半導體襯底102的各種封裝組件配置。雖然未圖示，但是可以利用半導體襯底102a替代半導體襯底102。
[0094]參照圖6，描繪在半導體襯底102的第二側A2上形成模制化合物316之后的封裝組件600?？梢猿练e模制化合物316以基本上覆蓋半導體襯底102的第二側A2。可以形成模制化合物316以保護或加固半導體襯底102。例如可以在將一個或者多個半導體裸片108附著到半導體襯底102之前形成模制化合物316以保護半導體襯底102免于可能在在本文中描述的封裝組件動作期間操縱半導體芯片102之時出現的碎裂或者其它損壞。在一些實施例中，模制化合物316在半導體襯底102是晶片形式時在單片化之前沉積于半導體襯底102的第二側A2上。
[0095]參照圖7，描繪在將散熱器730耦合到半導體襯底102的第二側A2之后的封裝組件700。散熱器730包括有助于熱排出的結構，比如金屬板。散熱器730可以使用導熱粘合劑來熱耦合到半導體襯底102的第二側A2。可以在半導體襯底102是晶片形式或者單片化形式時附著散熱器730。在其它實施例中，可以使用與用來形成一個或者多個互連層106的沉積工藝相似的沉積工藝來形成散熱器730。
[0096]參照圖8，描繪在從半導體襯底102的第二側A2去除半導體材料的部分以增加表面積以求改善散熱之后的封裝組件800。根據各個實施例，一個或者多個凹陷的區(qū)域832 (比如孔或者溝道)形成于半導體襯底102的第二側A2上的表面中?？梢愿鶕绨ㄎg刻工藝的任何適當技術來形成一個或者多個凹陷的區(qū)域832。一個或者多個凹陷的區(qū)域832的輪廓可以在其它實施例中具有除了描繪的形狀之外的其它形狀。導熱層(未示出)(比如金屬層)可以沉積于具有一個或者多個凹陷的區(qū)域832的表面上以增加散熱。
[0097]參照圖9A，封裝組件900A包括在接線鍵合配置中附著到半導體襯底102的一個或者多個半導體裸片108。一個或者多個半導體裸片108的無源側使用粘合劑936來附著到半導體襯底102的第一側A2，并且一個或者多個半導體裸片的有源側使用一個或者多個鍵合接線934來電耦合到一個或者多個互連層106。粘合劑可以包括任何適當裸片附著材料，比如環(huán)氧樹脂。一個或者多個鍵合接線934通常包括用于路由一個或者多個半導體裸片108的電信號的導電材料，比如金屬?？梢岳缡褂们蜴I合或者楔鍵合工藝來形成一個或者多個鍵合接線934。
[0098]在一個實施例中，形成鍵合接線934a以如圖所示將第一半導體裸片的有源側電耦合到第二半導體裸片的有源側。一個或者多個鍵合接線934還可以包括將半導體裸片的有源側電耦合到在第一半導體裸片與第二半導體裸片之間設置的一個或者多個互連層106的鍵合接線934b。形成模制化合物316以如圖所示基本上包封一個或者多個半導體裸片108和一個或者多個鍵合接線934。
[0099]圖9B圖示與如圖9A中所示封裝組件900A相似的封裝組件900B。在封裝組件900B中，用傳導材料填充的過孔938 (比如硅通孔)用來提供從半導體裸片108到外部部件的電連接。這些過孔938可以用來提供電源和接地連接。
[0100]參照圖10A，封裝組件1000A包括在混合倒裝芯片和接線鍵合配置中附著到半導體襯底102的一個或者多個半導體裸片108AU08B。例如一個或者多個半導體裸片108A、108B中的第一半導體裸片使用一個或者多個凸塊110在倒裝芯片配置中附著到半導體襯底102，并且一個或者多個半導體裸片108A、B中的第二半導體裸片使用一個或者多個鍵合接線934在接線鍵合配置中附著到半導體襯底102。形成模制化合物316以如圖所示基本上包封一個或者多個半導體裸片108AU08B和一個或者多個鍵合接線934。
[0101]圖1OB圖示與如圖1OA中所示封裝組件1000A相似的封裝組件1000B。在封裝組件1000B中，用傳導材料填充的過孔938 (比如硅通孔)用來提供從半導體裸片108到外部部件的電連接。這些過孔938可以用來提供電源和接地連接。
[0102]參照圖11，封裝組件1100包括在堆疊倒裝芯片和接線鍵合配置中附著到半導體襯底102的一個或者多個半導體裸片108。一個或者多個半導體裸片108中的第一半導體裸片在倒裝芯片配置中附著到半導體襯底102。第一半導體裸片的有源側如圖所示使用一個或者多個凸塊110來電耦合到一個或者多個互連層106。一個或者多個半導體裸片108中的第二半導體裸片的無源側如圖所示使用粘合劑936來附著到第一半導體裸片。在一些實施例中，間隔物(未示出)(比如虛設硅)可以定位于第一與第二半導體裸片之間。第二半導體裸片的有源側使用一個或者多個鍵合接線934來電耦合到一個或者多個互連層106。在其它實施例中，用傳導材料填充的過孔(未示出)(比如硅通孔)可以用來通過模制化合物316將第二半導體裸片的有源側耦合到外部部件。過孔可以用來提供電源和接地連接。
[0103]在一些實施例中，第二半導體裸片的有源側通過使用鍵合接線934c以將第二半導體裸片的有源側電耦合到第一半導體裸片的無源側并且使用鍵合接線934d以將第一鍵合接線934c電耦合到一個或者多個互連層106來電耦合到一個或者多個互連層106。形成模制化合物316以如圖所示基本上包封一個或者多個半導體裸片108和一個或者多個鍵合接線934。雖然未示出，但是在其它實施例中，一個或者多個半導體裸片108中的底部半導體裸片可以在接線鍵合配置中耦合到半導體襯底102，并且一個或者多個半導體裸片108中的頂部半導體裸片可以在倒裝芯片配置中耦合到底部半導體裸片。
[0104]結合圖6至圖11描述的技術和配置可以與在本文中描述的其它實施例適當組合。例如在一些實施例中，可以對圖1、圖3A至圖3D、圖4A至圖4B、圖5A至圖5G或者圖9至圖11的封裝組件執(zhí)行對于圖6至圖8的封裝組件描述的技術和配置。在一些實施例中，可以例如對圖1、圖3A至圖3D、圖4A至圖4B、圖5A至圖5G或者圖6至圖8的封裝組件執(zhí)行對于圖9至圖11的封裝組件描述的技術和配置?？梢栽谄渌鼘嵤├惺褂迷诒疚闹忻枋龅募夹g和配置的其它適當組合。
[0105]圖12是用于使用半導體襯底(例如圖1的半導體襯底102)來制作封裝組件(例如圖1的封裝組件100)的方法1200的工藝流程圖。在1202，方法1200包括提供包括半導體材料的半導體襯底。半導體襯底通常具有第一側(例如圖2A的第一側Al)和與第一側相對設置的第二側(例如圖2A的第二側A2)。在一些實施例中，一個或者多個器件在將半導體裸片附著到半導體襯底之前形成于半導體襯底的第一側(例如圖1的第一側Al)上。例如電容器(例如圖2C的電容器222)或者ESD保護器件(例如圖2C的ESD保護器件224)可以形成于半導體襯底的第一側上。可以使用結合圖2C描述的并且結合方法1200的1204和1206進一步描述的技術來形成一個或者多個器件。
[0106]在1204，方法1200還包括在半導體襯底的至少一側(例如第一側Al)上形成電介質層(例如圖1的電介質層104)。電介質層在一些實施例中還可以形成于半導體襯底的相對側(例如第二側A2)上。
[0107]可以通過沉積電絕緣材料(例如二氧化硅(SiO2)、氮化硅(SiN)或者氮氧化硅(SiOxNy))來形成電介質層104以如圖所示基本上覆蓋半導體襯底102的一個或者多個表面?？梢栽谄渌鼘嵤├惺褂闷渌m當電絕緣材料。
[0108]可以通過使用例如包括物理氣相沉積(PVD)、化學氣相沉積(CVD)和/或原子層層積(ALD)的適當沉積技術來形成電介質層104?？梢栽谄渌鼘嵤├惺褂闷渌m當沉積技術。電介質層104可以在半導體襯底102上形成一個或者多個器件(例如圖2C的電容器222或者ESD保護器件224)時用作電介質(例如柵極電介質)。
[0109]在1206，方法1200還包括在半導體襯底的第一側上的電介質層上形成一個或者多個互連層(例如圖1的一個或者多個互連層106)。一個或者多個互連層可以用來向和/或從一個或者多個半導體裸片(例如圖1的一個或者多個半導體裸片108)路由電信號，比如輸入/輸出(I/O)信號和/或電源/接地信號。
[0110]可以通過沉積和/或圖案化諸如金屬(例如銅或者鋁)或者摻雜的半導體材料(例如摻雜的多晶硅)之類的導電材料來形成一個或者多個互連層?？梢栽谄渌鼘嵤├惺褂闷渌m當導電材料。
[0111]一個或者多個互連層可以包括用于路由電信號的多種結構，比如焊盤、焊區(qū)或者跡線?？梢栽谝粋€或者多個互連層上沉積和圖案化包括電絕緣材料(比如聚酰亞胺)的鈍化層以在鈍化層中提供開口，以有助于將一個或者多個半導體裸片電耦合到一個或者多個
互連層。
[0112]一個或者多個互連層可以在半導體襯底上形成一個或者多個器件時用作電極材料。例如電極材料可以用作用于一個或者多個器件的柵極電極。
[0113]在1208，方法1200還包括將半導體裸片(例如圖1的一個或者多個半導體裸片108)附著到半導體襯底。如在本文中描述的那樣，一個或者多個半導體裸片可以在多種配置中附著到半導體襯底的第一側。
[0114]在一個實施例中，半導體裸片在倒裝芯片配置中附著到半導體襯底的第一側(例如如在圖1的封裝組件100中所示)。在倒裝芯片配置中，半導體裸片的有源側通常使用一個或者多個凸塊來附著到半導體襯底的第一側(例如圖1的一個或者多個凸塊110)。
[0115]在另一實施例中，半導體裸片在接線鍵合配置中附著到半導體襯底的第一側(例如如圖9的封裝組件900中所示)。在接線鍵合配置中，半導體裸片的無源側使用粘合劑來附著到半導體的第一側。
[0116]在又一實施例中，半導體裸片在倒裝芯片配置中附著到半導體襯底，并且另一半導體裸片在接線鍵合配置中附著到半導體襯底(例如如圖10的封裝組件1000中所示)。在又一實施例中，半導體裸片的有源側在倒裝芯片配置中附著到半導體襯底的第一側，并且另一半導體裸片的無源側使用粘合劑來附著到半導體裸片(例如如圖11的封裝組件1100中所示)。
[0117]在1210，方法1200還包括將半導體裸片的有源側電耦合到一個或者多個互連層。在一個實施例中，半導體裸片的有源側使用一個或者多個凸塊來電耦合到一個或者多個互連層。在另一實施例中，半導體裸片的有源側使用一個或者多個鍵合接線(例如圖9的一個或者多個鍵合接線934)來電耦合到一個或者多個互連層?？梢栽谄渌鼘嵤├惺褂眠@些技術的組合。
[0118]在1212，方法1200還包括沉積下填充材料(例如圖3B的下填充材料314)和/或模制化合物(例如圖3C、5B或者9的模制化合物316)。通常沉積下填充材料以基本上填充在半導體裸片與半導體襯底之間的區(qū)域。根據各個實施例，通過流體分配或者注入工藝以流體形式沉積下填充材料。下填充材料可以例如包括環(huán)氧樹脂或者其它適當電絕緣材料。
[0119]通常沉積模制化合物以基本上包封半導體裸片。在接線鍵合配置中，沉積模制化合物以基本上包封一個或者多個鍵合接線。根據各個實施例，通過將固體形式(例如粉末)的樹脂(例如熱固樹脂)沉積到模具中并且施加熱和/或壓力以熔化樹脂來形成模制化合物。在一些實施例中，模制化合物不是與下填充材料相同的材料。
[0120]在倒裝芯片配置中，模制化合物可以與下填充材料結合使用(例如如圖3C中所示)。在倒裝芯片配置的其它實施例中，可以沉積模制化合物以填充下填充區(qū)域。也就是說，在一些實施例中，未使用下填充材料，并且沉積模制化合物以基本上填充在半導體裸片與半導體襯底之間的區(qū)域(例如如圖5B中所示)。在一些實施例中，形成模制化合物以僅覆蓋半導體襯底的第一側的部分(例如如圖3C中所示)。在其它實施例中，形成模制化合物以基本上覆蓋半導體襯底的整個第一側(例如如圖5B中所示)。
[0121]在1214,方法1200還包括在一個或者多個互連層上形成一個或者多個封裝互連結構以向和/或從半導體襯底路由半導體裸片的電信號。在一些實施例中，一個或者多個封裝互連結構包括一個或者多個焊球(例如圖3D或者的一個或者多個焊球112)?？梢岳缤ㄟ^在半導體襯底的一個或者多個互連層上印刷、鍍制或者放置一個或者多個焊球來形成一個或者多個焊球?；亓鞴に嚳梢杂脕硇纬稍谝粋€或者多個焊球與一個或者多個互連層之間的連接。在一些實施例中，一個或者多個焊球可以如在本文中描述的那樣通過在模制化合物中形成的一個或者多個開口(例如圖5C的一個或者多個開口)附著或者電耦合到一個或者多個互連層。
[0122]在一些實施例中，一個或者多個封裝互連結構包括一個或者多個凸塊(例如圖5A的一個或者多個凸塊520)。例如可以通過在半導體襯底的一個或者多個互連層上印刷、鍍制或者放置一個或者多個凸塊來形成一個或者多個凸塊?？梢曰亓饕粋€或者多個凸塊以形成圓形形狀。一個或者多個凸塊可以具有其它形狀，比如平面形狀。可以使用任何適當導電材料(比如鉛、金、錫、銅或者無鉛材料或者其組合)來形成一個或者多個凸塊。一個或者多個封裝互連結構可以包括一個或者多個凸塊和一個或者多個焊球的組合(例如如圖中所示)。一個或者多個封裝互連結構可以電耦合到印刷電路板(例如圖1的印刷電路板150)。
[0123]在1216，方法1200還包括執(zhí)行用于增加散熱、保護/加固、抗衡和/或減少半導體襯底的翹曲的附加操作。在一些實施例中，一個或者多個散熱結構(例如相應圖4A或者5G的一個或者多個焊球418或者518)形成于半導體裸片的無源側上，以如在本文中描述的那樣提供用于從半導體裸片散熱的熱路徑。用于散熱的一個或者多個散熱結構可以與一個或者多個封裝互連同時形成并且可以在表面裝配工藝期間隨后附著到印刷電路板(例如圖4B的印刷電路板150)以將一個或者多個封裝互連耦合到印刷電路板。
[0124]在一些實施例中，散熱器(例如圖7的散熱器730)熱耦合到襯底的第二側?？梢岳缤ㄟ^使用導熱化合物來附著散熱器。在其它實施例中，通過從半導體襯底的第二側去除半導體材料的部分來形成一個或者多個凹陷的區(qū)域(例如圖8的一個或者多個凹陷的區(qū)域832)以增加第二側的表面積。增加的表面積有助于從半導體襯底排出熱。
[0125]在一個實施例中，形成模制化合物以基本上覆蓋半導體襯底的第二側(例如如圖6中所示)。模制化合物可以用來加固和/或保護半導體襯底以防碎裂或者其它環(huán)境損害。在一些實施例中，模制化合物形成于半導體襯底的第二側上以抗衡和/或防止與在半導體襯底的第一側上形成的模制化合物關聯(lián)的翹曲(例如如圖5E中所示)。結合方法1200描述的動作可以包括用于在本描述中另外描述的技術的其它適當實施例。
[0126]圖13是用于使用半導體襯底(例如圖4B的半導體襯底102)來制作封裝組件(例如圖4B的封裝組件400B)的另一方法1300的工藝流程圖。在1302、1304和1306，方法1300分別包括提供包括半導體材料的半導體襯底、在半導體襯底的至少一例上形成電介質層和在電介質層上形成一個或者多個互連層，這些步驟可以與已經結合方法1200的1202、1204和1206描述的實施例一致。
[0127]在1308，方法1300還包括使用一個或者多個凸塊(例如圖3A的一個或者多個凸塊110)將一個或者多個半導體裸片(例如圖3A的半導體裸片108)耦合到互連層?？梢岳缭诘寡b芯片配置中配置一個或者多個半導體裸片，在該倒裝芯片配置中，半導體裸片的有源側使用一個或者多個凸塊來耦合到半導體襯底。
[0128]在1310，方法1300還包括沉積下填充材料(例如圖3B的下填充材料314)以基本上填充在半導體裸片與半導體襯底之間的區(qū)域。根據各個實施例，通過流體分配或者注入工藝以流體形式沉積下填充材料。也可以形成模制化合物(例如圖3C的模制化合物316)以基本上包封一個或者多個半導體裸片。下填充材料和模制化合物總體與在本文中描述的
實施例一致。
[0129]在1312，方法1300還包括形成一個或者多個封裝互連結構(例如圖3D的焊球112)和/或一個或者多個散熱結構(例如圖4A的一個或者多個焊球418)。一個或者多個封裝互連結構電耦合到一個或者多個互連層。在一些實施例中，一個或者多個封裝互連結構形成于一個或者多個互連層上。一個或者多個散熱結構總體形成于一個或者多個半導體裸片的無源側上以提供用于散熱的熱路徑?？梢源_定一個或者多個封裝互連結構和一個或者多個散熱結構的尺寸以具有基本上共面的相應表面(例如圖4A的平面419)。
[0130]在1314，方法1300還包括將一個或者多個封裝互連結構和/或一個或者多個散熱結構耦合到印刷電路板(例如圖4B的印刷電路板150)。印刷電路板可以在一些實施例中為母板。一個或者多個封裝互連結構和/或一個或者多個散熱結構可以在其它實施例中耦合到其它電子器件，比如另一封裝組件。
[0131]圖14是用于使用半導體襯底(例如圖5G的半導體襯底102)來制作封裝組件(例如圖5G的封裝組件500G)的又一方法1400的工藝流程圖。在1402、1404和1406，方法1400分別包括提供包括半導體材料的半導體襯底、在半導體襯底的至少一側上形成電介質層和在電介質層上形成一個或者多個互連層，這些步驟可以與已經結合方法1200的1202、1204和1206描述的實施例一致。
[0132]在1408，方法1400還包括使用一個或者多個凸塊(例如圖5A的一個或者多個凸塊110)將一個或者多個半導體裸片(例如圖5A的半導體裸片108)耦合到互連層。可以例如在倒裝芯片配置中配置一個或者多個半導體裸片，在該倒裝芯片配置中，半導體裸片的有源側使用一個或者多個焊塊來耦合到半導體襯底。
[0133]在1410，方法1400在一些示例中還包括在一個或者多個互連層上形成一個或者多個附加凸塊(例如圖5A的一個或者多個凸塊520)。通常在沉積模制化合物之前形成一個或者多個附加凸塊。
[0134]在1412，方法1400還包括沉積模制化合物(例如圖5B的模制化合物316)以填充在半導體裸片與半導體襯底之間的區(qū)域。在一些實施例中，沉積模制化合物以基本上包封一個或者多個半導體裸片?？梢酝ㄟ^眾所周知的機械和/或化學工藝凹陷模制化合物的部分以暴露一個或者多個半導體裸片的表面。
[0135]可以通過將固體形式的樹脂沉積到模具中并且隨后施加熱和/或壓力以熔化樹脂來形成模制化合物。根據各個實施例，在半導體襯底是晶片形式時沉積模制化合物以覆蓋模制晶片的整個表面。可以將沉積的模制化合物劃分成更小塊或者區(qū)域以減少在模制化合物與晶片之間的應力。
[0136]在其中半導體裸片耦合到半導體襯底的第一側的一些實施例中，形成模制化合物以基本上覆蓋半導體襯底的第二側，第二側是與半導體襯底的第一側相對設置的。模制化合物可以用這一方式用來減少與在半導體襯底的第一側上設置的模制化合物關聯(lián)的應力和/或翹曲。
[0137]在1414，方法1400還包括形成一個或者多個封裝互連結構(例如圖5G的焊球112)和/或一個或者多個散熱結構(例如圖5G的一個或者多個焊球518)。一個或者多個封裝互連結構電耦合到一個或者多個互連層。在一些實施例中，一個或者多個封裝互連結構形成于一個或者多個互連層上。在其中形成一個或者多個附加凸塊(例如圖的一個或者多個凸塊520)的其它實施例中，一個或者多個封裝互連結構形成于一個或者多個附加凸塊上。例如可以使用蝕刻或者激光工藝在模制化合物中形成一個或者多個開口(例如圖5C的一個或者多個開口 526)以暴露一個或者多個附加凸塊。一個或者多個附加凸塊可以充當激光或者蝕刻停止材料。隨后，一個或者多個封裝互連結構可以形成于在一個或者多個開口內的暴露的一個或者多個附加凸塊上。
[0138]一個或者多個散熱結構總體形成于一個或者多個半導體裸片的無源側上以提供用于散熱的熱路徑。一個或者多個開口可以形成于模制化合物中以暴露一個或者多個半導體裸片的無源側以允許在一個或者多個半導體裸片上形成一個或者多個散熱結構。可以確定一個或者多個封裝互連結構和一個或者多個散熱結構的尺寸以具有基本上共面的相應表面(例如圖5G的平面519)。隨后可以通過研磨或者蝕刻工藝打薄半導體襯底。
[0139]在1416，方法1400還包括將一個或者多個封裝互連結構和/或一個或者多個散熱結構耦合到印刷電路板(例如圖4B的印刷電路板150)。印刷電路板可以在一些實施例中為母板。一個或者多個封裝互連結構和/或一個或者多個散熱結構可以在其它實施例中耦合到其它電子器件，比如另一封裝組件。
[0140]圖15是用于制作半導體襯底(比如圖1A和IB的半導體襯底102a)的方法1500的工藝流程圖。在1502，提供半導體襯底。在1504，在半導體襯底的側部內限定溝槽。在1506，在半導體襯底的側部上形成互連層?；ミB層在半導體襯底的側部的至少部分之上，這些部分包括在半導體襯底的側部內限定的溝槽。每個溝槽被配置用于接收焊球以提供在互連層與該裝置將被耦合到的襯底之間的接口。
[0141]該描述可以使用基于透視的描述，比如上/下、在......之上/在......之下和
/或頂部/底部。這樣的描述僅用來有助于討論而未旨在于使在本文中描述的實施例的應用限于任何特定定向。
[0142]出于本公開的目的，短語“A/B”意味著A或者B。出于本公開的目的，短語“A和/或B”意味著“(A)、⑶或者(A和B)”。出于本公開的目的，短語“A、B和C中的至少一個”意味著“㈧、⑶、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C) ”。出于本公開的目的，短語“㈧B”意味著“⑶或者(AB) ”、也就是說，A是可選要素。
[0143]以在理解要求保護的主題內容時最有幫助的方式將各種操作描述為多個依次分立操作。然而不應解釋描述順序為意味著這些操作必然依賴于順序。具體而言，可以不按照呈現順序執(zhí)行這些操作。可以按照與描述的實施例不同的順序執(zhí)行描述的操作。在附加實施例中可以執(zhí)行各種附加操作和/或可以省略描述的操作。
[0144]該描述使用短語“在一個實施例中”、“在多個實施例中”或者相似言語，這些短語可以各自指代相同或者不同實施例中的一個或者多個實施例。另外，術語“包括”、“具有”等如關于本公開的實施例而使用的那樣是同義詞。[0145]雖然在本文中已經圖示和描述某些實施例，但是被設計用于實現相同目的的廣泛多種備選和/或等效實施例或者實現方式可以替換圖示和描述的實施例而未脫離本公開的范圍。本公開旨在于覆蓋在本文中討論的實施例的任何適配或者變化。因此，顯然地旨在于在本文中描述的實施例僅由權利要求及其等效含義限制。
【權利要求】
1.一種被配置用于耦合到襯底上的裝置，所述裝置包括: 半導體襯底，其中所述半導體襯底包括在所述半導體襯底的側部內限定的多個溝槽；以及 在所述半導體襯底的所述側部的部分之上的互連層，其中所述半導體襯底的所述側部的所述部分包括在所述半導體襯底的所述側部內限定的所述多個溝槽， 其中每個溝槽被配置用于分別接收用于提供在i)所述互連層與ii)所述裝置將被耦合到的所述襯底之間的接口的焊球。
2.根據權利要求1所述的裝置，其中: 所述側部是第一側； 所述互連層是第一互連層； 所述半導體襯底還包括在所述半導體襯底的第二側上的第二互連層；以及 所述半導體襯底 包括用于耦合所述第一互連層和所述第二互連層的硅通孔。
3.根據權利要求2所述的裝置，還包括耦合到所述第二互連層的半導體裸片。
4.根據權利要求3所述的裝置，還包括耦合到所述第二互連層的多個裸片。
5.根據權利要求1所述的裝置，還包括在所述互連層之上的鈍化層，其中所述鈍化層包括在其中限定的用于暴露在所述半導體襯底的所述側部的所述部分之上的所述互連層的開口。
6.根據權利要求1所述的裝置，還包括耦合到所述裝置的所述襯底，其中所述襯底經由多個焊球耦合到所述裝置，并且其中所述多個焊球中的每個焊球位于對應溝槽內。
7.根據權利要求6所述的裝置，其中所述襯底包括(i)印刷電路板或者(ii)封裝組件之一 O
8.一種方法，包括: 提供半導體襯底； 在所述半導體襯底的側部內限定多個溝槽；以及 在所述半導體襯底的所述側部上形成互連層，其中所述互連層在所述半導體襯底的所述側部的至少部分之上，所述部分包括所述在半導體襯底的所述側部內限定的所述多個溝槽， 其中每個溝槽被配置用于分別接收用于提供在i)所述互連層與ii)所述半導體襯底將被耦合到的襯底之間的接口的焊球。
9.根據權利要求8所述的方法，其中: 所述側部是第一側； 所述互連層是第一互連層； 所述方法還包括在所述半導體襯底的第二側上形成第二互連層；以及所述方法還包括在所述半導體襯底內形成用于耦合所述第一互連層和所述第二互連層的硅通孔。
10.根據權利要求9所述的方法，還包括將半導體裸片附著到所述第二互連層。
11.根據權利要求10所述的方法，其中: 所述半導體裸片在倒裝芯片配置中附著到所述第二互連層；并且 所述半導體裸片的有源側經由一個或者多個焊塊電耦合到所述第二互連層。
12.根據權利要求10所述的方法，還包括將多個裸片附著到所述第二互連層。
13.根據權利要求12所述的方法，其中: 所述多個半導體裸片在倒裝芯片配置中附著到所述第二互連層；以及所述多個半導體裸片中的每個半導體裸片的有源側經由一個或者多個焊塊電耦合到所述第二互連層。
14.根據權利要求8所述的方法，還包括將半導體裸片附著到所述互連層。
15.根據權利要求14所述的方法，其中: 所述半導體裸片在倒裝芯片配置中附著到所述互連層；以及 所述半導體裸片的有源側經由一個或者多個焊塊電耦合到所述互連層。
16.根據權利要求14所述的方法，還包括將多個裸片附著到所述互連層。
17.根據權利要求16所述的方法，其中: 所述多個半導體裸片在倒裝芯片配置中附著到所述互連層；以及所述多個半導體裸片中的每個半導體裸片的有源側經由一個或者多個焊塊電耦合到所述互連層。
18.根據權利要求14所述的方法，其中: 所述半導體裸片在 接線鍵合配置中附著到所述半導體襯底； 所述半導體裸片的無源側經由粘合劑附著到所述半導體襯底；以及 所述半導體裸片的有源側經由一個或者多個鍵合接線電耦合到所述互連層。
19.根據權利要求8所述的方法，還包括: 在所述互連層之上形成鈍化層；并且 在所述鈍化層中形成開口以暴露在所述半導體襯底的所述側部的所述部分之上的所述互連層。
20.根據權利要求8所述的方法，還包括: 將所述襯底耦合到所述半導體襯底，其中所述襯底經由多個焊球耦合到所述半導體襯底,并且其中所述多個焊球中的每個焊球位于對應溝槽內。
21.根據權利要求20所述的方法，其中所述襯底包括(i)印刷電路板或者(ii)封裝組件之一。
【文檔編號】H01L21/48GK103988294SQ201280060066
【公開日】2014年8月13日 申請日期:2012年10月10日 優(yōu)先權日:2011年10月10日
【發(fā)明者】A·吳, 衛(wèi)健群 申請人:馬維爾國際貿易有限公司