專利名稱：抗單粒子輻射mosfet器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)。
背景技術(shù)：
抗單粒子CMOS集成電路及制備方法，涉及集成電路技術(shù)領(lǐng)域。隨著空間技術(shù)以及核技術(shù)的發(fā)展，越來(lái)越多的電子設(shè)備需要在各種輻射環(huán)境下應(yīng)用。同時(shí)，隨著集成電路特征尺寸的縮小、器件頻率的提高以及工作電壓的降低，由單粒子所引起的軟錯(cuò)誤已成為影響集成電路可靠性的主要問(wèn)題之一。特別是單粒子撞擊電路敏感節(jié)點(diǎn)所引起的瞬態(tài)電流脈沖(SET)，將會(huì)引起邏輯電路功能發(fā)生錯(cuò)誤。在瞬態(tài)電流脈沖效應(yīng)中，電流脈沖的時(shí)間寬度是最主要的參數(shù)，所以如何降低瞬態(tài)電流脈沖寬度是降低軟錯(cuò)誤率的關(guān)鍵點(diǎn)。 針對(duì)由單粒子瞬態(tài)電流脈沖所引起的軟錯(cuò)誤，常用的加固方法可分為工藝加固、器件結(jié)構(gòu)加固、電路級(jí)加固以及冗余加固等，本發(fā)明主要為器件結(jié)構(gòu)加固。在器件結(jié)構(gòu)加固方面，現(xiàn)有的技術(shù)主要采用SOI技術(shù)。SOI MOS 器件分為部分耗盡(Partially D 印 leted, PD) SOI 和全耗盡(Fulldepleted, FD)S0I兩種。但浮體效應(yīng)是SOI技術(shù)的固有難題，它會(huì)引起器件閾值電壓漂移、寄生雙極管效應(yīng)、翹曲(kink)效應(yīng)、飽和區(qū)輸出電阻降低、漏端電流瞬態(tài)變化、劣化總劑量等問(wèn)題。同時(shí)，自加熱效應(yīng)也是SOI器件中的一個(gè)嚴(yán)重問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是，提供一種具有高抗單粒子的CMOS半導(dǎo)體集成電路及其制備方法。本發(fā)明解決所述技術(shù)問(wèn)題采用的技術(shù)方案是，抗單粒子輻射MOSFET器件，包括高濃度襯底、源漏區(qū)、外延層、外延層異型阱和外延層同型阱，阱為倒摻雜阱，在漏區(qū)的垂直下方設(shè)置有部分埋氧層；在外延層同一類型阱的下方設(shè)置有與外延層類型相反的埋層，與阱邊界形成PN結(jié)吸收層。所述倒摻雜阱是指采用先高能量大劑量注入離子到所需的深度，再低能量小劑量注入離子形成的阱。高溫退火，離子濃度最高的地方不是在表面，而是位于器件深處。進(jìn)一步的，所述外延層厚度為O. 5 μ πΓ5 μ m,所述埋層厚度為O. 2 μ πΓ2 μ m,濃度為 lel7cm 3 lel9cm 3。所述部分埋氧層厚度為20ηπΓ2 μ m。可以位于阱中，也可以延伸到阱外，可以是矩形，也可以是多邊形，柱形，不規(guī)則形狀等。本發(fā)明還提供抗單粒子輻射MOSFET器件制備方法，包括襯底準(zhǔn)備、外延層制備、淺槽隔離和P型倒摻雜阱、η型倒摻雜阱制備，其特征在于，在襯底制備以后，在襯底和外延層之間采用光刻工藝制備出與外延層類型相反的埋層；采用先高劑量高能注入離子到所需的深度，然后小劑量低能量注入離子，O. 5^1小時(shí)高溫推進(jìn)，形成倒摻雜的阱后，采用高能氧離子選擇注入形成部分埋氧層，采用標(biāo)準(zhǔn)CMOS工藝完成器件制備。部分埋氧層的制備步驟為光刻出部分埋氧層的區(qū)域，采用低注入劑量的氧離子進(jìn)行選擇注入，注入能量為180keV，此后在含氧量為O. 5%的氬氣氣氛中進(jìn)行退火，退火時(shí)間為O. 5^8個(gè)小時(shí)，溫度為1350°C，形成厚度為20ηπΓ2μπι左右的埋氧層。本發(fā)明的有益效果是，單粒子所產(chǎn)生的瞬態(tài)電流脈沖時(shí)間寬度縮小了一倍，脈沖高度縮小為原來(lái)的40%。相對(duì)于SOI器件，可有效減弱自熱效應(yīng)以及浮體效應(yīng)等。以下結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。


圖I為本發(fā)明所要實(shí)現(xiàn)器件的結(jié)構(gòu)示意圖。101為高濃度襯底(ρ+或η+)，102為低濃度外延層(P-或η-)，103 (或104)為第一種類型或第二種類型的倒摻雜阱，105為與 外延層反型的埋層(Ρ+或η+)，106為部分埋氧層，可以為矩形，也可以為梯形、多邊形、柱形等；107 (或109)為輕摻雜漏注入(P-或η-)，108為源漏區(qū)，110為槽隔離，可以為淺槽隔離，也可以為深槽隔離；111或112為阱電位接觸，201為阱與埋層形成的PN結(jié)。圖2為本發(fā)明所要實(shí)現(xiàn)器件的工藝流程示例圖。圖3為部分耗盡型以及全耗盡型SOI器件的結(jié)構(gòu)示意圖。其中，Ca)為部分耗盡SOI，(b)為全耗盡型SOI。圖中，201為二氧化硅層。圖4為單粒子轟擊PN結(jié)所產(chǎn)生的漏斗效應(yīng)原理圖。圖5為本發(fā)明的部分埋氧層的工作原理圖，可以看出，部分埋氧層的引入可抑制漏斗效應(yīng)，隔離電子空穴對(duì)。圖6為本發(fā)明的阱與埋層PN結(jié)收集電子空穴對(duì)的工作原理圖，可以看出PN結(jié)的存在可收集電子空穴對(duì)，削弱晶體管敏感節(jié)點(diǎn)收集電子空穴對(duì)。圖7為本發(fā)明的部分埋氧層的形成示意圖。圖8為本發(fā)明與體硅結(jié)構(gòu)器件瞬態(tài)電流脈沖的對(duì)比圖。圖9為本發(fā)明與SOI器件溫度效應(yīng)對(duì)比圖。圖10為本發(fā)明器件實(shí)施例I中倒摻雜P阱濃度示意圖。圖11為本發(fā)明在鐵電存儲(chǔ)器單元結(jié)構(gòu)中的應(yīng)用實(shí)例。
具體實(shí)施例方式本發(fā)明的工作原理高能粒子射入微電子器件后，將損失能量，由于高能粒子的直接作用以及二次離子的作用，導(dǎo)致目標(biāo)材料電離，在其軌跡上產(chǎn)生大量的電子空穴對(duì)。沒(méi)有電場(chǎng)時(shí)電離的電子空穴對(duì)都將重新復(fù)合，對(duì)電路的正常操作沒(méi)有影響。但存在電場(chǎng)時(shí)，粒子軌跡上的電子空穴對(duì)將會(huì)分離，被電極收集形成瞬時(shí)電流。電荷收集過(guò)程一般包括電子-空穴對(duì)在耗盡區(qū)的漂移、漏斗區(qū)的漂移以及擴(kuò)散過(guò)程，如圖4所示。在微電子器件中，反偏p/n結(jié)是電荷收集的敏感區(qū)域。這是因?yàn)榉雌玴/n結(jié)的耗盡區(qū)分布有很強(qiáng)的電場(chǎng)，該電場(chǎng)將通過(guò)電荷漂移收集電荷。在有反向偏壓的情況下，由于粒子軌跡上有高濃度的電子空穴對(duì)，耗盡層被中和，空間電荷區(qū)域被壓縮。當(dāng)耗盡層進(jìn)一步消失時(shí)，由于失去該層的屏蔽作用，反偏p/n結(jié)區(qū)域近似于導(dǎo)體，偏壓產(chǎn)生的電場(chǎng)推進(jìn)到襯底內(nèi)部，其電場(chǎng)等位線也向下沿著粒子軌跡延伸到耗盡層下數(shù)微米，成“漏斗”狀，稱之為漏斗效應(yīng)。漏斗效應(yīng)增加了電荷收集深度，使總的電荷收集量要比耗盡層中淀積的電荷高很多。本發(fā)明通過(guò)采用部分埋氧層，抑制了漏斗效應(yīng)，如圖5所示，降低了電荷的收集，降低單粒子所產(chǎn)生的瞬態(tài)脈沖電流的高度，而采用埋層與阱所形成的PN結(jié)，如圖6所示，收集電荷，有效降低脈沖電流的寬度。借助Synopsys公司的三維器件仿真軟件ISE對(duì)本發(fā)明器件結(jié)構(gòu)進(jìn)行了仿真，構(gòu)建了 130nm的NMOS器件，設(shè)定NMOS管為關(guān)斷狀態(tài)，漏端為敏感結(jié)點(diǎn)，仿真當(dāng)能量為L(zhǎng)ET=10MeV-cm2/mg的單粒子轟擊漏端PN結(jié)時(shí),漏端電流的變化情況,與體娃結(jié)構(gòu)進(jìn)行比較，結(jié)果如圖8所示，可以看出本發(fā)明提供的結(jié)構(gòu)，單粒子所產(chǎn)生的瞬態(tài)電流脈沖時(shí)間寬度縮小了一倍，脈沖高度縮小為原來(lái)的40%。另外，對(duì)本發(fā)明所提出的結(jié)構(gòu)的溫度效應(yīng)進(jìn)行了仿真，結(jié)果如圖9所示，可以看出相對(duì)于SOI器件，可有效減弱自熱效應(yīng)。
本發(fā)明針對(duì)CMOS半導(dǎo)體集成電路在單粒子輻射環(huán)境下產(chǎn)生單粒子效應(yīng)，特別是瞬態(tài)電流脈沖效應(yīng)而提出一種能有效提高其抗單粒子性能的器件結(jié)構(gòu)技術(shù)。該技術(shù)采用的部分埋氧層的制作方法通過(guò)以下實(shí)施例詳細(xì)描述，且以下實(shí)施例僅是說(shuō)明性的，本發(fā)明并不受這些實(shí)施例的限制。實(shí)施例I襯底為ρ+型硅片101，為硼摻雜，濃度為lel8Cm_3 ;砷摻雜，形成η+埋層105，厚度為I μ m，濃度為6el8Cm_3 ;外延生長(zhǎng)厚度約4. O μ m的外延層102，硼摻雜，濃度為lel6cm_3 ；光刻出N阱區(qū)，首先進(jìn)行劑量為5el3Cnr2，能量為2MeV的磷摻雜，而后再次進(jìn)行能量為O. 75MeV，劑量為5el2cm_2磷摻雜；光刻出P阱區(qū)，先進(jìn)行劑量為8el3cm_2，能量為I. 5MeV的硼摻雜，而后再次進(jìn)行能量為O. 3MeV,劑量為6el2cm_2硼摻雜,然后進(jìn)行30分鐘,溫度為1100°C的高溫退火，形成深度為3μπι的倒摻雜η阱103，p阱104，ρ阱濃度與深度的關(guān)系如圖10所不；完成深槽隔尚。光刻出部分埋氧層的區(qū)域，采用低注入劑量(約4Χ IO17CnT2)的氧離子進(jìn)行選擇注入，注入能量為180keV,此后在含氧量為O. 5%的IS氣氣氛中進(jìn)行退火,退火時(shí)間為4個(gè)小時(shí)，溫度為1350°C，形成厚度為SOnm左右的埋氧層，采用該方法可形成薄的埋氧層及低缺陷密度的頂層硅膜(N的含量小于I X IO16Cm-3, O的含量小于I X 1018cm_3)提高成品率，降低成本。然后再按照CMOS半導(dǎo)體集成電路標(biāo)準(zhǔn)工藝形成CMOS器件和集成電路，如圖I所示。本發(fā)明的部分埋氧層和P阱、η阱的形成是平行的步驟，既可先形成阱，亦可先形成部分埋氧層，各步驟順序的變換并非實(shí)質(zhì)性的差異。應(yīng)用實(shí)例在鐵電存儲(chǔ)器的設(shè)計(jì)中，鐵電存儲(chǔ)器單位為晶體管+鐵電電容的結(jié)構(gòu)(1T1C或2T2C)，如圖11所示，鐵電電容本身具有很強(qiáng)的抗單粒子的能力，但與鐵電電容相連的晶體管由于輻射所產(chǎn)生的瞬態(tài)電流脈沖導(dǎo)致鐵電電容信號(hào)重寫有可能是存儲(chǔ)信號(hào)翻轉(zhuǎn)的原因之一。采用本發(fā)明所提供的結(jié)構(gòu)可有效降低單粒子所引起的瞬態(tài)電流脈沖的高度，縮小脈沖時(shí)間寬度，使瞬態(tài)電流脈沖降低到鐵電電容的翻轉(zhuǎn)電流脈沖閾值以下，降低鐵電電容所存儲(chǔ)信息的翻轉(zhuǎn)概率，提高鐵電存儲(chǔ)器存儲(chǔ)單元的抗單粒子能力。本發(fā)明的說(shuō)明書已經(jīng)清楚的說(shuō)明本發(fā)明的原理及必要技術(shù)，普通技術(shù)人員完全能夠依據(jù)本發(fā)明的說(shuō)明書實(shí)施，故對(duì)于更具體的技術(shù)細(xì)節(jié)不再贅述。
權(quán)利要求
1.抗單粒子輻射MOSFET器件，包括高濃度襯底(101)、源漏區(qū)、外延層(102)、外延層異型阱(103)和外延層同型阱(104)，其特征在于，阱為倒摻雜阱；在漏區(qū)的垂直下方設(shè)置有部分埋氧層(106);在與外延層同一類型阱的下方設(shè)置有與外延層(102)類型相反的埋層(105)，與阱邊界形成PN結(jié)吸收層。
2.如權(quán)利要求I所述的抗單粒子輻射MOSFET器件，其特征在于，所述倒摻雜阱，采用先高能量大劑量注入離子到所需的深度，再低能量小劑量注入離子。高溫退火，離子濃度最高的地方不是在表面，而是位于器件深處。
3.如權(quán)利要求I所述的抗單粒子輻射MOSFET器件，其特征在于，所述埋層(105)厚度為 0. 2 u m 2 u m,濃度為 Ie 17cm 3 lel9cm 3。
4.如權(quán)利要求I所述的抗單粒子輻射MOSFET器件，其特征在于，所述部分埋氧層厚度為 20nm 2 u m。
5.抗單粒子輻射MOSFET器件制備方法，包括襯底制備、外延層制備、淺槽隔離和p阱、n阱制備，其特征在于，在襯底制備以后，在襯底和外延層之間采用光刻工藝制備出與外延層類型相反的埋層；在P阱、n阱制備完成后，采用高能氧離子選擇注入形成部分埋氧層，然后采用標(biāo)準(zhǔn)CMOS工藝完成器件制備。
6.如權(quán)利要求4所述的抗單粒子輻射MOSFET器件制備方法，其特征在于，部分埋氧層的制備步驟為光刻出部分埋氧層的區(qū)域，采用低注入劑量的氧離子進(jìn)行選擇注入，注入能量為180keV,此后在含氧量為0. 5%的IS氣氣氛中進(jìn)行退火,退火時(shí)間為4個(gè)小時(shí),溫度為1350°C，形成厚度為80nm左右的埋氧層。
全文摘要
抗單粒子輻射MOSFET器件及制備方法，涉及集成電路技術(shù)。本發(fā)明包括高濃度襯底、源漏區(qū)、外延層、外延層異型阱和外延層同型阱，阱為倒摻雜阱，在漏區(qū)的垂直下方設(shè)置有部分埋氧層；在外延層同一類型阱的下方設(shè)置有與外延層類型相反的埋層，與阱邊界形成PN結(jié)吸收層。本發(fā)明的有益效果是，單粒子所產(chǎn)生的瞬態(tài)電流脈沖時(shí)間寬度縮小了一倍，脈沖高度縮小為原來(lái)的40%。相對(duì)于SOI器件，可有效減弱自熱效應(yīng)以及浮體效應(yīng)等。
文檔編號(hào)H01L21/8238GK102969316SQ20121047038
公開日2013年3月13日 申請(qǐng)日期2012年11月20日 優(yōu)先權(quán)日2012年11月20日
發(fā)明者翟亞紅, 李平, 李威, 胡濱, 辜科 申請(qǐng)人:電子科技大學(xué)