晶體管及其形成方法
【專利摘要】一種晶體管及其形成方法，其中所述晶體管，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層表面的柵電極，所述柵電極具有中間區(qū)域和位于中間區(qū)域兩側(cè)的邊緣區(qū)域，所述柵電極的中間區(qū)域內(nèi)摻雜有功函數(shù)調(diào)節(jié)離子，使柵電極的中間區(qū)域的功函數(shù)與柵電極的邊緣區(qū)域的功函數(shù)不同。在固定的柵電壓下，提高了溝道區(qū)載流子的密度，提高了晶體管的性能。
【專利說(shuō)明】晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種晶體管及其形成方法。
【背景技術(shù)】
[0002]金屬-氧化物-半導(dǎo)體(MOS)晶體管是半導(dǎo)體制造中的最基本器件，其廣泛適用于各種集成電路中，根據(jù)主要載流子以及制造時(shí)的摻雜類型不同，分為NMOS和PMOS晶體管。
[0003]現(xiàn)有技術(shù)提供了一種MOS晶體管的制作方法。請(qǐng)參考圖1至圖3所示的現(xiàn)有技術(shù)的MOS晶體管的制作方法剖面結(jié)構(gòu)示意圖。
[0004]請(qǐng)參考圖1，提供半導(dǎo)體基底100，在所述半導(dǎo)體基底100內(nèi)形成隔離結(jié)構(gòu)101，所述隔離結(jié)構(gòu)101之間的半導(dǎo)體基底100為有源區(qū)，在所述有源區(qū)內(nèi)形成摻雜阱(未示出)。
[0005]然后，在所述隔離結(jié)構(gòu)101之間的半導(dǎo)體基底100上依次形成柵介質(zhì)層102和柵電極103，所述柵介質(zhì)層102和柵電極103構(gòu)成柵極結(jié)構(gòu)。
[0006]繼續(xù)參考圖1，進(jìn)行氧化工藝，形成覆蓋所述柵極結(jié)構(gòu)的氧化層104。
[0007]參考圖2，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底內(nèi)依次形成源/漏延伸區(qū)105，所述源/漏延伸區(qū)105通過(guò)輕摻雜離子注入形成。
[0008]參考圖3，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底上形成柵極結(jié)構(gòu)的側(cè)墻111。以所述柵極結(jié)構(gòu)為掩膜，進(jìn)行源/漏極離子注入(S/D implant)，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底100內(nèi)形成源區(qū)112和漏區(qū)113。
[0009]然而，現(xiàn)有形成的晶體管，柵電極103的功函數(shù)橫跨溝道區(qū)從源區(qū)112到漏區(qū)113是恒定的，不利于提高晶體管的性能。
[0010]在
【發(fā)明者】鮑宇, 平延磊 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司