專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種三維(3D)結(jié)構(gòu)的非易失性存儲(chǔ)器件及其制造方法。
背景技術(shù)：
盡管斷電，非易失性存儲(chǔ)器件仍保留儲(chǔ)存的數(shù)據(jù)。隨著具有以單層制造在硅襯底上的存儲(chǔ)器單元的2D結(jié)構(gòu)的存儲(chǔ)器件在提高集成度方面達(dá)到極限，提出了在硅襯底上垂直層疊存儲(chǔ)器單元的3D結(jié)構(gòu)的非易失性存儲(chǔ)器件。以下參照圖1描述現(xiàn)有的3D非易失性存儲(chǔ)器件的結(jié)構(gòu)和特點(diǎn)。圖1是說明現(xiàn)有的3D非易失性存儲(chǔ)器件的結(jié)構(gòu)的截面圖。如圖1所示，現(xiàn)有的3D非易失性存儲(chǔ)器件包括從襯底10突出的溝道CH和沿著溝道CH垂直層疊的多個(gè)存儲(chǔ)器單元MC。存儲(chǔ)器件還包括形成在多個(gè)存儲(chǔ)器單元MC之下的下選擇柵LSG和形成在多個(gè)存儲(chǔ)器單元MC之上的上選擇柵USG。位線BL被設(shè)置在上選擇柵USG之上并與溝道CH耦接。在這種結(jié)構(gòu)中，串聯(lián)耦接在下選擇柵LSG與上選擇柵USG之間的多個(gè)存儲(chǔ)器單元MC形成單元串STRING，并且單元串STRING布置在襯底10上。在圖1中，附圖標(biāo)記11、14以及17表示層間絕緣層，附圖標(biāo)記12表示下選擇線，附圖標(biāo)記15表示字線，以及 附圖標(biāo)記18表示上選擇線。此外，附圖標(biāo)記13和19表示柵絕緣層，附圖標(biāo)記16表示電荷阻擋層、電荷陷阱層和隧道絕緣層。以下簡單地描述了一種形成存儲(chǔ)器單元MC的方法。首先，在交替地形成多個(gè)導(dǎo)電層和多個(gè)層間絕緣層之后，通過刻蝕所述多個(gè)導(dǎo)電層和所述多個(gè)層間絕緣層來形成溝槽。在溝槽的內(nèi)壁上形成電荷阻擋層、電荷陷阱層和隧道絕緣層16之后，在溝槽內(nèi)填充溝道層。在這種制造工藝中，沿著每個(gè)溝道CH層疊的多個(gè)存儲(chǔ)器單元MC的電荷陷阱層是耦接的。這里，電荷陷阱層起實(shí)質(zhì)的數(shù)據(jù)倉庫的作用，以用于通過將電荷注入到數(shù)據(jù)倉庫或從數(shù)據(jù)倉庫對電荷放電來儲(chǔ)存數(shù)據(jù)。因此，在存儲(chǔ)器單元MC的電荷陷阱層耦接的現(xiàn)有結(jié)構(gòu)中，儲(chǔ)存在存儲(chǔ)器單元MC中的數(shù)據(jù)可能會(huì)因?yàn)閮?chǔ)存在一個(gè)存儲(chǔ)器單元MC中的電荷移動(dòng)到另一個(gè)存儲(chǔ)器單元MC而丟失。例如，如果電荷陷阱層由富硅的氮化物層(S1-richnitride layer)形成,則儲(chǔ)存的數(shù)據(jù)可能會(huì)因?yàn)閮?chǔ)存在電荷陷講層中的電荷移動(dòng)而丟失。為了防止儲(chǔ)存的數(shù)據(jù)丟失，電荷陷阱層可以由化學(xué)計(jì)量的氮化物形成。但是，如果電荷陷阱層由化學(xué)計(jì)量的氮化物形成，擦除操作速度會(huì)減慢
發(fā)明內(nèi)容
本發(fā)明的一個(gè)示例性實(shí)施例涉及一種具有改進(jìn)的擦除特性的半導(dǎo)體器件及其制造方法。在本發(fā)明的一個(gè)實(shí)施例中，一種半導(dǎo)體器件包括交替層疊的字線和層間絕緣層；溝道層，所述溝道層穿通字線和層間絕緣層；隧道絕緣層，所述隧道絕緣層包圍溝道層；以及第一電荷陷阱層，所述第一電荷陷阱層包圍隧道絕緣層，分別插入在字線與隧道絕緣層之間，以及被摻雜有第一雜質(zhì)。在本發(fā)明的另一個(gè)實(shí)施例中，一種制造半導(dǎo)體器件的方法包括以下步驟交替地形成第一材料層和第二材料層；形成穿通第一材料層和第二材料層的至少一個(gè)溝道層、以及包圍溝道層的電荷陷阱層；通過刻蝕第一材料層和第二材料層來形成暴露出第一材料層的縫隙；去除被縫隙暴露出的第一材料層；將第一雜質(zhì)注入到通過去除第一材料層暴露出的電荷陷阱層；以及在去除了第一材料層的區(qū)域中形成層間絕緣層或字線。在本發(fā)明的另一個(gè)實(shí)施例中，一種制造半導(dǎo)體器件的方法包括以下步驟交替地形成導(dǎo)電層和犧牲層；形成穿通導(dǎo)電層和犧牲層的至少一個(gè)溝道層、包圍溝道層且被摻雜第一雜質(zhì)的電荷陷阱層、以及包圍電荷陷阱層的電荷阻擋層；通過刻蝕導(dǎo)電層和犧牲層來形成暴露出犧牲層的縫隙；去除被縫隙暴露出的犧牲層；刻蝕通過去除犧牲層暴露出的電荷阻擋層；去除通過刻蝕電荷阻擋層暴露出的電荷陷阱層；以及在去除了犧牲層、電荷阻擋層以及電荷陷阱層的區(qū)域中形成層間絕緣層。


圖1是說明現(xiàn)有的3D非易失性存儲(chǔ)器件的結(jié)構(gòu)的截面圖；圖2是說明根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面
圖3是說明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；圖4是說明根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；圖5是說明根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；圖6是說明根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；圖7A至圖7C是說明制造根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體器件的方法的截面圖；圖8A至圖SC是說明制造根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體器件的方法的截面圖；圖9A至圖9C是說明制造根據(jù)本發(fā)明的第八實(shí)施例的半導(dǎo)體器件的方法的截面圖；圖10是說明應(yīng)用了根據(jù)本發(fā)明的第一至第八實(shí)施例的存儲(chǔ)器單元的一種非易失性存儲(chǔ)器件的結(jié)構(gòu)的截面圖；圖11是說明應(yīng)用了根據(jù)本發(fā)明的第一至第八實(shí)施例的存儲(chǔ)器單元的一種非易失性存儲(chǔ)器件的結(jié)構(gòu)的截面圖；圖12示出根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的存儲(chǔ)系統(tǒng)的結(jié)構(gòu)；以及圖13示出根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的計(jì)算系統(tǒng)的結(jié)構(gòu)。
具體實(shí)施方式
在下文中，將參照附圖詳細(xì)地描述本發(fā)明的一些示例性實(shí)施例。提供附圖是為了使本領(lǐng)域的技術(shù)人員能根據(jù)本發(fā)明的示例性實(shí)施例來實(shí)施和利用本發(fā)明。圖2是說明根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。在圖2中，出于描述目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。如圖2所示，根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件包括多個(gè)字線21和多個(gè)層間絕緣層22，所述多個(gè)字線21與所述多個(gè)層間絕緣層22交替地層疊；溝道層25，所述溝道層25穿通所述多個(gè)字線21和所述多個(gè)層間絕緣層22 ;隧道絕緣層24，所述隧道絕緣層24包圍溝道層25 ;以及第一電荷陷阱層23A，所述第一電荷陷阱層23A包圍隧道絕緣層24，并插入在所述多個(gè)字線21與隧道絕緣層24之間。第一電荷陷阱層23A包含雜質(zhì)。所述雜質(zhì)可以是諸如磷(P)的N型雜質(zhì)、諸如硼(B)的P型雜質(zhì)、碳(C)、鍺(Ge)、錫(Sn)和鉛(Pb)中的至少一種或它們的組合。 如果第一電荷陷阱層23A被摻雜如上所述的雜質(zhì)，則可以改善半導(dǎo)體器件的擦除特性。例如，如果氮化娃層被摻雜磷(P)，則可以從導(dǎo)帶向下約1. 4ev處形成深施主能級。因此，形成淺陷阱能級，且因而氮化硅層具有與富硅氮化物層相同的特性。結(jié)果，半導(dǎo)體器件可以具有改善的擦除特性。溝道層25可以具有完全填充或未完全填充的中心區(qū)域。在第一實(shí)施例中說明的是溝道層25的中心區(qū)域開放且絕緣層26填充在開放的中心區(qū)域中的情況。半導(dǎo)體器件還包括多個(gè)電荷阻擋層27，所述多個(gè)電荷阻擋層27插入在多個(gè)字線21和多個(gè)第一電荷陷阱層23A之間。具體地，半導(dǎo)體器件可以包括多個(gè)第一電荷阻擋層27B，所述多個(gè)第一電荷阻擋層27B包圍第二電荷陷阱層23B，并分別插入在所述多個(gè)第二電荷陷阱層23B與所述多個(gè)層間絕緣層22之間；以及多個(gè)第二電荷阻擋層27A，所述多個(gè)第二電荷阻擋層27A分別包圍所述多個(gè)字線21，并插入在字線21與層間絕緣層22之間，且每個(gè)第二電荷阻擋層27A位于字線21與第一電荷陷阱層23A之間。這里，可以省略第一電荷阻擋層27B，可以僅包括第二電荷阻擋層27A。半導(dǎo)體器件還可以包括多個(gè)第二電荷阻擋層23B，所述多個(gè)第二電荷阻擋層23B插入在多個(gè)層間絕緣層22與隧道絕緣層24之間。在這種情況下，電荷陷阱層23包括交替布置的第一電荷陷阱層23A和第二電荷陷阱層23B。第一電荷陷阱層23A用作存儲(chǔ)器單元中所包括的數(shù)據(jù)倉庫。另外，第二電荷陷阱層23B位于層疊的存儲(chǔ)器單元之間，且被配置成防止第一電荷陷講層23A中所俘獲的電荷移動(dòng)到另一個(gè)第一電荷陷講層23A。例如，第一電荷陷阱層23A被摻雜雜質(zhì)，且第二電荷陷阱層23B可以不被摻雜雜質(zhì)。在這種情況下，半導(dǎo)體器件可以具有改善的擦除速度，因?yàn)榈谝浑姾上葳鍖?3A具有與富硅氮化物層相同的特性。此外，半導(dǎo)體器件可以沒有改變地維持?jǐn)?shù)據(jù)保留特性，因?yàn)榈诙姾上葳鍖?3B沒有被摻雜雜質(zhì)。再例如，第一電荷陷阱層23A可以被摻雜第一類型的雜質(zhì)，而第二電荷陷阱層23B可以被摻雜與第一類型雜質(zhì)不同的第二類型的雜質(zhì)。在這種情況下，第一電荷陷阱層23A和第二電荷陷阱層23B可以起不同的作用，因?yàn)樗鼈兙哂胁煌奶匦?。如果第一電荷陷阱?3A被摻雜諸如磷(P)的N型雜質(zhì)，而第二電荷陷阱層23B被摻雜諸如硼(B)的P型雜質(zhì)，則可以改善擦除速度，因?yàn)榈谝浑姾上葳鍖?3A具有與富硅氮化物層相同的特性，并且半導(dǎo)體器件可以具有改善的數(shù)據(jù)保留特性，因?yàn)榈诙姾上葳鍖?3B防止電荷移動(dòng)。
圖3是說明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。在圖3中，出于說明目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。此外，為了簡便起見，省略了與之前的實(shí)施例重復(fù)的內(nèi)容的描述。如圖3所示，根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件可以包括具有納米點(diǎn)(nano-dot)的電荷陷阱層33。具體地，根據(jù)第二實(shí)施例的半導(dǎo)體器件包括電荷陷阱層33，在每個(gè)電荷陷講層33中布置有第一電荷陷講層33A和第二電荷陷講層33B,所述第一電荷陷阱層33A包括已注入了雜質(zhì)的納米點(diǎn)，所述第二電荷陷阱層33B包括未注入雜質(zhì)的納米點(diǎn)。在一些實(shí)施例中，第一電荷陷阱層33A和第二電荷陷阱層33B可以包括已注入了不同類型的雜質(zhì)的納米點(diǎn)。圖4是說明根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。在圖4，出于描述目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。如圖4所示，根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件可以包括具有納米點(diǎn)的第一電荷陷阱層43A和不具有納米點(diǎn)的第二電荷陷阱層43B。圖5是說明根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。在圖5中，出于描述目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。如圖5所示，根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件可以包括多個(gè)第一電荷陷阱層53和多個(gè)電荷阻擋層57。所述多個(gè)第一電荷陷阱層53被插入在各個(gè)字線51與隧道絕緣層54之間。所述多個(gè)電荷阻擋層57包圍第一電荷陷講層53,并且分別被插入在第一電荷陷阱層53與字線51之間。盡管未在圖5中示出，但是第一電荷陷阱層53可以包括已注入了雜質(zhì)的納米點(diǎn)。在這種結(jié)構(gòu)中，第一電荷陷阱層53被包括在每個(gè)存儲(chǔ)器單元中，但是不被包括在存儲(chǔ)器單元之間。即，包括在層疊的存儲(chǔ)器單元中的第一電荷陷阱層53彼此物理分開。因此，可以通過注入雜質(zhì)到第一電荷陷阱層53中來改善擦除速度，且也可以改善數(shù)據(jù)保留特性，因?yàn)榈谝浑姾上葜v層53彼此分開。圖6是說明根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。在圖6中，出于描述目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。如圖6所示，根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體器件還可以包括第三電荷陷阱層63C,每個(gè)第三電荷陷講層63C插入在第一電荷陷講層63A與電荷阻擋層67之間。這里,第三電荷陷阱層63C用作輔助子電荷陷阱層，以用于補(bǔ)充第一電荷陷阱層63A。第三電荷陷阱層63C可以由化學(xué)計(jì)量的氮化物形成。在這種情況下，每個(gè)存儲(chǔ)器單元具有包括第一電荷陷阱層63A和第三電荷陷阱層63C的層疊結(jié)構(gòu)，其中，所述第一電荷陷阱層63A已被注入了雜質(zhì)，且所述第三電荷陷阱層63C由化學(xué)計(jì)量的氮化物形成。這里，可以不將雜質(zhì)注入到第二電荷陷阱層63B中，或可以將與注入到第一電荷陷阱層63A中的雜質(zhì)不同類型的雜質(zhì)注入到第二電荷陷阱層63B中。此外，第一電荷陷阱層63A可以包括已注入了雜質(zhì)的納米點(diǎn)。圖7A至圖7C是說明制造根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體器件的方法的截面圖。在圖7A至7C中，出于描述目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。如圖7A所示，在形成有底層結(jié)構(gòu)的襯底(未示出)之上交替地形成多個(gè)第一材料層71和多個(gè)第二材料層72。
第一材料層71在隨后工藝中用來形成字線，且第二材料層72用來形成層間絕緣層，每個(gè)層間絕緣層用于將層疊的字線彼此分隔開。因此，第一材料層71的數(shù)目和第二材料72的數(shù)目由要層疊的存儲(chǔ)器單元的數(shù)目來確定。用于形成第一材料層71和第二材料層72的材料通過考慮第一材料層和第二材料層的作用以及制造第一材料層和第二材料層的工藝來確定。第一材料層71和第二材料層72可以由具有高刻蝕選擇性的材料形成。例如，第一材料層71可以由用于字線的導(dǎo)電層或犧牲層形成，第二材料層72可以由層間絕緣層或犧牲層形成。在第六實(shí)施例中，描述第一材料層71由諸如氮化物層的犧牲層形成，且第二材料層72由諸如氧化物層的層間絕緣層形成。通過刻蝕所述多個(gè)第一材料層71和所述多個(gè)第二材料層72來形成溝槽。在溝道的內(nèi)壁上形成電荷陷講層73。電荷陷講層73可以由未注入雜質(zhì)的材料層,例如未摻雜的氮化硅層或未摻雜的化學(xué)計(jì)量的氮化物來形成。在形成電荷陷阱層73之前，可以形成第一電荷阻擋層或犧牲層(未示出)。在電荷陷阱層73上形成隧道絕緣層74之后，在隧道絕緣層74上形成溝道層75。這里，可以以溝槽的中心區(qū)域開放或溝槽被完全填充的方式形成溝道層75。在圖7A中，示出的是溝槽的中心區(qū)域開放的情況。在溝槽的開放的中心區(qū)域中填充絕緣層76。如圖7B所示，通 過刻蝕多個(gè)第一材料層71和多個(gè)第二材料層72來形成縫隙S?？p隙S位于相鄰的溝槽之間。在這個(gè)附圖中，在形成縫隙S的工藝中經(jīng)刻蝕的第二材料層由附圖標(biāo)記“72A”來表示。將被縫隙S暴露出的多個(gè)第一材料層71凹陷。這里，被去除了第一材料層71的區(qū)域(在下文中稱作為凹陷區(qū)域)將電荷陷阱層的一部分暴露出來。在下文中，經(jīng)由凹陷區(qū)域暴露出的電荷陷阱層73的部分被稱作第一電荷陷阱層73A，而未經(jīng)由凹陷區(qū)域暴露出的電荷陷阱層73的其它部分被稱作第二電荷陷阱層73B。此外，如果如上所述在形成電荷陷阱層73之前形成第一電荷阻擋層，則經(jīng)由凹陷區(qū)域暴露出第一電荷阻擋層。在這種情況下，在隨后的雜質(zhì)摻雜工藝之前，刻蝕第一電荷阻擋層以暴露出電荷陷阱層73。因而，可以形成分別插入在第二電荷陷阱層73B與層間絕緣層72之間的第一電荷阻擋層(參見圖2中的27B)。如果在形成電荷陷阱層73之前形成犧牲層，則可以防止在將第一材料層71凹陷的工藝中暴露和破壞電荷陷阱層73。接著，將雜質(zhì)注入到經(jīng)由凹陷區(qū)域暴露出的第一電荷陷阱層73A中。例如，可以通過在包含摻雜劑氣體的氣氛下執(zhí)行熱處理工藝，來將雜質(zhì)注入到第一電荷陷阱層73A中。在一些實(shí)施例中，可以通過控制雜質(zhì)注入條件，在第一電荷陷阱層73A中注入雜質(zhì)到從表面開始的整個(gè)厚度內(nèi)或在某個(gè)厚度內(nèi)。如果在第一電荷陷阱層73A中注入雜質(zhì)在從表面開始的某個(gè)厚度內(nèi)，貝1J第一電荷陷講層73A可以具有未摻雜雜質(zhì)的電荷陷講層與摻雜雜質(zhì)的電荷陷阱層的層疊結(jié)構(gòu)。如上所述，由于僅在第一電荷陷阱層73A中注入雜質(zhì)，所以最后形成交替布置了摻雜雜質(zhì)的第一電荷陷阱層73A和未摻雜雜質(zhì)的第二電荷陷阱層73B的電荷陷阱層73。
如圖7C所示，在每個(gè)凹陷區(qū)域的內(nèi)部形成第二電荷阻擋層77。還可以在形成第二電荷阻擋層77之前形成第三電荷陷阱層(未示出)。例如，如果第三電荷陷阱層由化學(xué)計(jì)量的氮化物層形成，則可以最后形成這樣的電荷陷阱層這種電荷陷阱層具有包括化學(xué)計(jì)量的氮化物層和已注入了雜質(zhì)的氮化物層的層疊結(jié)構(gòu)，或者包括化學(xué)計(jì)量的氮化物層、已注入了雜質(zhì)的氮化物層和化學(xué)計(jì)量的氮化物層的層疊結(jié)構(gòu)。接著，通過在形成有第二電荷阻擋層77的凹陷區(qū)域內(nèi)填充導(dǎo)電層，來形成多個(gè)字線78。導(dǎo)電層可以是由鎢(W)形成的金屬層。在一些實(shí)施例中，可以通過重復(fù)數(shù)次沉積和刻蝕導(dǎo)電層的工藝，來形成字線78。接著，在縫隙S內(nèi)填充絕緣層79。在一些實(shí)施例中，可以不在縫隙S內(nèi)填充絕緣層，而可以通過僅在縫隙S的開放部分中形成絕緣層而在字線78之間形成氣隙(air gap)。因此，形成了包括電荷陷阱層73且沿著溝道層75層疊的多個(gè)存儲(chǔ)器單元，在所述電荷陷阱層73中交替地布置了摻雜雜質(zhì)的第一電荷陷阱層73A和未摻雜雜質(zhì)的第二電荷陷阱層73B?！ご送?，在第六實(shí)施例中，已經(jīng)描述了在形成未摻雜雜質(zhì)的電荷陷阱層73之后，僅在第一電荷陷阱層73A中注入雜質(zhì)的情況，但是本發(fā)明不限于這種情況。例如，在形成摻雜了第一類型(例如，P型)雜質(zhì)的電荷陷阱層73—諸如摻雜的氮化硅或摻雜的化學(xué)計(jì)量的氮化物之后，可以將第二類型(例如，N型)的雜質(zhì)注入到經(jīng)由凹陷區(qū)域暴露出的第一電荷陷阱層73A中。在這種情況下，第二類型的雜質(zhì)濃度可以比注入到第一電荷陷阱層73A中的第一類型的雜質(zhì)濃度高。如果，如上所述，過度注入第二類型的雜質(zhì)，則最后形成交替地布置了摻雜第二類型雜質(zhì)的第一電荷陷阱層73A和摻雜第一類型雜質(zhì)的第二電荷陷阱層73B的電荷陷阱層73。在一些實(shí)施例中，可以將第二類型的雜質(zhì)注入到如下程度，使得第二類型的雜質(zhì)的濃度可以抵消已注入到第一電荷陷阱層73A中的第一類型的雜質(zhì)的濃度。在這種情況下，最后形成交替地布置了未摻雜雜質(zhì)的第一電荷陷講層73A和摻雜第一類型雜質(zhì)的第二電荷陷阱層73B的電荷陷阱層73。圖8A至圖SC是說明制造根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體器件的方法的截面圖。在圖8A至SC中，出于說明目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。此外，為了簡化起見，省略與之前實(shí)施例重復(fù)的內(nèi)容的描述。如圖8A所示，在形成有底層結(jié)構(gòu)的襯底(未示出)之上交替地形成多個(gè)第一材料層81和多個(gè)第二材料層82。在第七實(shí)施例中，描述第一材料層82由用于字線的導(dǎo)電層、諸如摻雜的多晶娃層或摻雜的非晶硅層來形成，且第二材料層82由犧牲層、例如未摻雜的多晶硅層或未摻雜的非晶硅層來形成。這里，術(shù)語“摻雜的”意為已注入了諸如硼(B)的摻雜劑，而術(shù)語“未摻雜的”意為未注入任何摻雜劑。通過刻蝕多個(gè)第一材料層81和多個(gè)第二材料層82來形成溝槽。在溝槽的內(nèi)壁上形成電荷阻擋層87。在電荷阻擋層87上形成摻雜雜質(zhì)的電荷陷阱層83。例如，電荷陷阱層83可以由摻雜雜質(zhì)的材料層，諸如摻雜的氮化硅層或摻雜的化學(xué)計(jì)量的氮化物層來形成。如上所述，電荷陷阱層83包括交替布置的第一電荷陷阱層83A和第二電荷陷阱層83B。在電荷陷阱層83上形成隧道絕緣層84之后，在隧道絕緣層84上形成溝道層85。這里，如果將溝道層85形成為使得溝槽的中心區(qū)域開放，則在開放的中心區(qū)域內(nèi)填充絕緣層86。如SB所示，通過刻蝕所述多個(gè)第一材料層81和所述多個(gè)第二材料層82來形成位于相鄰的溝槽之間的縫隙S。在這個(gè)附圖中，在形成縫隙S的工藝中經(jīng)刻蝕的第一材料層由附圖標(biāo)記“81A”來表示。將由縫隙S暴露出的多個(gè)第二材料層82凹陷。被去除了第二材料層82的區(qū)域(在下文中，稱作為凹陷區(qū)域)將電荷阻擋層87暴露出來。通過刻蝕經(jīng)由凹陷區(qū)域暴露出的電荷阻擋層87，來形成每個(gè)插入在第一電荷陷阱層83A與字線81A之間的第一電荷阻擋層87A。在刻蝕電荷阻擋層87時(shí)也將第二電荷陷阱層83B暴露出來。去除經(jīng)由凹陷區(qū)域暴露出的第二電荷陷阱層83B，使得僅第一電荷陷阱層83A保留完整。例如，可以通過刻蝕來去除經(jīng)由凹陷區(qū)域暴露出的第二電荷陷阱層83B。在這種情況下，可以通過刻蝕工藝來去除第二電荷陷阱層83B，使得僅第一電荷陷阱層83A保留完
難
iF. O再例如，可以通過氧化來去除經(jīng)由凹陷區(qū)域暴露出的第二電荷陷阱層83B。如果將由氮化物層形成的電荷陷阱層氧化，則氧化了的層不起電荷陷阱層的作用，因?yàn)楦淖兞诵纬呻姾上葳鍖拥牟牧系奶匦?。因此，盡管已被氧化的第二電荷陷阱層83B保留下來，但是它不起電荷陷阱層的作用，且因而實(shí)質(zhì)上僅第一電荷陷阱層83A保留下來。因此，最后形成設(shè)置在各個(gè)字線81A與隧道絕緣層84之間且被摻雜了雜質(zhì)的多個(gè)第一電荷陷講層83A。如圖SC所示，在凹陷區(qū)域和縫隙S內(nèi)填充絕緣層88。為了改善間隙填充特性，可以通過重復(fù)沉積和刻蝕工藝多次來填充絕緣層88。此外，可以將由縫隙S暴露出的第一材料層81A硅化，以減小字線81A的電阻。在一些實(shí)施例中，可以不在縫隙S內(nèi)填充絕緣層，而通過僅在縫隙S的開放部分中形成絕緣層而在字線81A之間形成氣隙。因此，形成了包括多個(gè)第一電荷陷阱層83A且沿著溝道層85層疊的多個(gè)存儲(chǔ)器單元，所述多個(gè)第一電荷陷阱層83A被摻雜了雜質(zhì)且位于所述多個(gè)字線與隧道絕緣層84之間。在第七實(shí)施例中，已經(jīng)描述了去除第二電荷陷阱層83B的情況，但是本發(fā)明不限于這種情況。例如，在形成摻雜了第一類型(例如，N型)雜質(zhì)的電荷陷阱層83—諸如摻雜的氮化硅或摻雜的化學(xué)計(jì)量的氮化物之后，可以將第二類型(例如，P型)雜質(zhì)注入到經(jīng)由凹陷區(qū)域暴露出的第二電荷陷阱層83B中。例如，可以將第二類型的雜質(zhì)注入到如下程度，使得第二類型的雜質(zhì)濃度可以抵消已經(jīng)注入到第二電荷陷阱層83B中的第一類型的雜質(zhì)濃度。在這種情況下，最后形成交替地布置了摻雜第一類型雜質(zhì)的第一電荷陷講層83A和未摻雜雜質(zhì)的第二電荷陷講層83B的電荷陷阱層83。再例如，第二類型的雜質(zhì)濃度可以比已注入到第二電荷陷阱層83B中的第一類型的雜質(zhì)濃度高。如上所述，如果過度注入第二類型的雜質(zhì)，則最后形成交替地布置了摻雜第一類型雜質(zhì)的第一電荷陷阱層83A和摻雜第二類型雜質(zhì)的第二電荷陷阱層83B的電荷陷阱層83。圖9A至圖9C是說明制造根據(jù)本發(fā)明的第八實(shí)施例的半導(dǎo)體器件的方法的截面圖。在圖9A至圖9C中，出于描述目的，放大并示出了形成有存儲(chǔ)器單元的區(qū)域。如圖9A所示，在形成有底層結(jié)構(gòu)的襯底(未示出)之上交替地形成多個(gè)第一材料層91和多個(gè)第二材料層92。在第八實(shí)施例中，描述了第一材料層91由諸如氮化物層的犧牲層形成，且第二材料層92由諸如氧化物層的層間絕緣層形成。通過刻蝕多個(gè)第一材料層91和多個(gè)第二材料層92來形成溝槽。在溝槽的內(nèi)壁上形成電荷陷阱層93?？梢詫㈦姾上葳鍖?3形成為包括摻雜雜質(zhì)的納米點(diǎn)。在電荷陷阱層93上形成隧道絕緣層94之后，在隧道絕緣層94上形成溝道層95。如果溝道層95的中心區(qū)域開放，則在開放的中心區(qū)域中填充絕緣層96。如圖9B所示，通過刻蝕多個(gè)第一材料層91和多個(gè)第二材料層92來形成位于相鄰的溝槽之間的縫隙S。在附圖中，在形成縫隙S的工藝中經(jīng)刻蝕的第二材料層由附圖標(biāo)記“92A”來表示。將由縫隙暴露出的多個(gè)第一材料層91凹陷。被去除了第一材料層91的區(qū)域(在下文中，被稱作為凹陷區(qū)域)將第一電荷陷阱層93A暴露出來。注入雜質(zhì)到經(jīng)由凹陷區(qū)域暴露出的第一電荷陷阱層93A中。因而，將雜質(zhì)注入到第一電荷陷阱層93A中所包括的納米點(diǎn)中，使得最后形成交替地布置了包含摻雜雜質(zhì)的納米點(diǎn)的第一電荷陷阱層93A和包含未摻雜雜質(zhì)的納米點(diǎn)的第二電荷陷阱層93B的電荷陷阱層93。 如圖9C所示，在凹陷區(qū)域的內(nèi)部形成電荷阻擋層97?？梢栽谛纬呻姾勺钃鯇?7之前形成第三電荷陷阱層(未示出)。通過在形成有各個(gè)電荷阻擋層97的凹陷區(qū)域中填充導(dǎo)電層，來形成多個(gè)字線98。導(dǎo)電層可以是由鎢(W)形成的金屬層。接著，在縫隙S內(nèi)填充絕緣層99。在一些實(shí)施例中，不在縫隙S內(nèi)填充絕緣層，而可以通過僅在縫隙S的開放部分中形成絕緣層而在字線98之間形成氣隙。因而，形成包括電荷陷阱層93并沿著溝道層95層疊的多個(gè)存儲(chǔ)器單元，在所述電荷陷阱層93中，交替地布置了包含摻雜雜質(zhì)的納米點(diǎn)的第一電荷陷阱層93A和包含未摻雜雜質(zhì)的納米點(diǎn)的第二電荷陷阱層93B。已經(jīng)結(jié)合第八實(shí)施例描述了將納米點(diǎn)應(yīng)用到第六實(shí)施例的情況，但是不發(fā)明不限于這種情況。例如，也可以將納米點(diǎn)應(yīng)用到第七實(shí)施例。如果將納米點(diǎn)應(yīng)用到第七實(shí)施例，則形成包含已注入雜質(zhì)的納米點(diǎn)的電荷陷阱層。此外，已經(jīng)結(jié)合第八實(shí)施例描述了在形成包含納米點(diǎn)的電荷陷阱層93之后，僅將雜質(zhì)注入到第一電荷陷阱層93A中的情況，但是本發(fā)明不限于這種情況。例如，在形成不包含納米點(diǎn)的電荷陷阱層93之后，可以將雜質(zhì)注入到經(jīng)由凹陷區(qū)域暴露出的第一電荷陷阱層93A中，且可以通過利用注入的雜質(zhì)作為種子(seed)而使納米點(diǎn)僅包含在第一電荷陷講層93A中。圖10是說明應(yīng)用了根據(jù)本發(fā)明的第八實(shí)施例的存儲(chǔ)器單元的非易失性存儲(chǔ)器件的結(jié)構(gòu)的截面圖。在附圖中，為了便于描述，主要示出了柵極線，而未示出其余的層。
如圖10所示，根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的非易失性存儲(chǔ)器件包括溝道層CH，所述溝道層CH從包括源極區(qū)S的襯底SUB突出；以及多個(gè)存儲(chǔ)器單元FG，所述多個(gè)存儲(chǔ)器單元FG沿著溝道層CH層疊。具體地，非易失性存儲(chǔ)器件還包括全部順序?qū)盈B在襯底SUB之上的下選擇線LSL、多個(gè)字線WL以及上選擇線USL。在這種結(jié)構(gòu)中，單元串垂直于襯底SUB布置，且每個(gè)存儲(chǔ)器單元FG可以具有根據(jù)第一至第八實(shí)施例或它們的組合的結(jié)構(gòu)中的一種。圖11是說明應(yīng)用了根據(jù)本發(fā)明的第一至第八實(shí)施例的存儲(chǔ)器單元的非易失性存儲(chǔ)器件的結(jié)構(gòu)的截面圖。在圖11中，為了描述目的，主要示出了柵極線，未示出其余的層。如圖11所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件包括管道柵PG、層疊在管道柵PG之上的多個(gè)源極側(cè)字線S_WL和多個(gè)漏極側(cè)字線D_WL、形成在源極側(cè)字線S_WL之上的第一選擇線SLl以及形成在漏極側(cè)字線D_WL之上的第二選擇線SL2。非易失性存儲(chǔ)器件還包括溝道層和形成在管道柵PG內(nèi)的管道溝道層P_CH，所述溝道層包括與管道溝道層P_CH耦接的一對源極側(cè)溝道層S_CH和漏極側(cè)溝道層D_CH。源極側(cè)溝道層S_CH被形成從襯底突出并穿通多個(gè)源極側(cè)字線S_WL。漏極側(cè)溝道層D_CH被形成為從襯底突出并穿通多個(gè)漏極側(cè)字線D_WL。在這種結(jié)構(gòu)中，單元串以U形布置在襯底之上，且每個(gè)存儲(chǔ)器單元可以具有根據(jù)第一至第八實(shí)施例或它們的組合的結(jié)構(gòu)中的一種。圖12示出根據(jù)本發(fā) 明的一個(gè)示例性實(shí)施例的存儲(chǔ)系統(tǒng)的結(jié)構(gòu)。如圖12所示，根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)系統(tǒng)100包括非易失性存儲(chǔ)器件120和存儲(chǔ)控制器110。存儲(chǔ)控制器110被配置成控制非易失性存儲(chǔ)器件120，且可以包括SRAM111、中央處理單元(CPU)112、主機(jī)接口(I/F)113、ECC電路114以及存儲(chǔ)器接口(I/F)115。SRAM111用作CPUl 12的操作存儲(chǔ)器。CPUl 12針對存儲(chǔ)控制器110的數(shù)據(jù)交換執(zhí)行總體控制操作。主機(jī)I/F113配備有訪問存儲(chǔ)系統(tǒng)100的主機(jī)的數(shù)據(jù)交換協(xié)議。此外，ECCl 14電路檢測并校正從非易失性存儲(chǔ)器件120讀取的數(shù)據(jù)中所包括的錯(cuò)誤。存儲(chǔ)器I/F115與非易失性存儲(chǔ)器件120接口。存儲(chǔ)控制器110還可以包括用于儲(chǔ)存與主機(jī)接口的碼數(shù)據(jù)的ROM。如上述配置的存儲(chǔ)系統(tǒng)100可以是非易失性存儲(chǔ)器件120與控制器110結(jié)合的存儲(chǔ)卡或固態(tài)硬盤(SSD)。例如，如果存儲(chǔ)系統(tǒng)100是SSD，則存儲(chǔ)控制器110可以經(jīng)由諸如USB、MMC, PC1-E、SATA、PATA, SCS1、ESDI以及IDE的各種接口協(xié)議中一種與外部(例如，主機(jī))通信。圖13示出根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的計(jì)算系統(tǒng)的結(jié)構(gòu)。如圖13所示，根據(jù)本發(fā)明的示例性實(shí)施例的計(jì)算系統(tǒng)200可以包括全部與系統(tǒng)總線260電耦接的CPU220、RAM230、用戶接口 240、調(diào)制解調(diào)器250以及存儲(chǔ)系統(tǒng)210。如果計(jì)算系統(tǒng)200是移動(dòng)設(shè)備，則它還可以包括用于供應(yīng)操作電壓到計(jì)算系統(tǒng)200的電池。計(jì)算系統(tǒng)200還可以包括應(yīng)用芯片組、照相圖像處理器(CIS)、移動(dòng)DRAM等。存儲(chǔ)系統(tǒng)210可以包括諸如以上參照圖12描述的非易失性存儲(chǔ)器件212和存儲(chǔ)控制器211。
權(quán)利要求
1.一種半導(dǎo)體器件，包括字線和層間絕緣層，所述字線和所述層間絕緣層交替地層疊；溝道層，所述溝道層穿通所述字線和所述層間絕緣層；隧道絕緣層，所述隧道絕緣層包圍所述溝道層；第一電荷陷阱層，所述第一電荷陷阱層包圍所述隧道絕緣層，分別插入在所述字線與所述隧道絕緣層之間，并被摻雜第一雜質(zhì)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，還包括第二電荷陷阱層，所述第二電荷陷阱層包圍所述隧道絕緣層，并分別插入在所述層間絕緣層與所述隧道絕緣層之間。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第二電荷陷阱層被摻雜與所述第一雜質(zhì)不同類型的第二雜質(zhì)。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一電荷陷阱層包含納米點(diǎn)。
5.如權(quán)利要求1所述的半導(dǎo)體器件，還包括第三電荷陷阱層，所述第三電荷陷阱層分別插入在各個(gè)字線與所述層間絕緣層之間，并插入所述字線與所述第一電荷陷阱層之間。
6.如權(quán)利要求1所述的半導(dǎo)體器件，還包括電荷阻擋層，所述電荷阻擋層分別包圍所述第一電荷陷阱層，并分別插入在所述各個(gè)字線與所述層間絕緣層之間、以及所述字線與所述第一電荷陷阱層之間。
7.如權(quán)利要求1所述的半導(dǎo)體器件，還包括電荷阻擋層，所述電荷阻擋層分別包圍所述第二電荷陷阱層，且分別插入在所述第一電荷陷阱層與所述字線之間。
8.如權(quán)利要求1所述的半導(dǎo)體器件，還包括第一電荷阻擋層，所述第一電荷阻擋層插入在各個(gè)層間絕緣層與所述隧道絕緣層之間；以及第二電荷阻擋層，所述第二電荷阻擋層分別包圍所述第一電荷陷阱層，并分別插入在所述第一電荷陷阱層與所述字線之間。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一雜質(zhì)包括N型雜質(zhì)、P型雜質(zhì)、碳C、 鍺Ge、錫Sn以及鉛Pb或它們的組合中的至少一種。
10.一種制造半導(dǎo)體器件的方法，包括以下步驟交替地形成第一材料層和第二材料層；形成穿通所述第一材料層和所述第二材料層的至少一個(gè)溝道層、以及包圍所述溝道層的電荷陷阱層；通過刻蝕所述第一材料層和所述第二材料層來形成暴露出所述第一材料層的縫隙；去除被所述縫隙暴露出的所述第一材料層；將第一雜質(zhì)注入到通過去除所述第一材料層暴露出的所述電荷陷阱層中；以及在去除了所述第一材料層的區(qū)域中形成層間絕緣層或字線。
11.如權(quán)利要求10所述的方法，其中，所述電荷陷阱層由未摻雜雜質(zhì)的氮化物層形成。
12.如權(quán)利要求10所述的方法，其中，所述電荷陷阱層由被摻雜與所述第一雜質(zhì)不同類型的第二雜質(zhì)的氮化物層形成。
13.如權(quán)利要求10所述的方法，其中，所述電荷陷阱層由包含納米點(diǎn)的氮化物層形成。
14.如權(quán)利要求10所述的方法，還包括以下步驟在將所述第一雜質(zhì)注入到通過去除所述第一材料層暴露出的所述電荷陷阱層之后，利用所述第一雜質(zhì)作為種子，在所述電荷陷阱層內(nèi)形成納米點(diǎn)。
15.如權(quán)利要求10所述的方法，還包括以下步驟在去除了所述第一材料層的區(qū)域中形成所述字線之前，在去除了所述第一材料層的所述區(qū)域的內(nèi)部形成子電荷陷阱層。
16.如權(quán)利要求10所述的方法，還包括以下步驟在去除了所述第一材料層的區(qū)域中形成所述字線之前，在去除了所述第一材料層的所述區(qū)域的內(nèi)部形成電荷阻擋層。
17.如權(quán)利要求10所述的方法，其中，形成所述溝道層和所述電荷陷阱層的步驟包括以下步驟通過刻蝕所述第一材料層和所述第二材料層來形成溝槽；在所述溝槽的內(nèi)壁上形成所述電荷陷阱層；在所述電荷陷阱層上形成隧道絕緣層；以及在所述隧道絕緣層上形成所述溝道層。
18.如權(quán)利要求17所述的方法，還包括以下步驟在形成所述電荷陷阱層的步驟之前，在所述溝槽的內(nèi)壁上所述第一電荷阻擋層；以及在注入所述第一雜質(zhì)的步驟之前，刻蝕經(jīng)由去除了所述第一材料層的區(qū)域暴露出的所述第一電荷阻擋層；以及在摻雜所述第一雜質(zhì)的步驟之后，在去除了所述第一材料層的區(qū)域的內(nèi)部形成第二電荷阻擋層。
19.一種制造半導(dǎo)體器件的方法，包括以下步驟交替地形成導(dǎo)電層和犧牲層；形成穿通所述導(dǎo)電層和所述犧牲層的至少一個(gè)溝道層、包圍所述溝道層并被摻雜第一雜質(zhì)的電荷陷阱層、以及包圍所述電荷陷阱層的電荷阻擋層；通過刻蝕所述導(dǎo)電層和所述犧牲層來形成暴露出所述犧牲層的縫隙；去除經(jīng)由所述縫隙暴露出的所述犧牲層；刻蝕通過去除所述犧牲層暴露出的所述電荷阻擋層；去除通過刻蝕所述電荷阻擋層暴露出的所述電荷陷阱層；以及在去除了所述犧牲層、所述電荷阻擋層以及所述電荷陷阱層的區(qū)域中，形成層間絕緣層。
20.如權(quán)利要求19所述的方法，其中，去除所述電荷陷阱層的步驟包括刻蝕暴露出的所述電荷陷阱層。
21.如權(quán)利要求19所述的方法，其中，去除所述電荷陷阱層的步驟包括將暴露出的所述電荷陷阱層氧化。
22.如權(quán)利要求19所述的方法，其中，所述電荷陷阱層由包含納米點(diǎn)的氮化物層形成。
23.如權(quán)利要求19所述的方法，其中，形成所述溝道層、所述電荷陷阱層以及所述電荷阻擋層的步驟包括通過刻蝕所述導(dǎo)電層和所述犧牲層來形成溝槽；在所述溝槽的內(nèi)壁上形成所述電荷阻擋層；在所述電荷阻擋層上形成被摻雜所述第一雜質(zhì)的所述電荷陷阱層；在所述電荷陷阱層 上形成隧道絕緣層；以及在所述隧道絕緣層上形成所述溝道層。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件包括字線和層間絕緣層，所述字線和層間絕緣層交替地層疊；溝道層，所述溝道層穿通字線和層間絕緣層；隧道絕緣層，所述隧道絕緣層包圍溝道層；以及第一電荷陷阱層，所述第一電荷陷阱層包圍隧道絕緣層，分別插入在字線與隧道絕緣層之間，并被摻雜第一雜質(zhì)。
文檔編號H01L27/115GK103035651SQ20121037205
公開日2013年4月10日 申請日期2012年9月28日 優(yōu)先權(quán)日2011年10月5日
發(fā)明者李起洪, 皮昇浩, 樸寅洙 申請人:愛思開海力士有限公司