專利名稱：一種mos型功率半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，涉及MOS型半導(dǎo)體功率器件結(jié)構(gòu)。
背景技術(shù)：
在半導(dǎo)體功率器件的設(shè)計(jì)中，器件的結(jié)構(gòu)設(shè)計(jì)至關(guān)重要。合理的器件結(jié)構(gòu)設(shè)計(jì)可以有效的彌補(bǔ)材料缺陷、寄生效應(yīng)等對器件性能的影響，避免局部熱電和_■次擊穿的出現(xiàn)，從而防止器件失效、延長使用壽命、提高器件的可靠性。相反，不合理的器件結(jié)構(gòu)設(shè)計(jì)將嚴(yán)重制約著器件的可靠性。隨著集成度的增加和工藝線寬的減小，熱電效應(yīng)對功率器件造成的失效越加凸顯。對于金屬-氧化物-半導(dǎo)體(MOS)型功率器件，寄生晶體管開啟導(dǎo)致二次擊穿為器件失效的重要機(jī)理，并且，溝道越短，二次擊穿越容易發(fā)生。以N溝道LDMOS器件為例，如圖I 所示，其中I、2分別是器件的源端N型雜質(zhì)重?fù)诫s區(qū)(N+源區(qū))和P型雜質(zhì)重?fù)诫s區(qū)(P+接觸區(qū))，3是多晶硅柵電極，4是柵氧化層，5是漏端N型雜質(zhì)重?fù)诫s區(qū)(N+漏區(qū))，6、7和8分別是N型輕摻雜漂移區(qū)、P型襯底和P型阱區(qū)，T是寄生晶體管，R是寄生電阻。為了改善襯偏效應(yīng)和防止寄生晶體管導(dǎo)通，傳統(tǒng)的nLDMOS結(jié)構(gòu)將P阱通過高摻雜P區(qū)(P+接觸區(qū)2)引出與源極金屬短接，且N+源區(qū)I和P+接觸區(qū)2通常并排位于P型阱區(qū)8中并呈平行于多晶硅柵極3的條狀結(jié)構(gòu)。當(dāng)器件發(fā)生雪崩倍增時，大量空穴流經(jīng)源端N+區(qū)下方的P阱區(qū)，進(jìn)入P+接觸區(qū)。由于寄生電阻的存在，源端N+區(qū)的電位低于下方P阱處的電位。當(dāng)兩處電位差超過PN結(jié)導(dǎo)通電壓時，PN結(jié)正向?qū)?，寄生晶體管開啟。寄生晶體管的擊穿電壓Vceq遠(yuǎn)小于nLDMOS雪崩擊穿電壓VBK，因而出現(xiàn)負(fù)阻效應(yīng)，器件發(fā)生二次擊穿而破壞性失效。寄生晶體管開啟現(xiàn)象在MOS管導(dǎo)通時更加容易發(fā)生，嚴(yán)重縮小了器件安全工作區(qū)，降低了器件的可靠性。為了防止寄生晶體管開啟導(dǎo)致器件發(fā)生二次擊穿，器件設(shè)計(jì)人員通常對源端N+區(qū)下方的P型阱區(qū)做P型雜質(zhì)補(bǔ)充注入，形成P-body區(qū)，如圖2中9所示。由于P_body摻雜濃度較高，所以寄生電阻R較小，這樣可以加大寄生晶體管開啟的難度。上述熱電效應(yīng)對功率器件造成的失效不僅發(fā)生在LDMOS器件中，對于VDMOS、IGBT等器件，同樣具有上述現(xiàn)象。盡管器件設(shè)計(jì)者通過引入P-body區(qū)加大了寄生晶體管導(dǎo)通的難度，有效的降低了器件發(fā)生二次擊穿的可能性，但仍存在明顯的不足。首先，寄生晶體管依然存在，當(dāng)功率器件發(fā)生雪崩倍增或ESD放電產(chǎn)生大量空穴時，注入P型阱區(qū)的空穴電流足夠大，寄生晶體管依然會開啟形成二次擊穿，導(dǎo)致器件破壞性失效，器件的可靠性受到很大的制約；再者，P-body區(qū)的引入增加了器件制造工藝程序，有時還要專門增加一道掩膜版，增加了制造成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對MOS型功率半導(dǎo)體器件在發(fā)生雪崩倍增或ESD放電等情況下觸發(fā)寄生晶體管開啟發(fā)生二次擊穿，致使功率器件破壞性失效，使用壽命減小、可靠性降低的問題，提供一種高可靠的功率半導(dǎo)體器件結(jié)構(gòu)。本發(fā)明能大大減小MOS型功率器件寄生晶體管的開啟幾率，從而有效的防止了器件二次擊穿的發(fā)生，擴(kuò)大了器件安全工作區(qū)，提高了器件的可靠性。本發(fā)明的技術(shù)方案是一種MOS型功率半導(dǎo)體器件，包括陰極結(jié)構(gòu)(本領(lǐng)域技術(shù)人員應(yīng)當(dāng)知道，因?yàn)榧s定俗成的原因，功率半導(dǎo)體器件使用時的低電位端，有的被稱為陰極，也有的被稱為源極，在本發(fā)明中姑且統(tǒng)一稱之為陰極)；如圖3至5所示，所述陰極結(jié)構(gòu)包括P型阱區(qū)8和位于P型阱區(qū)8中的N型雜質(zhì)重?fù)诫s區(qū)I和P型雜質(zhì)重?fù)诫s區(qū)2 ;所述N型雜質(zhì)重?fù)诫s區(qū)I和P型雜質(zhì)重?fù)诫s區(qū)2在P型阱區(qū)8中沿整個器件的寬度方向(即平行于器件多晶硅柵極3的方向)呈交替間隔分布，且N型雜質(zhì)重?fù)诫s區(qū)I和P型雜質(zhì)重?fù)诫s區(qū)2表面均與陰極金屬相接觸。在本發(fā)明所述的高可靠功率半導(dǎo)體器件中，所述具有MOS型結(jié)構(gòu)的功率器件包括 N型溝道和P型溝道的LDM0S、VDM0S、IGBT和LIGBT等具有MOS型結(jié)構(gòu)的柵控器件。其中P型阱區(qū)8任意兩個相鄰的N型雜質(zhì)重?fù)诫s區(qū)I和P型雜質(zhì)重?fù)诫s區(qū)2的寬度可以相同，也可以不相同。整個器件可采用采用硅、碳化硅、氮化鎵或砷化鎵半導(dǎo)體材料制成，或采用絕緣層上半導(dǎo)體材料制成。本發(fā)明提供的MOS型功率半導(dǎo)體器件，與常規(guī)MOS型功率半導(dǎo)體器件唯一不同點(diǎn)是，P型阱區(qū)引出與金屬電極形成歐姆接觸的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I的結(jié)構(gòu)不同。常規(guī)MOS型功率半導(dǎo)體器件的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I在P型阱區(qū)8中呈平行于器件寬度方向的條狀結(jié)構(gòu)，而本發(fā)明提供的MOS型功率半導(dǎo)體器件的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I在P型阱區(qū)8中不再是平行于器件寬度方向的條狀結(jié)構(gòu)，而是沿器件寬度方向二者呈交替間隔分布。為了使本發(fā)明技術(shù)更加清楚明白，現(xiàn)以nLDMOS結(jié)構(gòu)對本發(fā)明進(jìn)行詳細(xì)闡述。運(yùn)用本發(fā)明的nLDMOS結(jié)構(gòu)如圖3所示，其中1、2分別是器件的源端N型雜質(zhì)重?fù)诫s區(qū)(以下簡稱N+源區(qū))和P型雜質(zhì)重?fù)诫s區(qū)(以下簡稱P+接觸區(qū))，3是多晶硅柵電極，4是柵氧化層，5是漏端N型雜質(zhì)重?fù)诫s區(qū)，6、7和8分別是N型輕摻雜漂移區(qū)、P型襯底和P型阱區(qū)。當(dāng)器件發(fā)生雪崩倍增或ESD放電等產(chǎn)生大量空穴時，由于本發(fā)明源端P+接觸區(qū)與溝道反型區(qū)直接接觸，絕大多數(shù)空穴直接從溝道反型區(qū)直接進(jìn)入P+接觸區(qū)，然后從電極流出，只有極少數(shù)空穴可以流經(jīng)N+源區(qū)下方的P阱區(qū)，再進(jìn)入P+接觸區(qū)。相比于傳統(tǒng)的nLDMOS結(jié)構(gòu)，一方面，通過改變空穴電流的路徑，使空穴電流避開了 N+源區(qū)下面的P型阱區(qū)，直接進(jìn)入P+接觸區(qū)，避免了寄生晶體管的開啟；另一方面，可以通過設(shè)計(jì)N+源區(qū)、P+接觸區(qū)的寬度，使N+源區(qū)下端的P型阱區(qū)到P+接觸區(qū)的空穴路徑遠(yuǎn)小于傳統(tǒng)nLDMOS結(jié)構(gòu)的路徑，這樣寄生電阻R遠(yuǎn)小于傳統(tǒng)nLDMOS結(jié)構(gòu)的寄生電阻，加上只有極少數(shù)空穴流經(jīng)此路徑，寄生晶體管導(dǎo)通的概率大大降低。因此本發(fā)明大大降低了 nLDMOS發(fā)生二次擊穿的可能性，擴(kuò)大了器件的安全工作區(qū)，提高了器件的可靠性。同時，由于N+源區(qū)與柵電極重疊面積減小，寄生柵源電容也減小了。除此之外，本發(fā)明提供的MOS型功率半導(dǎo)體器件在制造過程中完全不用更改、增加任何工藝步驟，只需改動N+源區(qū)、P+接觸區(qū)的注入掩膜版，即可贏得器件可靠性的巨大改善，簡單易行。由以上分析，此結(jié)構(gòu)同樣適用了 P型溝道器件。綜上所述，本發(fā)明產(chǎn)生的有益效果為
本發(fā)明將常規(guī)MOS型功率半導(dǎo)體器件中并排位于P型阱區(qū)內(nèi)沿器件寬度方向呈條狀結(jié)構(gòu)的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I改變成沿器件寬度方向呈交替間隔分布。由于P型雜質(zhì)重?fù)诫s區(qū)2與溝道反型區(qū)直接接觸，當(dāng)器件發(fā)生雪崩擊穿等產(chǎn)生大量空穴時，絕大多數(shù)空穴從溝道反型區(qū)直接進(jìn)入P型雜質(zhì)重?fù)诫s區(qū)2，大大減小了寄生晶體管的開啟幾率，從而有效的防止了器件二次擊穿的發(fā)生，擴(kuò)大了器件安全工作區(qū)，提高了器件的可靠性。同時，由于N型雜質(zhì)重?fù)诫s區(qū)I與柵電極重疊面積減小，寄生柵源電容相比傳統(tǒng)結(jié)構(gòu)減少約二分之一。最后，本發(fā)明提供的MOS型功率半導(dǎo)體器件在制造過程中完全不用更改、增加任何工藝步驟，只需改動P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I的注入掩膜版，即可贏得器件可靠性的巨大改善，簡單易行。本發(fā)明所提供的高可靠的功率半導(dǎo)體器件結(jié)構(gòu)可用于N型溝道和P型溝道的LDM0S、VDM0S、IGBT、LIGBT等具有MOS型結(jié)構(gòu)的功率器件結(jié) 構(gòu)中。


圖I是傳統(tǒng)的nLDMOS結(jié)構(gòu)。圖2是傳統(tǒng)弓丨入P-body區(qū)的nLDMOS結(jié)構(gòu)。圖3是運(yùn)用本發(fā)明的nLDMOS結(jié)構(gòu)。圖4是運(yùn)用本發(fā)明的VDMOS結(jié)構(gòu)。圖5是運(yùn)用本發(fā)明的LIGBT結(jié)構(gòu)。
具體實(shí)施例方式為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明提供的MOS型功率半導(dǎo)體器件，改變了傳統(tǒng)MOS型功率器件陰極結(jié)構(gòu)中與陰極金屬接觸的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I的結(jié)構(gòu)。將常規(guī)MOS型功率半導(dǎo)體器件中并排位于P型阱區(qū)內(nèi)沿器件寬度方向呈條狀結(jié)構(gòu)的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I改變成沿器件寬度方向呈交替間隔分布。本發(fā)明通過改變P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I的結(jié)構(gòu)進(jìn)而改變了空穴電流的路徑，大大降低了器件中寄生晶體管開啟導(dǎo)致器件二次擊穿的概率，擴(kuò)大了器件的安全工作區(qū)，提高了器件可靠性，且使柵源電容減小約一半。此外本發(fā)明提供的MOS型功率半導(dǎo)體器件在制造過程中無需更改、增加任何工藝步驟，只需改動P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)I的注入掩膜版，即可贏得器件可靠性的巨大改善，簡單易行。本發(fā)明可用于N型溝道和P型溝道的LDMOS、VDMOS, IGBT等具有MOS型結(jié)構(gòu)的功率器件中，以N型溝道器件為例，如圖3 5所示。圖I給出了傳統(tǒng)的nLDMOS結(jié)構(gòu)，其中1、2分別是器件的源端N型雜質(zhì)重?fù)诫s區(qū)和P型雜質(zhì)重?fù)诫s區(qū)，3是多晶硅柵電極，4是柵氧化層，5是漏端N型雜質(zhì)重?fù)诫s區(qū)，6、7和8分別是N型輕摻雜漂移區(qū)、P型襯底和P型阱區(qū)，T是寄生晶體管，R是寄生電阻。圖2給出了在源端N+區(qū)下方引入P-body區(qū)的nLDMOS結(jié)構(gòu)，其中9是P-body區(qū)。對于這兩種傳統(tǒng)的結(jié)構(gòu)，P+區(qū)遠(yuǎn)離溝道反型區(qū)，當(dāng)器件發(fā)生雪崩擊穿或ESD放電等產(chǎn)生大量空穴時，空穴流經(jīng)寄生電阻R，促使寄生晶體管導(dǎo)通導(dǎo)致器件發(fā)生二次擊穿，器件破壞性失效。這嚴(yán)重影響了器件的可靠性，為器件的工作帶來了隱患，且這種影響將隨著溝道長度的縮短越加凸顯，嚴(yán)重影響了功率器件向小尺寸方向發(fā)展。圖3給出了運(yùn)用本發(fā)明的nLDMOS結(jié)構(gòu)。其中1、2分別是器件的源端N型雜質(zhì)重?fù)诫s區(qū)和P型雜質(zhì)重?fù)诫s區(qū)，3是多晶硅柵電極，4是柵氧化層，5是漏端N型雜質(zhì)重?fù)诫s區(qū)，
6、7和8分別是N型輕摻雜漂移區(qū)、P型襯底和P型阱區(qū)。此結(jié)構(gòu)采用多個N+源區(qū)和P+接觸區(qū)相互間隔且與柵電極垂直的排列方式。由于P+接觸區(qū)與溝道反型區(qū)直接接觸，當(dāng)器件發(fā)生雪崩擊穿或ESD放電等產(chǎn)生大量空穴時，絕大多數(shù)空穴直接從溝道反型區(qū)進(jìn)入P+接觸區(qū)，避免了流經(jīng)寄生電阻R，從而大大降低了寄生晶體管導(dǎo)通導(dǎo)致器件二次擊穿的概率。因此擴(kuò)大了器件的安全工作區(qū)、提高了器件的可靠性。同時，由于源端N+區(qū)與柵電極的接觸面積減小了約二分之一，也使柵源電容減小約二分之一。圖4給出了運(yùn)用本發(fā)明的N型溝道VDMOS結(jié)構(gòu)。其中1、2分別是器件的源端N型 雜質(zhì)重?fù)诫s區(qū)和P型雜質(zhì)重?fù)诫s區(qū)，3是多晶硅柵電極，4是柵氧化層，5是漏端N型雜質(zhì)重?fù)诫s區(qū)，8和10分別是P型阱區(qū)和N型輕摻雜區(qū)。圖5給出了運(yùn)用本發(fā)明的N型溝道LIGBT結(jié)構(gòu)。其中1、2分別是器件的發(fā)射極N型雜質(zhì)重?fù)诫s區(qū)和P型雜質(zhì)重?fù)诫s區(qū)，3是多晶硅柵電極，4是柵氧化層，6和8分別是N型輕摻雜區(qū)和P型阱區(qū)，11是集電極P型雜質(zhì)重?fù)诫s區(qū)。運(yùn)用本發(fā)明所述的高可靠功率半導(dǎo)體器件，所述的器件源端與金屬電極接觸的N+區(qū)I和P+區(qū)2寬度可相同或者不同；同時，所述具有MOS型結(jié)構(gòu)的功率器件，可在硅材料、絕緣體上娃制成。綜上所述，本發(fā)明提供了一種高可靠的半導(dǎo)體功率器件結(jié)構(gòu)，其大大降低了 MOS型功率器件寄生晶體管開啟導(dǎo)致器件發(fā)生二次擊穿的幾率。相比傳統(tǒng)的器件結(jié)構(gòu)，采用此結(jié)構(gòu)的功率器件具有較大的安全工作區(qū)，較小的柵源寄生電容，較高的可靠性。本發(fā)明可用于N型溝道和P型溝道的LDMOS、VDMOS, IGBT等具有MOS型結(jié)構(gòu)的功率器件中。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡是本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種MOS型功率半導(dǎo)體器件，包括陰極結(jié)構(gòu)；所述陰極結(jié)構(gòu)包括P型阱區(qū)(8)和位于P型阱區(qū)(8)中的N型雜質(zhì)重?fù)诫s區(qū)(I)和P型雜質(zhì)重?fù)诫s區(qū)(2);其特征在于，所述N型雜質(zhì)重?fù)诫s區(qū)(I)和P型雜質(zhì)重?fù)诫s區(qū)(2)在P型阱區(qū)(8)中沿整個器件的寬度方向呈交替間隔分布，且N型雜質(zhì)重?fù)诫s區(qū)(I)和P型雜質(zhì)重?fù)诫s區(qū)(2)表面均與陰極金屬相接觸。
2.根據(jù)權(quán)利要求I所述的MOS型功率半導(dǎo)體器件，其特征在于，所述P型阱區(qū)(8)任意兩個相鄰的N型雜質(zhì)重?fù)诫s區(qū)(I)和P型雜質(zhì)重?fù)诫s區(qū)(2 )的寬度相同。
3.根據(jù)權(quán)利要求I所述的MOS型功率半導(dǎo)體器件，其特征在于，所述P型阱區(qū)(8)任意兩個相鄰的N型雜質(zhì)重?fù)诫s區(qū)(I)和P型雜質(zhì)重?fù)诫s區(qū)(2 )的寬度不相同。
4.根據(jù)權(quán)利要求I所述的MOS型功率半導(dǎo)體器件，其特征在于，所述MOS型功率半導(dǎo)體器件為MOS型柵控器件，包括N溝道或P溝道的LDMOS、VDMOS、IGBT和LIGBT。
5.根據(jù)權(quán)利要求I所述的MOS型功率半導(dǎo)體器件，其特征在于，所述MOS型功率半導(dǎo)體器件采用硅、碳化硅、氮化鎵或砷化鎵半導(dǎo)體材料制成，或采用絕緣層上半導(dǎo)體材料制成。
全文摘要
一種MOS型功率半導(dǎo)體器件，屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。本發(fā)明將常規(guī)MOS型功率半導(dǎo)體器件中并排位于P型阱區(qū)內(nèi)沿器件寬度方向呈條狀結(jié)構(gòu)的P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)1改變成沿器件寬度方向呈交替間隔分布。本發(fā)明能夠大大減小寄生晶體管的開啟幾率，從而有效的防止器件二次擊穿的發(fā)生，擴(kuò)大器件安全工作區(qū)，提高器件的可靠性。同時，本發(fā)明寄生柵源電容相比傳統(tǒng)結(jié)構(gòu)減少約二分之一。最后，本發(fā)明在制造過程中只需改動P型雜質(zhì)重?fù)诫s區(qū)2和N型雜質(zhì)重?fù)诫s區(qū)1的注入掩膜版，即可贏得器件可靠性的巨大改善，簡單易行。
文檔編號H01L29/06GK102832249SQ201210333289
公開日2012年12月19日 申請日期2012年9月11日 優(yōu)先權(quán)日2012年9月11日
發(fā)明者喬明, 何逸濤, 溫恒娟, 向凡, 周鋅, 吳文杰, 張波 申請人:電子科技大學(xué)