專利名稱：三維集成半導體系統(tǒng)和形成該三維集成半導體系統(tǒng)的方法
技術領域：
本公開涉及利用三維(3D)集成技術的接合半導體結構，并且涉及通過這種方法形成的接合半導體結構。更具體地說，本公開涉及包括至少ー個光敏器件和絕緣體上半導體(SeOI)基板的至少一部分的三維集成半導體系統(tǒng)，并涉及形成這種三維集成半導體系統(tǒng)的方法。
背景技術：
兩個或更多個半導體結構的三維(3D)集成可以對微電子應用產生許多益處。例如，微電子組件的3D集成可以獲得改進的電性能和功耗，同時縮減器件覆蓋區(qū)(footprint)的面積。例如，參見P. Garrou等人的“ The Handbook of 3DIntegration, ”Wiley-VCH (2008)。半導體結構的3D集成可以通過將半導體管芯(die)附接至一個或更多個附加半導體管芯(即，管芯至管芯(D2D))、將半導體管芯附接至一個或更多個半導體晶片(即，管芯至晶片(D2W))、以及將半導體晶片附接至一個或更多個附加半導體晶片(即，晶片至晶片(W2W))，或它們的組合而發(fā)生。雖然三維集成技術已經成功地應用于電子集成電路，但本領域仍存在對三維集成光子集成電路系統(tǒng)和形成這種系統(tǒng)的方法的需要。

發(fā)明內容
提供本發(fā)明內容，以按簡化形式來介紹構思的選擇。下面，在本公開的實施例實施方式的詳細描述中，對這些構思進行更詳細描述。本發(fā)明內容部分不是g在標識所要求保護的主g的關鍵特征或必要特征，也不是g在被用于限制所要求保護的主g的范圍。在一些實施方式中，本公開包括三維集成半導體系統(tǒng)。該系統(tǒng)包括絕緣體上半導體(SeOI)基板，該SeOI基板包括半導體材料層，和電絕緣材料層，該電絕緣材料層與半導體材料層的主表面相鄰地設置。該系統(tǒng)還包括至少ー個光敏器件，該至少ー個光敏器件形成在SeOI基板的半導體材料層上；和至少ー個光學互連，該至少ー個光學互連包括SeOI基板的半導體材料層的一部分。該至少ー個光學互連可操作地耦接至該至少ー個光敏器件。該系統(tǒng)還包括至少ー個電流/電壓轉換器，該至少一個電流/電壓轉換器形成在SeOI基板的半導體材料層上。至少一條電通路在至少ー個光敏器件與至少ー個電流/電壓轉換器之間延伸。至少ー個半導體器件接合在SeOI基板上，并且至少一條電通路在至少ー個電流/電壓轉換器與接合在SeOI基板上的至少ー個半導體器件之間延伸。在附加實施方式中，本公開包括制造這種三維集成半導體系統(tǒng)的方法。例如，制造三維集成半導體系統(tǒng)的方法可以包括以下步驟在絕緣體上半導體(SeOI)基板的半導體材料層上形成至少ー個光敏器件?？梢孕纬芍辽侃`個波導，該至少ー個波導包括SeOI基板的半導體材料層的一部分。該至少一個波導可以與至少ー個光敏器件可操作地耦接。至少ー個電流/電壓轉換器可以形成在SeOI基板的半導體材料層上，并且該至少ー個光敏器件和該至少ー個電流/電壓轉換器可以彼此可操作地耦接。至少ー個半導體器件可以接合在SeOI基板上，并且該至少ー個電流/電壓轉換器和接合在SeOI基板上的該至少一個半導體器件可以彼此可操作地耦接。


雖然本說明書以特別指出并清楚地要求保護被看作本發(fā)明實施方式的內容的權利要求書結束，但當結合附圖閱讀時，根據對本公開的實施方式的具體示例的描述，本公開的實施方式的優(yōu)點可以更容易地被確定。其中圖I是絕緣體上半導體(SeOI)基板的簡化且示意性例示的橫截面?zhèn)纫晥D；圖2是例示在圖I的SeOI基板上制造的光敏器件和電流/電壓轉換器的簡化且示意性例示的橫截面?zhèn)纫晥D；
圖3是波導的簡化且示意性例示的立體圖，該波導包括圖2的SeOI基板的半導體材料的一部分；圖4是例示三維集成半導體系統(tǒng)的簡化且示意性例示的橫截面?zhèn)纫晥D，該三維集成半導體系統(tǒng)包括在圖2的結構上接合的并與圖2的結構可操作地耦接的多個半導體器件；圖5是例示與圖4的三維集成半導體系統(tǒng)相似的另一三維集成半導體系統(tǒng)的簡化且示意性例示的橫截面?zhèn)纫晥D，但其中，SeOI基板的一部分、光敏器件，以及電流/電壓轉換器相對于圖4的結構倒置；圖6是例示與圖4的三維集成半導體系統(tǒng)相似的另一三維集成半導體系統(tǒng)的簡化且示意性例示的橫截面?zhèn)纫晥D，但還包括制造在SeOI基板上并且與第一光敏器件可操作地耦接的附加光敏器件；圖7是硅上鍺發(fā)射器器件的簡化且示意性例示的橫截面?zhèn)纫晥D，其可以被采用為圖6所示的附加光敏器件；圖8是例示與圖5的三維集成半導體系統(tǒng)相似的另一三維集成半導體系統(tǒng)的簡化且示意性例示的橫截面?zhèn)纫晥D，但還包括垂直地接合在圖5的結構上并且與第一光敏器件可操作地耦接的附加光敏器件；圖9是例示與圖8的三維集成半導體系統(tǒng)相似的另一三維集成半導體系統(tǒng)的簡化且示意性例示的橫截面?zhèn)纫晥D，但還包括如圖6所示的制造在SeOI基板上并且與第一光敏器件可操作地耦接的附加光敏器件；以及圖10是包括電磁收發(fā)器的三維集成半導體系統(tǒng)的簡化示意圖。
具體實施例方式本文呈現的例示并非意指任何特定半導體結構、器件、系統(tǒng)或方法的實際視圖，而僅僅是用于描述本公開的實施方式的理想化表示。本文使用的任何標題都不應視為限制如下面權利要求書及其合法等同物所限定的本發(fā)明的實施方式的范圍。在任何特定標題中描述的構思通?？韶灤┱麄€說明書在其它部分中應用。本文所引用了許多參考文獻，其全部公開內容通過引用而全部并入本文，以用于所有目的。而且，無論本文具有什么樣的特征，所引用的參考文獻都不被承認是與本文要求保護的主題的本發(fā)明相対的現有技木。如本文所使用的，術語“半導體結構”意指并包括在半導體器件的形成中使用的任何結構。半導體結構例如包括管芯和晶片(例如，承載基板和器件基板)，以及包括已經彼此三維集成的兩個或更多個管芯和/或晶片的復合結構或組件。半導體結構還包括完全制造的半導體結構(即，半導體器件)和在制造半導體器件期間形成的中間結構。如本文所使用的，術語“已加工半導體結構”意指并包括包含一個或更多個至少部分地形成的器件結構的任何半導體結構。已加工半導體結構是半導體結構的子集，而且所有已加工半導體結構都是半導體結構。如本文所使用的，術語“接合半導體結構”意指并包括包含附接在一起的兩個或更多個半導體結構的任何結構。接合半導體結構是半導體結構的子集，而且所有接合半導體結構都是半導體結構。而且，包括一個或更多個已加工半導體結構的接合半導體結構也是已加工半導體結構。如本文所使用的，術語“器件結構”意指并包括已加工半導體結構的以下任何部分，該任何部分作為、包括或限定半導體器件的有源或無源組件的至少一部分以形成在該半導體結構上或形成在該半導體結構中。例如，器件結構包括集成電路的有源和無源組件，如晶體管、換能器、電容器、電阻器、導電線路、導電通孔以及導電接觸焊盤。如本文所使用的，術語“半導體器件”意指并包括任何完全加工的和可操作的半導 體結構，如包括可操作集成電路的半導體芯片或封裝。半導體器件例如包括電子信號處理器(舉例來說，如激光器或其它發(fā)射器器件和光電調制器驅動器)、電子存儲器裝置，以及包括光敏器件的半導體器件。如本文所使用的，術語“三維集成半導體系統(tǒng)”意指并包括包含了彼此可操作地耦接的兩個或更多個半導體器件的任何接合的半導體結構。如本文所使用的，術語“電氣互連”意指并包括半導體結構中的、用于通過在該半導體結構中的至少兩個器件結構之間提供電流通路的至少一部分來將該至少兩個器件結構電氣互連的任何導電特征或特征的組合。如本文所使用的，術語“貫通晶片互連(through wafer interconnect)”或“TWI”意指并包括穿過第一半導體結構的至少一部分延伸的、用于橫跨第一半導體結構與第二半導體結構之間的界面而在第一半導體結構與第二半導體結構之間提供結構和/或電氣互連的任何導電通孔。貫通晶片互連在本領域還用其它術語來稱呼，如“貫通硅通孔”、“貫通基板通孔”、“貫通晶片通孔”，或這種術語的簡寫，如“TSV”或“TWV”。TffI典型地通常沿垂直于半導體結構的通常平坦的主表面的方向(即，沿平行于“Z”軸的方向)貫穿該半導體結構延伸。貫通晶片互連是電氣互連的ー種類型。如本文所使用的，術語“光學互連”意指并包括半導體結構中的、用于在該半導體結構中的至少兩個光學器件結構之間提供可按ー個或更多個波長傳導電磁輻射的通路的任何特征部。盡管使用術語“光學”，但光學互連可以用于針對電磁輻射的一個或更多個波長提供通路，這些波長可以處于該電磁輻射譜的能見區(qū)之內或之外(例如，處于電磁輻射譜的能見區(qū)和紅外區(qū)中的ー個或兩個之內)。光學互連包括波導、光學通孔(OV)以及貫通晶片光學通孔(TWOV)。如本文所使用的，術語“光敏器件”意指并包括任何這樣的器件結構，該器件結構被設置成響應于施加至該器件結構的電流或電壓而發(fā)射電磁輻射和/或響應于電磁輻射在該器件結構上的沖擊而產生電流或電壓。由此，光敏器件包括諸如發(fā)光二極管、激光器等的光發(fā)射器，和光檢測器、太陽能電池，以及被設置成檢測或接收電磁輻射的其它器件結構。 如本文所使用的，術語“電流/電壓轉換器”意指并包括被設置成將電流輸入轉換成電壓信號輸出，或者將電壓輸入轉換成電流信號輸出的任何器件。例如，電流/電壓轉換器可以包括電氣集成電路中的、被設置成將電流輸入轉換成電壓信號輸出或者將電壓輸入轉換成電流信號輸出的、彼此可操作地耦接的多個器件結構，如晶體管、電容器，以及電阻器。被設置成將電流輸入轉換成電壓信號輸出的電流/電壓轉換器在本領域中通常被稱為“互阻抗放大器”。如本文所使用的，術語“金屬化層”意指并包括已加工半導體結構，該已加工半導體結構包括用于沿電通路的至少一部分傳導電流的以下中的一個或更多個 導電線路、導電通孔以及導電接觸焊盤。在一些實施方式中，本公開包括三維集成半導體系統(tǒng)，該三維集成半導體系統(tǒng)包括與SeOI基板上的至少ー個電流/電壓轉換器可操作地耦接的至少ー個光敏器件。圖I是可以在本公開的實施方式中采用的SeOI基板100的簡化橫截面?zhèn)纫晥D。如圖I所示，SeOI基板100包括半導體材料層102，和與半導體材料層102的主表面103相鄰地設置的電絕緣材料(即，介電材料)層104。在一些實施方式中，半導體材料層102至少可以為大致單晶的半導體材料。通過示例而非限制的方式，半導體材料層102可以包括單晶硅、鍺，或IIIV族半導體材料，并且可以被摻雜或不摻雜。在附加實施方式中，半導體材料102可以包括多晶或非晶材料。在一些實施方式中，半導體材料層102可以包括半導體材料的外延層。而且，在一些實施方式中，半導體材料102可以包括多個半導體材料層的疊層。在半導體材料層102包括硅的實施方式中，SeOI基板100可以包括本領域被稱為“絕緣體上硅”(SOI)基板的基板。半導體材料層102可以相對較薄。例如，在一些實施方式中，半導體材料層102可以具有大約ー微米(I U m)或更小的平均總厚度、大約五百納米(500nm)或更小的平均總厚度，或甚至大約10納米(IOnm)或更小的平均總厚度。電絕緣材料104例如可以包括陶瓷材料，諸如氮化物(氮化硅(例如，Si3N4)),或氧化物(例如，ニ氧化硅(SiO2))或諸如氧化鋁(Al2O3)的金屬氧化物。在一些實施方式中，電絕緣材料104可以包括這些材料層的疊層。在電絕緣材料104包括氧化物的實施方式中，電絕緣材料層104可以包括本領域被稱為“隱埋氧化物層(B0L)”的層。在一些實施方式中，電絕緣材料層104可以具有大約五百納米(500nm)或更小的平均總厚度、大約兩百納米(200nm)或更小的平均總厚度，或甚至大約20納米(IOnm)或更小的平均總厚度?？蛇x的是，半導體材料層102和電絕緣材料層104可以設置在塊狀基板材料的基底106上并由基底106承載。電絕緣材料層104可以設置在半導體材料層102與基底106之間。通過示例而非限制的方式，基底106可以包括半導體材料，如與半導體材料102有關的上述那些材料中的任ー種；或者絕緣材料，如與電絕緣材料104有關的上述那些材料中的任ー種。在一些實施方式中，基底106還可以包括多層結構，該多層結構包括兩種或更多種不同材料。 作為ー非限制例，圖I所示的SeOI基底100可以利用本領域被稱為SMART-⑶T エ藝的エ藝來形成。這種エ藝例如在以下專利中進行了詳細描述Bruel的美國專利No. RE39, 484(2007 年 2 月 6 日頒發(fā))、Aspar 等人的美國專利 No. 6，303，468(2001 年 10 月16日頒發(fā))、Aspar等人的美國專利No. 6，335，258 (2002年I月I日頒發(fā))、Moriceau等人的美國專利No. 6，756，286 (2004年6月29日頒發(fā))、Aspar等人的美國專利No. 6，809，044(2004年10月26日頒發(fā))、以及Aspar等人的美國專利No. 6，946，365 (2005年9月20日頒發(fā))，其公開的內容通過引用全部合并入于此。簡要地，可以將相對較厚的半導體材料層接合至電絕緣材料層104的主表面105。相對較厚的半導體材料層可以具有與要設置在電絕緣材料層104上的半導體材料層102的成分相同的成分，半導體材料層102最終可以由接合至電絕緣材料層104的主表面105的、半導體材料層的相對較厚的層形成，并且包括其相對較薄的部分。在將相對較厚的半導體材料層接合至電絕緣材料層104之后，可以使相對較厚的半導體材料層變薄，以形成圖I的相對較薄的半導體材料層102?？梢詫⑾鄬^厚的半導體材料層的一部分從相對較薄的半導體材料層102去除，后面在電絕緣材料104的表面105上剩下相對較薄的半導體材料層102。為了將相對較薄的半導體材料層102與相對較厚的半導體材料層的剩余部分分離，可以沿與半導體材料層的主表面平行地取向的離子注入平面，將多種離子(例如，氫離子、氦離子，或惰性氣體離子中的一種或更多種)注入到相對較厚的半導體材料層中。在一些實施方式中，這多種離子可以在將半導體材料層接合至電絕緣材料層104和基底106之前或之后注入到該半導體材料層中。離子可以沿與半導體材料層大致垂直的方向注入。如本領域所已知的，將離子注入到半導體材料層中的深度至少部分地為用于將這些離子注入到該半導體材料層中的能量的函數。一般來說，以較低能量注入的離子將以相對較淺的深度注入，而以較高能量注入的離子將以相對較深的深度注入。離子可以以預定能量注入到半導體材料層中，該預定能量被選擇成以希望的深度在該半導體材料層內注入離子，該深度將確定半導體材料層102的厚度。如本領域所已知的，可以將至少ー些離子以除了希望的注入深度以外的其它深度注入，而且作為從半導體材料層的表面到該半導體材料層中的深度的函數的離子濃度的圖形可以展示以希望的注入深度的、具有最大值的通常為鐘形(對稱或非対稱)的曲線。在將離子注入到半導體材料層中之后，這些離子可以限定該半導體材料層內的離子注入平面。該離子注入平面可以包括該半導體材料層內的、與該半導體材料層內的具有最大離子濃度的平面對齊(例如，以其為中心)的層或區(qū)域。該離子注入平面可以限定該半導體材料層內的薄弱區(qū)，該半導體材料層在隨后的エ藝中可以沿著該薄弱區(qū)劈開或裂開。例如，可以將半導體材料層加熱，以使該半導體材料層沿離子注入平面劈開或裂開?？蛇x的是，可以向半導體材料層施加機械力，以使或幫助該半導體材料層沿離子注入平面劈開。在附加實施方式中，可以通過將相對較厚的半導體材料層(例如，具有大于大約100微米的平均厚度的層)接合至電絕緣材料層104和基底106，并且隨后利用化學エ藝(例如，濕法化學刻蝕或干法化學刻蝕エ藝)、機械エ藝(例如，打磨(grinding)或研磨(lapping)エ藝),或者通過化學機械拋光(chemical-mechanical polishing CMP)エ藝將該相對較厚的半導體材料層從其與基底106相反地ー側變薄，來將相對較薄的半導體材料層102設置在電絕緣材料層104和基底106上。在又ー實施方式中，可以將相對較薄的半導體材料層102就地形成在電絕緣材料層104的表面105上方(例如，其上)。例如，圖I的SeOI基板100可以通過將諸如硅、多晶硅，或非晶硅的半導體材料沉積在電絕緣材料層104的表面105上至希望的厚度來形成。例如，可以使用等離子體增強化學氣相沉積來形成相對較薄的半導體材料層102。在一些實施方式中，可以在將相對較薄的半導體材料層102轉印到電絕緣材料層104上之后，將該相對較薄的半導體材料層102增厚。例如，可以在相對較薄的半導體材料層102的暴露的主表面上生長或以其它方式沉積附加半導體材料(例如，Si、SiGe, Ge、III-V族半導體材料等)。半導體材料層102的最終厚度可以取 決于半導體材料層102與電絕緣材料層104之間的晶格失配，以及要在半導體材料層102上或之中制造的器件的厚度要求。三維集成系統(tǒng)可以利用SeOI基板100來制造，如下面更詳細討論的。圖2是例示已加工半導體結構110的簡化且示意性例示的橫截面?zhèn)纫晥D，該已加エ半導體結構包括已經在圖I的SeOI基板100上制造的至少ー個光敏器件112和至少ー個電流/電壓轉換器114。該光敏器件112可以形成在SeOI基板100的半導體材料層102上。該電流/電壓轉換器114也可以形成在SeOI基板100的半導體材料層102的不同范圍或區(qū)域上。在一些實施方式中，光敏器件112可以包括光檢測器,該光檢測器被設置成，響應于電磁輻射在該光檢測器上的沖擊而生成電流。通過這種光檢測器生成的電流可以被輸送至電流/電壓轉換器114。在附加實施方式中，光敏器件112可以包括光發(fā)射器，該光發(fā)射器被設置成，響應于電信號輸入而生成電磁福射信號，該電信號輸入可以由電流/電壓轉換器114提供。例如，這種光發(fā)射器可以包括發(fā)光二極管(LED)或者激光器裝置，該激光器裝置被設置成至少發(fā)射大致相干的電磁輻射。作為ー非限制例，光敏器件可以包括光電ニ極管，該光電ニ極管包括被設置為作為光檢測器工作的至少ー個PN結。如圖2所示，光檢測器可以包括第一區(qū)120，該第一區(qū)包括被相對輕P摻雜(P+)的娃(例如，摻雜有硼或鎵中的一種或更多種)。該娃可以包括SeOI基板100的半導體材料層102的一部分?？梢栽诘谝粎^(qū)120上形成包括被相對重P摻雜(P++)的硅的ー個或更多個電接觸區(qū)122。光檢測器可以包括第二區(qū)124，該第二區(qū)124包括設置在第一區(qū)120上并與第一區(qū)120直接物理接觸的塊體本征鍺，如圖2所示。包括相對重N摻雜(N++)(例如，摻雜有氮、磷、神、銻和鉍中的一種或更多種)的第三區(qū)126設置在第二區(qū)域124上并與第二區(qū)域124直接物理接觸。圖2所示光檢測器可以利用半導體器件制造領域已知的常規(guī)光刻技術來制造。例如，可以對半導體材料層102的暴露的主表面施加掩模，接著可以對掩模進行構圖，以在其中形成與希望形成第一區(qū)120的位置相對應的孔。接著，可以通過該掩模，利用P型摻雜劑將半導體材料層102的暴露部分進行輕摻雜?？梢詫⒃撗谀Ｈコ?，并且可以沉積第二掩模并對第二掩模進行構圖，以使第二掩模包括希望通過其形成電接觸區(qū)122的孔。接著，通過第二掩模，利用附加的P型摻雜劑將第一區(qū)120的暴露部分進ー步摻雜，以形成電接觸部。接著，可以將第二掩模去除，并且可以在半導體材料層102、光檢測器的第一區(qū)120以及電接觸區(qū)122上沉積介電層128。介電層128例如可以包括氧化物層和/或氮化物層。在沉積介電層128之后，可以對介電層128的暴露的主表面施加掩模，接著可以對掩模進行構圖，以在其中形成與希望形成光檢測器的第二區(qū)124和第三區(qū)126的位置相對應的孔。介電層128可以通過所構圖的掩模層來進行刻蝕，以在該介電層128中形成凹部?？蛇x的是，可以在第一區(qū)120上就地生長輕P摻雜硅，以將第一區(qū)120延伸到通過刻蝕エ藝形成在介電層128中的凹部中。接著，可以將本征鍺沉積在介電層128中的凹部的剰余部分內，其限定了第二區(qū)124。為形成第三區(qū)126，接著，可以將本征鍺的一部分摻雜有N型摻雜劑。在上述構造中，光敏器件112可以包括光檢測器，在一特定波長或多個波長的電磁輻射沖擊在光敏器件112的各個區(qū)域上時，該光檢測器在光敏器件112的電接觸區(qū)122與第三區(qū)126之間產生電流，該特定波長或多個波長是各個區(qū)域的特定成分的函數，如本領域所已知的。針對光敏器件112的上述構造和制造エ藝作為ー個非限制例來提供。各種其它類 型的光敏器件和用于形成這些光敏器件的制造エ藝是本領域已知的，并且可以在本公開的實施方式中采用。作為另ー示例，在附加實施方式中，光敏器件112可以包括硅上鍺發(fā)射器裝置，如下面參照圖7所述的?？梢栽谥圃旃饷羝骷?12之前、在形成光敏器件112之后或者與光敏器件112的制造至少部分地相結合，在半導體材料層102的不同區(qū)域上制造電流/電壓轉換器114。許多不同類型和構造的電流/電壓轉換器114是本領域已知的，并且可以在本公開的實施方式中采用。這些電流/電壓轉換器114通常包括彼此可操作地耦接的多個晶體管、電容器以及電阻器，以提供被設置成將電流輸入轉換成電壓信號輸出，或者將電壓輸入轉換成電流信號輸出的電路(例如，集成電路)。在一些實施方式中，如其中光敏器件112包括被設置成響應于電磁輻射在光敏器件112上的沖擊而產生電流的光檢測器的實施方式，電流/電壓轉換器114可以包括互阻抗放大器，該互阻抗放大器被設置成將由光敏器件112提供的電流輸入轉換成電壓信號輸出。用于制造電流/電壓轉換器114的各個組件(包括晶體管、電容器以及電阻器)的エ藝是半導體制造領域已知的。而且，電流/電壓轉換器114的各個組件中的一個或更多個(如場效應晶體管的溝道區(qū))可以包括半導體材料層102的部分。在附加實施方式中，電流/電壓轉換器114可以形成在另一基板層中，該另一基板層可以堆疊并接合在半導體材料層102上。形成在半導體材料層102上或半導體材料層102中的導電特征部與這種電流/電壓轉換器114之間的電氣互連可以通過垂直延伸的導電通孔和水平延伸的導電跡線(例如，再分配層(RDL)的導電線路)來限定。已加工半導體結構100還可以包括至少ー個光學互連，如波導116，該光學互連包括SeOI基板100的半導體材料層102的一部分。波導116可以可操作地耦接至光敏器件112,并且被設置成在光敏器件112包括光檢測器的實施方式中將電磁福射輸送至光敏器件112,或者在光敏器件112包括光發(fā)射器的實施方式中對由光敏器件112發(fā)射的電磁福射進行輸送以遠離該光敏器件112。波導116可以包括半導體材料層102的隔離的部分。圖3是圖2的結構110的一部分的簡化立體圖，該部分包括波導116的截面。波導116可以通過以下エ藝來形成去除半導體材料層102的、與該半導體材料層102的用于限定并包括波導116的部分橫向相鄰的部分，并且用與半導體材料層102相比具有不同折射率的另ー材料替換該半導體材料層102的被去除的部分。例如，可以使用掩模和刻蝕エ藝，以去除半導體材料層102的部分，并且形成與波導116橫向相鄰的凹部。接著 ，可以將氧化物130或其它介電材料沉積在這些凹部中，以橫向隔離半導體材料層102的限定并包括波導116的部分。如本領域所已知的，波導116的橫截面尺度(例如，波導116的寬度和高度)與波導116和周圍材料的成分一起將至少部分地確定可以通過該波導116引導并輸送而沒有顯著損耗的波長或輻射波長。由此，將考慮要通過該波導116輸送的波長或輻射波長和包圍波導116的材料(如氧化物130、電絕緣材料層104，以及介電層128)來選擇波導116的特定尺度。盡管根據圖2的立體圖，波導116在圖2中被例示為延伸至光敏器件112的橫向偵牝但在附加實施方式中，波導116可以延伸到圖2的平面中或延伸出該平面，并且可以延伸至并接觸電接觸區(qū)122之間的光敏器件112的中心區(qū)。這種構造可以改進由波導116輸送的電磁輻射沖擊在光敏材料或光敏器件112的材料上的效率。再次參照圖2，在光敏器件112包括光檢測器的實施方式中，電磁輻射可以簡單地從結構110外部進入波導116。例如，電磁輻射可以沖擊在光敏器件112和/或被設置成向光敏器件112輸送電磁福射的波導116上。光敏器件可以響應于電磁福射在其上的沖擊而產生電流。在其它實施方式中，電磁輻射可以從與波導116光學地耦接的另ー裝置進入波導116，接著通過波導116輸送至光敏器件112。參照圖4，三維集成半導體系統(tǒng)140可以由圖2的半導體結構110通過以下方式形成電性地并且可操作地將至少ー個光敏器件112和至少ー個電流/電壓轉換器114耦接在一起，將ー個或更多個半導體器件142AU42B接合在SeOI基板100上，以及電性地并且可操作地將至少一個電流/電壓轉換器114與接合在SeOI基板100上的一個或更多個半導體器件142AU42B耦接在一起。例如，可以將ー個或更多個金屬化層144形成在介電層128、光敏器件112以及電流/電壓轉換器114上。這些金屬化層144包括多個導電特征部146。該多個導電特征部146可以包括垂直延伸的導電通孔、水平延伸的導電跡線以及導電接觸焊盤中的一個或更多個。這些導電特征部146中的至少ー些可以與光敏器件112的對應特征部(如電接觸區(qū)122和第三區(qū)126)電接觸。這些導電特征部146中的至少ー些可以與電流/電壓轉換器114的對應特征部(如電阻器、電容器，和晶體管的源極區(qū)、漏極區(qū)，以及柵極結構)電接觸。這些導電特征部146可以由金屬形成和包括金屬。上述ー個或更多個金屬化層144可以按逐層エ藝(layer-by-layer process)形成,其中，按形成導電特征部146的這種方式沉積并構圖交替的金屬層和介電材料層，該導電特征部146可以嵌入在介電材料148內并且被該介電材料148包圍。導電特征部146可以被用于形成并提供在該至少ー個光敏器件112與該至少ー個電流/電壓轉換器114之間延伸的至少一條電通路，并且被用于形成并提供在該至少一個電流/電壓轉換器114與要接合在SeOI基板100 (其上形成了光敏器件112和電流/電壓轉換器114)上的半導體器件142AU42B之間延伸的至少一條電通路。在一些實施方式中，導電特征部146可以被用于提供在半導體器件142AU42B中的兩個或更多個之間延伸的一條或更多條電通路，以使該半導體器件142AU42B可以電性地并可操作地彼此耦接。在這種實施方式中，半導體器件142A、142B中的兩個或更多個可以不是直接電性地并可操作地與電流/電壓轉換器114耦接。在一些實施方式中，ー個或更多個金屬化層144可以包括本領域被稱為再分配層(RDL)的層。一個或更多個半導體器件142AU42B中的每ー個都可以包括電子信號處理器裝置、電子存儲器裝置、附加光敏器件等中的一個或更多個。在一些實施方式中，接合在SeOI基板100上的半導體器件142AU42B中的一個或更多個可以包括電子信號處理器。例如，第一半導體器件142A可以包括電子信號處理器。在這種實施方式中，第二半導體器件142B也可以包括電子信號處理器，或者第二半導體器件142B可以包括不同類型的半導體器件，如電子存儲器裝置或附加光敏器件。多個半導體器件142A、142B中的每ー個都可以例如通過將半導體器件142A、142B上的諸如接合焊盤之類的導電特征部結構上并電性地耦接至ー個或更多個金屬化層144的諸如接合焊盤之類的的相應導電特征部146，而接合在SeOI基板100上。半導體器件142A、142B的導電特征部可以例如利用如本領域所已知的導電凸塊或導電球接合至ー個或 更多個金屬化層144的導電特征部146。在附加實施方式中，半導體器件142AU42B的導電特征部可以利用直接接合エ藝接合至ー個或更多個金屬化層144的導電特征部146。在將ー個半導體結構接合至另一半導體結構中使用的接合技術可以按不同方式來分類，一種是是否將中間材料層設置在兩個半導體結構之間以將它們接合在一起，而第ニ種是接合界面是否允許電子(即，電流)穿過該界面。所謂的“直接接合方法”是在兩個半導體結構之間建立直接固體至固體化學鍵合以將它們接合在一起，而不必在兩個半導體結構之間利用中間接合材料來將它們接合在一起的方法。已經開發(fā)出了直接金屬至金屬接合方法，用于將第一半導體結構的表面處的金屬材料接合至第二半導體結構的表面處的金屬材料。“熱壓接合”方法是直接接合方法，其中，以兩百攝氏度(200°C)與大約五百攝氏度(500°C)之間(而且通常在大約三百攝氏度(300°C)與大約四百攝氏度(400°C)之間)的高溫，在接合表面之間施加壓力。附加的直接接合方法可以以兩百攝氏度(200°C)或更低的溫度執(zhí)行。以兩百攝氏度(200°C)或更低的溫度執(zhí)行的這種直接接合エ藝在此被稱為“超低溫(ultra-low temperature)”直接接合方法。超低溫直接接合方法可以通過小心去除表面雜質和表面化合物(例如，天然氧化物)，并且通過按原子標度增加兩個表面之間的密切接觸面積來執(zhí)行。兩個表面之間的密切接觸面積通常通過拋光接合表面以縮減表面粗糙度直達接近原子標度的值、通過在接合表面之間施加壓カ以產生塑料變形，或者通過拋光接合表面并施加壓カ以獲得這種塑料變形兩者來實現。在按直接物理接觸設置兩個表面之后,接合波(bonding wave)可以在兩個Htt連表面之間的界面處開始并且沿該兩個毗連表面之間的界面?zhèn)鞑?。隨著波陣面橫跨兩個毗連表面之間的接合界面蔓延，按波陣面在這兩個毗連表面之間建立直接化學鍵合。某些超低溫直接接合方法可以在不需要在接合表面之間的接合界面處施加壓カ的情況下來執(zhí)行，盡管在其它超低溫直接接合方法中，可以在接合表面之間的接合界面處施加壓カ，以便在該接合界面處實現合適的接合強度。在接合表面之間施加壓カ的超低溫直接接合方法在本領域中通常被稱為“表面輔助接合”或“SAB”方法。由此，如本文所使用的，術語“表面輔助接合”和“SAB”意指并包括通過使第一材料抵靠第二材料，并且以兩百攝氏度(200°C)或更低的溫度在接合表面之間的接合界面處施加壓カ來將第一材料直接鍵合至第二材料的任何直接接合エ藝。繼續(xù)參照圖4，半導體器件142AU42B的導電特征部可以利用金屬至金屬直接接合エ藝(如熱壓接合エ藝或超低溫直接接合エ藝，該超低溫直接接合エ藝可以包括或者可以不包括表面輔助接合(SAB)エ藝)接合至ー個或更多個金屬化層144的導電特征部146。在圖4的三維集成半導體系統(tǒng)140中，至少ー個光敏器件112和接合在SeOI基板100上的一個或更多個半導體器件142AU42B設置在該SeOI基板100的電絕緣材料層104的公共側上。另外，至少ー個電流/電壓轉換器114設置在SeOI基板100的電絕緣材料層104的同一公共側上，該公共側是設置有半導體材料層102的ー側，并是與基底106相反的ー側。然而，在附加實施方式中，至少ー個光敏器件112和接合在SeOI基板100上的ー個或更多個半導體器件142AU42B可以設置在該 SeOI基板100的電絕緣材料層104的相反兩側上。例如，圖5例示了大致與圖4的三維集成半導體系統(tǒng)140相似的三維集成半導體系統(tǒng)150的附加實施方式，該三維集成半導體系統(tǒng)150包括光敏器件112、電流/電壓轉換器114以及波導116。三維集成半導體系統(tǒng)150也利用圖I的SeOI基板100形成，并且包括半導體材料層102和電絕緣材料層104。然而，在圖5的實施方式中，SeOI基板100的基底106已經在制造期間被去除。從圖4和5的立體圖看，半導體材料層102、電絕緣材料層104、光敏器件112，以及電流/電壓轉換器114相對于圖4的三維集成半導體系統(tǒng)倒置。如圖5所示，至少ー個光敏器件112和接合在SeOI基板100上的一個或更多個半導體器件142A、142B可以設置在該SeOI基板100的電絕緣材料層104的相反的兩側上，并且至少ー個光敏器件112和至少ー個電流/電壓轉換器114設置在SeOI基板100的電絕緣材料層的公共側上(圖I)。如圖5所示，三維集成半導體系統(tǒng)150包括與前述金屬化層144類似的一個或更多個金屬化層144’，并且包括嵌入在介電材料148’內并被介電材料148’包圍的導電特征部146’。ー個或更多個金屬化層144’設置在處于電絕緣材料層104的公共側上的半導體材料層102、光敏器件112以及電流/電壓轉換器114上。然而，在圖5的實施方式中，貫通晶片互連152用于將貫穿三維集成半導體系統(tǒng)150的電通路從其在半導體材料層102上的ー側(即，從三維集成半導體系統(tǒng)150的有源側或表面)傳遞至其在電絕緣材料層104上的ー側(即，至三維集成半導體系統(tǒng)150的背側)。可以將ー個或更多個附加金屬化層154形成在電絕緣材料層104上的、三維集成半導體系統(tǒng)150的與ー個或更多個金屬化層144’相反的側上。一個或更多個附加金屬化層154可以大致類似于前述金屬化層144、144’，并且可以包括多個導電特征部156，如水平延伸導電跡線、垂直延伸導電通孔以及導電焊盤，這些導電特征部可以嵌入在介電材料158內并且被介電材料包圍。在一些實施方式中，ー個或更多個金屬化層154可以包括再分配層(RDL)?？梢詫⒍鄠€半導體器件142A、142B、142C接合至SeOI基板100的剩余部分上(即，電絕緣材料層104和半導體材料層102上)(圖I)的ー個或更多個金屬化層154的導電特征部156和/或介電材料158。多個半導體器件142A、142B、142C中的每ー個都可以包括先前參照圖4提到的不同類型的半導體器件中的一個或更多個。—個或更多個金屬化層144’的導電特征部146’可以用于形成或者另外地提供在至少ー個光敏器件112與至少ー個電流/電壓轉換器114之間延伸的至少一條電通路。另夕卜，ー個或更多個金屬化層144’的導電特征部146’、貫通晶片互連152和/或一個或更多個金屬化層154的導電特征部156可以用于形成或者另外地提供在至少ー個電流/電壓轉換器114與接合在SeOI基板100的電絕緣材料層104和半導體材料層102(圖I)上的多個半導體器件142A、142B、142C中的一個或更多個半導體器件之間延伸的至少一條電通路。為形成圖5的三維集成半導體系統(tǒng)150，ー個或更多個金屬化層144’可以形成在圖2的已加工半導體結構110的光敏器件112、 電流/電壓轉換器114以及介電層128上。接著，可以將承載基板(例如，承載晶片)臨時接合在ー個或更多個金屬化層144’上，并接著，可以將基底106至少部分地從結構110去除。接著，可以將ー個或更多個金屬化層154形成在電絕緣材料層104上，并且貫通晶片互連152可以貫穿ー個或更多個金屬化層154、電絕緣材料層104、半導體材料層102以及ー個或更多個金屬化層144’形成。接著，可以將多個半導體器件142A、142B、142C接合至ー個或更多個金屬化層154的導電特征部156和/或介電材料158。在附加實施方式中，本發(fā)明包括這樣的三維集成半導體系統(tǒng)，S卩，其包括彼此可操作地耦接的兩個或更多個光敏器件。例如，這種三維集成半導體系統(tǒng)可以包括被設置成發(fā)射電磁輻射的至少ー個光發(fā)射器、被設置成接收由光發(fā)射器發(fā)射的電磁輻射的至少ー個光檢測器，以及以光學方式耦接光發(fā)射器和光檢測器并且被設置成向光檢測器輸送由光發(fā)射器發(fā)射的電磁輻射的至少ー個光學互連。圖6例示了三維集成半導體系統(tǒng)160的這樣ー個實施方式的示例。圖6的三維集成半導體系統(tǒng)160大致類似于圖4的三維集成半導體系統(tǒng)140，并且包括形成在SeOI基板100上并由SeOI基板100承載的光敏器件112、電流/電壓轉換器114，以及波導116。三維集成半導體系統(tǒng)160還包括ー個或更多個金屬化層144，和接合在ー個或更多個金屬化層144和SeOI基板100上的多個半導體器件142AU42B。三維集成半導體系統(tǒng)160還包括可操作地與第一光敏器件112耦接的附加光敏器件162。例如，附加光敏器件162可以包括光發(fā)射器，該光發(fā)射器被設置成發(fā)射電磁輻射?？蛇x的是，三維集成半導體系統(tǒng)160可以包括在圖6中示意性地例示并可用于選擇性地調制由附加光敏器件162發(fā)射的電磁輻射的調制器164。波導166可以從附加光敏器件162向調制器166延伸，而波導116可以從調制器166向第一光敏器件112延伸，該第一光敏器件112可以包括被設置成接收經調制的電磁輻射的光檢測器。波導166可以包括如先前參照圖3的波導116描述的波導。可以在SeOI類型基板上制造的光子調制器的許多不同構造是本領域已知的，并且可以在本公開的實施方式中采用。附加光敏器件162例如可以包括發(fā)光二極管(LED)或激光器裝置。通過非限制例的方式，附加光敏器件162可以包括娃上鍺(germanium-on-silicon)發(fā)射器裝置168,如圖7所示。這種硅上鍺發(fā)射器裝置168例如在以下文獻中進行了更詳細描述X. Sun等人，Optics Lett. 34(8)第 1198 頁(2009 年 4 月 15 日)和 X. Sun 等人，Optics Lett. 34(9)第1345頁(2009年5月I日)，這些文獻中的每ー篇都通過該引用將其全部內容并入于此。參照圖7，硅上鍺發(fā)射器裝置168可以包括塊體P摻雜硅170和設置在該P摻雜硅170上的塊體N摻雜鍺172。P摻雜硅170可以包括已經摻雜有ー種或更多種P型摻雜齊IJ(例如，摻雜有硼和鎵中的一種或更多種)的半導體材料層102的一部分。塊體鍺172可以摻雜有ー種或更多個N型摻雜劑(例如，摻雜有氮、磷、神、銻以及鉍中的ー種或更多種)，并在生長該塊體鍺172期間被就地摻雜。塊體N摻雜鍺172可以處于拉伸應變的狀態(tài)下。例如，塊體鍺172可以處于從大約0. 20%至大約0. 25%的拉伸應變的狀態(tài)下。該拉伸應變可以通過在高溫(elevatedtemperature)下以化學氣相沉積(CVD)エ藝在P摻雜娃170上外延生長弛豫態(tài)塊體鍺172,并隨后冷卻該塊體鍺172而在該塊體鍺172內提供。該塊體鍺172可以按大約600°C與大約700°C之間的高溫(例如，大約650°C)來生長，并且可以在生長エ藝期間完全弛豫。該拉伸應變可以在沉積之后，在將該塊體鍺172冷卻至室溫時在該塊體鍺172內誘發(fā)?？蛇x的是，可以將生長后熱退火エ藝用于修整塊體鍺172內 的拉伸應變的量值，其將影響塊體鍺172的帶隙。介電材料174可以沉積在塊體鍺172和塊體P摻雜硅170上。介電材料174可以包括如先前在本文所描述的介電材料128。N摻雜多晶硅觸部176可以設置在塊體N摻雜鍺172上并且與塊體N摻雜鍺172直接物理接觸。如圖7所示，電接觸部178可以穿過介電材料174分別延伸至N摻雜多晶硅接觸部176和塊體P摻雜硅170，該電接觸部178可以包括ー個或更多個金屬化層144的導電特征部146 (圖6)。在這種構造中，通過在電接觸部178之間施加電壓，并由此，橫跨塊體P摻雜硅170與塊體N摻雜鍺172之間的PN結施加電壓,可以使硅上鍺發(fā)射器發(fā)射電磁輻射,所發(fā)射的電磁輻射可以具有例如大約1560納米與大約1620納米之間的波長。在附加實施方式中，三維集成半導體系統(tǒng)可以包括附加光敏器件，該附加光敏器件接合在SeOI基板100上，并且與形成在SeOI基板100的半導體材料層102上的第一光敏器件112可操作地耦接。例如，圖8例示了與圖5的三維集成半導體系統(tǒng)150大致相似的三維集成半導體系統(tǒng)180，該三維集成半導體系統(tǒng)180包括設置在半導體材料層102和電絕緣材料層104上的光敏器件112、電流/電壓轉換器114以及波導116。該三維集成半導體系統(tǒng)180還包括ー個或更多個金屬化層144’，該金屬化層144’包括嵌入在介電材料148’內并由介電材料148’包圍的導電特征部146’。貫通晶片互連152用于將貫穿三維集成半導體系統(tǒng)180的電通路從其在半導體材料層102上的ー側(S卩，從三維集成半導體系統(tǒng)180的有源側或表面)傳遞至其在電絕緣材料層104上的ー側(S卩，至三維集成半導體系統(tǒng)180的背側)。可以將ー個或更多個附加金屬化層154形成在電絕緣材料層104’上，并且ー個或更多個附加金屬化層154可以包括嵌入在介電材料158內并由介電材料158包圍的多個導電特征部156,如前參照圖5所述?？梢詫⒍鄠€半導體器件142A、142B、142C接合至SeOI基板100的剩余部分上(圖I)的ー個或更多個金屬化層154的導電特征部156和/或介電材料158。在圖8的實施方式中，將附加半導體器件142D接合在SeOI基板100的剩余部分(圖I)上(即，接合在電絕緣材料層104和半導體材料層102上)。該附加半導體器件142D包括光敏器件。例如，該附加半導體器件142D可以包括發(fā)光二極管(LED)或激光器裝置。通過非限制例的方式，附加光敏器件162可以包括硅上鍺發(fā)射器裝置168，如前參照圖7所述的。光敏器件142D可以與形成在SeOI基板100的半導體材料層102上的第一光敏器件112可操作地(即，以光學方式)耦接。例如，附加半導體器件142D可以包括光發(fā)射器，該光發(fā)射器被設置成發(fā)射電磁輻射?？蛇x的是，該三維集成半導體系統(tǒng)180可以包括如同先前參照圖6描述的調制器164 —樣的調制器(未示出)，其可以用于選擇性地調制由附加半導體器件142D發(fā)射的電磁輻射。第一光敏器件112可以包括光檢測器，該光檢測器被設置成接收由包括光發(fā)射器的附加半導體器件142D發(fā)射的電磁輻射。該三維集成半導體系統(tǒng)180還包括多個光學互連，這些光學互連被設置成在附加半導體器件142D的光敏器件與形成在SeOI基板的半導體材料層102上的至少ー個光敏器件112之間輸送電磁福射。該多個光學互連例如可以包括波導116,該波導116包括SeOI基板100的半導體材料層102的一部分，如前參照圖2和3所述。多個光學互連可以包括至少ー個貫通晶片光學互連182，該貫通晶片光學互連182沿與半導體材料層102和電絕緣材料層104垂直的方向，垂直延伸貫穿三維集成半導體系統(tǒng)180 (根據圖8的立體圖)。貫通晶片光學互連182的ー個端部可以延伸至波導116并與波導116可操作地耦接，而該貫通晶片光學互連182的相反的端部可以延伸至另一波導184并與另一波導184可操作地耦接，該另一波導184從該貫通晶片光學互連182延伸至附加半導體器件142D的光敏器件，如圖8所示。 附加波導184可以包括附加半導體材料層186的一部分。該附加半導體材料層186可以包括先前與半導體材料層102有關地描述的任何材料。該附加半導體材料層186可以分離地形成并且轉印到沉積在已加工半導體器件142A、142B、142C上的介電材料188上，如圖8所示。在附加實施方式中，該附加半導體材料層186可以就地形成(例如，沉積)在介電材料188上?？蛇x的是，附加半導體器件142可以至少部分地被附加介電材料190包圍。而且，包括附加半導體材料層186的一部分的附加波導192可以從附加半導體器件142D延伸至另ー貫通晶片光學互連194。該貫通晶片互連194可以用于在三維集成半導體系統(tǒng)180上垂直地三維集成另ー附加半導體器件，并且可操作地(例如，以光學方式)耦接這種附加半導體器件的光敏器件與圖8的三維集成半導體系統(tǒng)的光敏器件。圖9例示了與圖8的三維集成半導體系統(tǒng)180大致相似的三維集成半導體系統(tǒng)195，該三維集成半導體系統(tǒng)195包括設置在半導體材料層102和電絕緣材料層104上的光敏器件112、電流/電壓轉換器114以及波導116。三維集成半導體系統(tǒng)195還包括可操作地與第一光敏器件112耦接的附加光敏器件162，以及可選的調制器164，如前參照圖6所述。例如，附加光敏器件162可以包括光發(fā)射器，該光發(fā)射器被設置成發(fā)射電磁輻射。波導166可以從附加光敏器件162向調制器166延伸，而波導116可以從調制器166向第一光敏器件112延伸，該第一光敏器件112可以包括被設置成接收經調制的電磁輻射的光檢測器。該三維集成半導體系統(tǒng)195還可以包括多個光學互連，這些光學互連被設置成在附加光敏器件162與形成在SeOI基板100的半導體材料層102上的至少ー個光敏器件112之間輸送電磁輻射，并且在附加光敏器件162與三維集成半導體系統(tǒng)195的任何其它光學組件之間輸送電磁福射。多個光學互連例如可以包括波導116,該波導116包括SeOI基板100的半導體材料層102的一部分，如前參照圖2和3所述。該多個光學互連可以包括至少ー個貫通晶片光學互連182，該貫通晶片光學互連182沿與半導體材料層102和電絕緣材料層104垂直的方向，垂直延伸貫穿三維集成半導體系統(tǒng)195 (根據圖9的立體圖)。貫通晶片光學互連182的ー個端部可以延伸至波導116并與波導116可操作地耦接，而該貫通晶片光學互連182的相反的端部可以可操作地耦接另一波導光學裝置(未示出)。盡管在這些示意性地例示的圖中未具體例示，但光子集成電路的各種組件都是本領域已知的，例如，包括環(huán)形 諧振器、Mach-Zender (MZ)干涉儀、陣列波導光柵(AWG)復用器和解復用器，以及延遲線。這類組件也可以被包括在本文先前所描述的三維集成半導體系統(tǒng)中，并且可以形成在SeOI基板100上。而且 ，這類組件可以利用如本文先前所描述的光學互連彼此以光學方式耦接。本文先前所描述的三維集成半導體系統(tǒng)可以被設置為許多不同類型的光學或光電系統(tǒng)中的任ー種。作為非限制例，這些三維集成半導體系統(tǒng)可以被設置為并包括電磁輻射發(fā)送器和/或電磁福射接收器，電磁福射發(fā)送器被設置成響應于電信號輸入而輸出電磁福射信號，而電磁福射接收器被設置成響應于電磁福射信號輸入而輸出電信號。由此，在一些實施方式中，這些三維集成半導體系統(tǒng)可以包括電磁輻射收發(fā)器，該電磁輻射收發(fā)器被設置成響應于電信號輸入而輸出電磁福射信號，并且響應于電磁福射信號輸入而輸出電信號。圖10是包括電磁收發(fā)器的三維集成半導體系統(tǒng)200的示意圖。該收發(fā)器包括電磁福射發(fā)送器202和電磁福射接收器208,該電磁福射發(fā)送器202被設置成響應于電信號輸入206而輸出電磁福射信號204，而該電磁福射接收器208被設置成響應于電磁福射信號輸入212而輸出電信號210。由此，該三維集成半導體系統(tǒng)200包括電氣組件，以及光學和/或光電組件，如同前述的三維集成半導體系統(tǒng)。三維集成半導體系統(tǒng)200的光學和/或光電組件是包含在圖10中的框214中的那些。三維集成半導體系統(tǒng)200的處于框214之外的那些組件是電氣組件。如圖10所示，電磁輻射發(fā)送器202包括電磁輻射發(fā)射器216 (例如，激光器)、用于監(jiān)測由發(fā)射器216發(fā)射的電磁輻射的監(jiān)測光檢測器218，以及用于控制發(fā)射器216的操作的驅動器裝置220 (例如，激光驅動器)。發(fā)射器216、監(jiān)控光檢測器218以及驅動器裝置220可以具有閉環(huán)構造，其中，波導222用于向監(jiān)測光檢測器218輸送由發(fā)射器216發(fā)射的電磁輻射，至少一條電通路224在監(jiān)測光檢測器218與驅動器裝置220之間延伸并且電耦接監(jiān)測光檢測器218與驅動器裝置220，以允許驅動器裝置220接收由發(fā)射器216發(fā)射的電磁輻射的輸入電信號(由監(jiān)測光檢測器218生成的)特征，而至少一條電通路226在驅動器裝置220與發(fā)射器216之間延伸并且電耦接驅動器裝置220與發(fā)射器216，以允許驅動器裝置220控制發(fā)射器216的操作。另一波導228從發(fā)射器216延伸至電光調制器230。該電光調制器可以用于響應于電信號輸入206而選擇性地調制由發(fā)射器216發(fā)射的電磁福射。另ー驅動器裝置232可以用于響應于電信號輸入206而控制電光調制器230的操作。驅動器裝置232可以包括能夠根據電信號輸入206來生成射頻(RF)信號的射頻電路，該射頻信號要通過至少一條電通路234向電光調制器230輸入。經調制的電磁輻射230可以通過波導236進行輸送，以遠離電光調制器230，該波導236可選地通過波導光纖耦接器238與光纖導管耦接。電磁輻射接收器208包括用于接收并檢測電磁輻射信號輸入212的光檢測器242。該電磁輻射信號輸入212可以通過另一光纖導管244和波導246輸送至光檢測器242，該另一光纖導管244和波導246可以通過波導光纖耦接器248耦接在一起。該光檢測器242可以被設置成響應于電磁輻射信號輸入212在其上的沖擊而生成電流。由光檢測器242生成的電流可以通過電通路252輸送至電流/電壓轉換器250。電流/電壓轉換器250可以包括互阻抗放大器，該互阻抗放大器被設置成響應于由光檢測器242生成并且通過電通路252從該光檢測器242接收到的電流輸入而生成電壓信號輸出。該電信號輸出210可以包括由電流/電壓轉換器250生成的電壓信號。先前描述的三維集成半導體系統(tǒng)140、150、160、180中的任一個可以被設置成包括如圖10示意性地例示的三維集成半導體系統(tǒng)200。下面，對本發(fā)明的附加非限制例實施方式進行描述。實施方式I :一種三維集成半導體系統(tǒng)，該三維集成半 導體系統(tǒng)包括絕緣體上半導體(SeOI)基板，該絕緣體上半導體基板包括半導體材料層，和電絕緣材料層，該電絕緣材料層與所述半導體材料層的主表面相鄰地設置；至少ー個光敏器件，該至少ー個光敏器件形成在SeOI基板的所述半導體材料層上；和至少ー個光學互連，該至少ー個光學互連包括SeOI基板的所述半導體材料層的一部分，該至少ー個光學互連可操作地耦接至所述至少一個光敏器件；至少ー個電流/電壓轉換器，該至少ー個電流/電壓轉換器形成在SeOI基板的半導體材料層上；在所述至少ー個光敏器件與所述至少ー個電流/電壓轉換器之間延伸的至少一條電通路；至少ー個半導體器件，該至少一個半導體器件接合在SeOI基板上；以及在所述至少一個電流/電壓轉換器與接合在SeOI基板上的所述至少一個半導體器件之間延伸的至少一條電通路。實施方式2 :根據實施方式I所述的三維集成半導體系統(tǒng),其中,所述至少ー個光敏器件和接合在SeOI基板上的所述至少一個半導體器件設置在SeOI基板的所述電絕緣材料層的公共側上。實施方式3 :根據實施方式2所述的三維集成半導體系統(tǒng)，其中，所述至少ー個電流/電壓轉換器設置在SeOI基板的所述電絕緣材料層的所述公共側上。實施方式4 :根據實施方式I所述的三維集成半導體系統(tǒng),其中,所述至少ー個光敏器件和接合在SeOI基板上的所述至少一個半導體器件設置在SeOI基板的所述電絕緣材料層的相反的兩側上。實施方式5 :根據實施方式4所述的三維集成半導體系統(tǒng)，其中，所述至少ー個光敏器件和所述至少一個電流/電壓轉換器設置在所述SeOI基板的所述電絕緣材料層的公共側上。實施方式6 :根據實施方式I到5中的任一個所述的三維集成半導體系統(tǒng)，其中，所述至少ー個光敏器件包括光檢測器，該光檢測器被設置成響應于電磁輻射在所述光檢測器上的沖擊而生成電流。實施方式7 :根據實施方式6所述的三維集成半導體系統(tǒng)，其中，所述至少ー個光學互連被設置成將電磁輻射輸送至所述光檢測器。實施方式8 :根據實施方式6所述的三維集成半導體系統(tǒng)，其中，所述至少ー個電流/電壓轉換器包括互阻抗放大器。實施方式9 :根據實施方式I到8中的任一個所述的三維集成半導體系統(tǒng)，其中，所述至少ー個光敏器件包括光發(fā)射器，該光發(fā)射器被設置成響應于電信號輸入而生成電磁
輻射信號。
實施方式10 :根據實施方式9所述的三維集成半導體系統(tǒng)，其中，所述至少ー個光學互連被設置成輸送由所述光發(fā)射器發(fā)射的電磁輻射。實施方式11 :根據實施方式9或實施方式10所述的三維集成半導體系統(tǒng)，其中，所述光發(fā)射器包括硅上鍺發(fā)射器。實施方式12 :根據實施方式I到11中的任一個所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述至少一個半導體器件包括電子信號處理器。實施方式13 :根據實施方式12所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述至少一個半導體器件包括接合在所述SeOI基板上的多個半導體器件。實施方式14:根據實施方式13所述的三維集成半導體系統(tǒng)，其中，接合在所述 SeOI基板上的所述多個半導體器件中的至少ー個半導體器件包括電子存儲器裝置。實施方式15 :根據實施方式I到11中的任一個所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述至少一個半導體器件包括接合在所述SeOI基板上的多個半導體器件。實施方式16 :根據實施方式15所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述多個半導體器件中的至少ー個半導體器件包括附加光敏器件。實施方式17 :根據實施方式16所述的三維集成半導體系統(tǒng)，其中，所述附加光敏器件可操作地與形成在所述SeOI基板的所述半導體材料層上的所述至少ー個光敏器件耦接。實施方式18 :根據實施方式17所述的三維集成半導體系統(tǒng)，所述三維集成半導體系統(tǒng)還包括多個光學互連，所述多個光學互連被設置成在所述附加光敏器件與形成在所述SeOI基板的所述半導體材料層上的所述至少ー個光敏器件之間輸送電磁輻射，所述多個光學互連包括至少ー個波導，所述至少一個波導包括所述SeOI基板的所述半導體材料層的所述部分。實施方式19 :根據實施方式18所述的三維集成半導體系統(tǒng),其中,所述多個光學互連包括至少ー個貫通晶片光學互連。實施方式20 :根據實施方式17到19中的任一個所述的三維集成半導體系統(tǒng)，其中，所述附加光敏器件包括光發(fā)射器，該光發(fā)射器被設置成發(fā)射電磁輻射，并且形成在所述SeOI基板的所述半導體材料層上的所述至少ー個光敏器件包括光檢測器，該光檢測器被設置成檢測由所述光發(fā)射器發(fā)射的電磁輻射的發(fā)射。實施方式21 :根據實施方式20所述的三維集成半導體系統(tǒng)，其中，所述光發(fā)射器包括激光器裝置。實施方式22 :根據實施方式20所述的三維集成半導體系統(tǒng)，其中，所述光發(fā)射器包括硅上鍺發(fā)射器裝置。實施方式23 :根據實施方式I到22中的任一個所述的三維集成半導體系統(tǒng)，其中，所述三維集成半導體系統(tǒng)包括電磁輻射發(fā)送器，該電磁輻射發(fā)送器被設置成響應于電信號輸入而輸出電磁福射信號。實施方式24 :根據實施方式I到22中的任一個所述的三維集成半導體系統(tǒng)，其中，所述三維集成半導體系統(tǒng)包括電磁輻射接收器，該電磁輻射接收器被設置成響應于電磁福射信號輸入而輸出電信號。
實施方式25 :根據實施方式23或實施方式24所述的三維集成半導體系統(tǒng)，其中，所述三維集成半導體系統(tǒng)包括電磁輻射收發(fā)器，該電磁輻射收發(fā)器被設置成響應于電信號輸入而輸出電磁福射信號，并且響應于電磁福射信號輸入而輸出電信號。實施方式26 :—種制造三維集成半導體系統(tǒng)的方法，該方法包括以下步驟在絕緣體上半導體(SeOI)基板的半導體材料層上形成至少ー個光敏器件；形成包括所述SeOI基板的所述半導體材料層的一部分的至少ー個波導，并可操作地耦接所述至少一個波導與所述至少ー個光敏器件；在所述SeOI基板的所述半導體材料層上形成至少ー個電流/電壓轉換器；電耦接所述至少ー個光敏器件和所述至少一個電流/電壓轉換器；在所述SeOI基板上接合至少ー個半導體器件；以及電耦接所述至少ー個電流/電壓轉換器和接合在所述SeOI基板上的所述至少一個半導體器件。
實施方式27 :根據實施方式26所述的方法，所述方法還包括以下步驟在所述SeOI基板的電絕緣材料層的第一側上形成所述至少ー個光敏器件，以及在所述SeOI基板的所述電絕緣材料層的所述第一側上接合所述至少一個半導體器件。實施方式28 :根據實施方式27所述的方法，所述方法還包括以下步驟中的至少ー個在SeOI基板的所述電絕緣材料層的所述第一側上形成所述至少ー個電流/電壓轉換器，以及在SeOI基板的所述電絕緣材料層的所述第一側上接合所述至少ー個電流/電壓轉換器。實施方式29 :根據實施方式26所述的方法，其中，形成所述至少ー個光敏器件的步驟包括形成光檢測器的步驟，該光檢測器被設置成響應于電磁輻射在所述光檢測器上的沖擊而生成電流。實施方式30 :根據實施方式26到29中的任一個所述的方法，其中，形成所述至少一個電流/電壓轉換器的步驟包括形成互阻抗放大器的步驟。實施方式31 :根據實施方式26到30中的任一個所述的方法，其中，形成所述至少ー個光敏器件的步驟包括形成光發(fā)射器的步驟，該光發(fā)射器被設置成響應于電信號輸入而生成電磁福射信號。實施方式32 :根據實施方式31所述的方法，其中，形成所述光發(fā)射器的步驟包括形成激光器裝置的步驟，該激光器裝置被設置成響應于所述電信號輸入而至少發(fā)射大致相干的電磁輻射。實施方式33 :根據實施方式31或實施方式32所述的方法，其中，形成所述光發(fā)射器的步驟包括形成硅上鍺發(fā)射器的步驟。實施方式34 :根據實施方式26到33中的任一個所述的方法，其中，在所述SeOI基板上接合至少ー個半導體器件的步驟包括在所述SeOI基板上接合電子信號處理器的步驟。實施方式35 :根據實施方式26到34中的任一個所述的方法，其中，在所述SeOI基板上接合至少ー個半導體器件的步驟還包括在所述SeOI基板上接合電子存儲器裝置的步驟。實施方式36 :根據實施方式26到35中的任一個所述的方法，其中，在所述SeOI基板上接合至少ー個半導體器件的步驟包括在所述SeOI基板上接合多個半導體器件的步驟。
實施方式37 :根據實施方式36所述的方法,在所述SeOI基板上接合多個半導體器件的步驟包括在所述SeOI基板上設置附加光敏器件的步驟。實施方式38 :根據實施方式37所述的方法，所述方法還包括以下步驟可操作地耦接所述附加光敏器件與形成在所述SeOI基板的所述半導體材料層上的所述至少ー個光敏器件。實施方式39 :根據實施方式37或實施方式38所述的方法，所述方法還包括以下步驟選擇所述附加光敏器件以包括被設置成發(fā)射電磁輻射的光發(fā)射器，并且選擇形成在所述SeOI基板的所述半導體材料層上的所述至少ー個光敏器件，以包括被設置成檢測由所述光發(fā)射器發(fā)射的電磁輻射的發(fā)射的光檢測器。實施方式40 :根據實施方式39所述的方法，所述方法還包括以下步驟選擇所述光發(fā)射器，以包括硅上鍺發(fā)射器裝置。
實施方式41 :根據實施方式26到40中的任一個所述的方法，所述方法還包括以下步驟設置所述三維集成半導體系統(tǒng)，以包括電磁輻射發(fā)送器和電磁輻射接收器中的至少ー個，該電磁福射發(fā)送器被設置成響應于電信號輸入而輸出電磁福射信號，而該電磁福射接收器被設置成響應于電磁福射信號輸入而輸出電信號。上述本公開的示例性實施方式不對本發(fā)明的范圍進行限制，因為這些實施方式僅僅是本發(fā)明的實施方式的示例，本發(fā)明的范圍根據所附權利要求書及其合法等同形式的范圍來限定。任何等同實施方式都處于本發(fā)明的范圍內。實際上，除了本文所示出和描述的以外，根據說明書，本公開的各種修改(如所描述的元件的另選的有用組合)對本領域技術人員來說將變得明顯。換句話說，本文所描述的ー個示例性實施方式的一個或更多個特征可以與本文所描述的另ー實施例實施方式的一個或更多個特征相組合，以提供本公開的附加實施方式。這種修改和實施方式也意在落入所附權利要求書的范圍內。
權利要求
1.一種三維集成半導體系統(tǒng)，該三維集成半導體系統(tǒng)包括 絕緣體上半導體SeOI基板，該SeOI基板包括 半導體材料層；和 電絕緣材料層，該電絕緣材料層與所述半導體材料層的主表面相鄰地設置； 至少一個光敏器件，該至少一個光敏器件形成在所述SeOI基板的所述半導體材料層上；以及 至少一個光學互連，該至少一個光學互連包括所述SeOI基板的所述半導體材料層的一部分，所述至少一個光學互連可操作地耦接至所述至少一個光敏器件； 至少一個電流/電壓轉換器，該至少一個電流/電壓轉換器形成在所述SeOI基板的所述半導體材料層上； 在所述至少一個光敏器件與所述至少一個電流/電壓轉換器之間延伸的至少一條電通路； 至少一個半導體器件，該至少一個半導體器件接合在所述SeOI基板上；以及 在所述至少一個電流/電壓轉換器與接合在所述SeOI基板上的所述至少一個半導體器件之間延伸的至少一條電通路。
2.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述至少一個光敏器件和接合在所述SeOI基板上的所述至少一個半導體器件設置在所述SeOI基板的所述電絕緣材料層的公共側上。
3.根據權利要求2所述的三維集成半導體系統(tǒng)，其中，所述至少一個電流/電壓轉換器設置在所述SeOI基板的所述電絕緣材料層的所述公共側上。
4.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述至少一個光敏器件和接合在所述SeOI基板上的所述至少一個半導體器件設置在所述SeOI基板的所述電絕緣材料層的相反的兩側上。
5.根據權利要求4所述的三維集成半導體系統(tǒng)，其中，所述至少一個光敏器件和所述至少一個電流/電壓轉換器設置在所述SeOI基板的所述電絕緣材料層的公共側上。
6.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述至少一個光敏器件包括光檢測器，該光檢測器被設置成響應于電磁輻射在所述光檢測器上的沖擊而生成電流。
7.根據權利要求6所述的三維集成半導體系統(tǒng)，其中，所述至少一個光學互連被設置成將電磁輻射輸送至所述光檢測器。
8.根據權利要求6所述的三維集成半導體系統(tǒng)，其中，所述至少一個電流/電壓轉換器包括互阻抗放大器。
9.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述至少一個光敏器件包括光發(fā)射器，該光發(fā)射器被設置成響應于電信號輸入而生成電磁福射信號。
10.根據權利要求9所述的三維集成半導體系統(tǒng)，其中，所述至少一個光學互連被設置成輸送由所述光發(fā)射器發(fā)射的電磁福射。
11.根據權利要求9所述的三維集成半導體系統(tǒng)，其中，所述光發(fā)射器包括硅上鍺發(fā)射器。
12.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述至少一個半導體器件包括電子信號處理器。
13.根據權利要求12所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述至少一個半導體器件包括接合在所述SeOI基板上的多個半導體器件。
14.根據權利要求13所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述多個半導體器件中的至少一個半導體器件包括電子存儲器裝置。
15.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述至少一個半導體器件包括接合在所述SeOI基板上的多個半導體器件。
16.根據權利要求15所述的三維集成半導體系統(tǒng)，其中，接合在所述SeOI基板上的所述多個半導體器件中的至少一個半導體器件包括附加光敏器件。
17.根據權利要求16所述的三維集成半導體系統(tǒng)，其中，所述附加光敏器件與形成在所述SeOI基板的所述半導體材料層上的所述至少一個光敏器件可操作地耦接。
18.根據權利要求17所述的三維集成半導體系統(tǒng)，所述三維集成半導體系統(tǒng)還包括多個光學互連，所述多個光學互連被設置成在所述附加光敏器件與形成在所述SeOI基板的所述半導體材料層上的所述至少一個光敏器件之間輸送電磁輻射，所述多個光學互連包括至少一個波導，所述至少一個波導包括所述SeOI基板的所述半導體材料層的所述部分。
19.根據權利要求18所述的三維集成半導體系統(tǒng)，其中，所述多個光學互連包括至少一個貫通晶片光學互連。
20.根據權利要求17所述的三維集成半導體系統(tǒng)，其中，所述附加光敏器件包括被設置成發(fā)射電磁輻射的光發(fā)射器，并且形成在所述SeOI基板的所述半導體材料層上的所述至少一個光敏器件包括光檢測器，該光檢測器被設置成檢測由所述光發(fā)射器發(fā)射的電磁輻射的發(fā)射。
21.根據權利要求20所述的三維集成半導體系統(tǒng)，其中，所述光發(fā)射器包括激光器裝置。
22.根據權利要求20所述的三維集成半導體系統(tǒng)，其中，所述光發(fā)射器包括硅上鍺發(fā)射器裝置。
23.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述三維集成半導體系統(tǒng)包括電磁福射發(fā)送器，該電磁福射發(fā)送器被設置成響應于電信號輸入而輸出電磁福射信號。
24.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述三維集成半導體系統(tǒng)包括電磁福射接收器，該電磁福射接收器被設置成響應于電磁福射信號輸入而輸出電信號。
25.根據權利要求I所述的三維集成半導體系統(tǒng)，其中，所述三維集成半導體系統(tǒng)包括電磁福射收發(fā)器，該電磁福射收發(fā)器被設置成響應于電信號輸入而輸出電磁福射信號，并且響應于電磁福射信號輸入而輸出電信號。
26.—種制造三維集成半導體系統(tǒng)的方法，該方法包括以下步驟 在絕緣體上半導體SeOI基板的半導體材料層上形成至少一個光敏器件； 形成包括所述SeOI基板的所述半導體材料層的一部分的至少一個波導，并且可操作地耦接所述至少一個波導與所述至少一個光敏器件； 在所述SeOI基板的所述半導體材料層上形成至少一個電流/電壓轉換器； 電耦接所述至少一個光敏器件和所述至少一個電流/電壓轉換器； 在所述SeOI基板上接合至少一個半導體器件；以及 電耦接所述至少一個電流/電壓轉換器和接合在所述SeOI基板上的所述至少一個半導體器件。
27.根據權利要求26所述的方法，所述方法還包括以下步驟在所述SeOI基板的電絕緣材料層的第一側上形成所述至少一個光敏器件，以及在所述SeOI基板的所述電絕緣材料層的所述第一側上接合所述至少一個半導體器件。
28.根據權利要求27所述的方法，所述方法還包括以下步驟中的至少一個步驟在所述SeOI基板的所述電絕緣材料層的所述第一側上形成所述至少一個電流/電壓轉換器，以及在所述SeOI基板的所述電絕緣材料層的所述第一側上接合所述至少一個電流/電壓轉換器。
29.根據權利要求26所述的方法，其中，形成所述至少一個光敏器件的步驟包括形成光檢測器的步驟，該光檢測器被設置成響應于電磁輻射在所述光檢測器上的沖擊而生成電 流。
30.根據權利要求29所述的方法，其中，形成所述至少一個電流/電壓轉換器的步驟包括形成互阻抗放大器的步驟。
31.根據權利要求26所述的方法，其中，形成所述至少一個光敏器件的步驟包括形成光發(fā)射器的步驟，該光發(fā)射器被設置成響應于電信號輸入而生成電磁福射信號。
32.根據權利要求31所述的方法，其中，形成所述光發(fā)射器的步驟包括形成激光器裝置的步驟，該激光器裝置被設置成響應于所述電信號輸入而發(fā)射至少大致相干的電磁輻射。
33.根據權利要求31所述的方法，其中，形成所述光發(fā)射器的步驟包括形成硅上鍺發(fā)射器的步驟。
34.根據權利要求26所述的方法，其中，在所述SeOI基板上接合至少一個半導體器件的步驟包括在所述SeOI基板上接合電子信號處理器的步驟。
35.根據權利要求34所述的方法，其中，在所述SeOI基板上接合至少一個半導體器件的步驟還包括在所述SeOI基板上接合電子存儲器裝置的步驟。
36.根據權利要求26所述的方法，其中，在所述SeOI基板上接合至少一個半導體器件的步驟包括在所述SeOI基板上接合多個半導體器件的步驟。
37.根據權利要求36所述的方法，在所述SeOI基板上接合所述多個半導體器件的步驟包括在所述SeOI基板上設置附加光敏器件的步驟。
38.根據權利要求37所述的方法，所述方法還包括以下步驟可操作地耦接所述附加光敏器件與形成在SeOI基板的所述半導體材料層上的所述至少一個光敏器件。
39.根據權利要求38所述的方法，所述方法還包括以下步驟選擇所述附加光敏器件以包括被設置成發(fā)射電磁輻射的光發(fā)射器，并且選擇形成在所述SeOI基板的所述半導體材料層上的所述至少一個光敏器件，以包括光檢測器，該光檢測器被設置成檢測由所述光發(fā)射器發(fā)射的電磁輻射的發(fā)射。
40.根據權利要求39所述的方法，所述方法還包括以下步驟選擇所述光發(fā)射器，以包括硅上鍺發(fā)射器裝置。
41.根據權利要求26所述的方法，所述方法還包括以下步驟設置所述三維集成半導體系統(tǒng)，以包括電磁福射發(fā)送器和電磁福射接收器中的至少一個，該電磁福射發(fā)送器被設置成響應于電信號輸入而輸出電磁福射信號，而該電磁福射接收器被設置成響應于電磁福射信號輸入而輸出電信號。
全文摘要
本發(fā)明涉及三維集成半導體系統(tǒng)和形成該三維集成半導體系統(tǒng)的方法。三維集成半導體系統(tǒng)包括與絕緣體上半導體(SeOI)基板上的電流/電壓轉換器可操作地耦接的光敏器件。光學互連被可操作地耦接至光敏器件。半導體器件被接合在SeOI基板上，并且電通路在電流/電壓轉換器與接合在SeOI基板上的半導體器件之間延伸。形成這種系統(tǒng)的方法包括以下步驟在SeOI基板上形成光敏器件，并且可操作地耦接波導與該光敏器件?？梢詫㈦娏?電壓轉換器形成在SeOI基板上，并且光敏器件和電流/電壓轉換器可以彼此可操作地耦接?？梢詫雽w器件接合在SeOI基板上，并且與電流/電壓轉換器可操作地耦接。
文檔編號H01L21/50GK102956630SQ201210282670
公開日2013年3月6日 申請日期2012年8月9日 優(yōu)先權日2011年8月9日
發(fā)明者比什-因·阮, 瑪麗亞姆·薩達卡 申請人:索泰克公司