一種采用偽柵極制造半導體器件的方法
【專利摘要】本發(fā)明提供一種采用偽柵極制造半導體器件的方法，包括步驟：提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的襯底上形成第一偽柵極，在所述第二區(qū)域的襯底上形成第二偽柵極，所述第一偽柵極和第二偽柵極包括依次堆棧的柵極介電層、覆蓋層和多晶硅層；在所述襯底中形成源漏極；在所述第二偽柵極的頂部形成阻擋層；采用濕法蝕刻去除所述第一偽柵極的多晶硅層以形成溝槽；填充所述溝槽形成金屬柵極。本發(fā)明可以在半導體的制造過程中對多晶硅的偽柵極的相應部分進行高度選擇性的去除，從而可以避免對器件造成損傷，從而提高所制造的半導體器件的性能。
【專利說明】一種采用偽柵極制造半導體器件的方法
【技術領域】
[0001]本發(fā)明是涉及一種半導體制造【技術領域】，更確切的說，本發(fā)明涉及一種采用偽柵極制造半導體器件的方法。
【背景技術】
[0002]在使用偽柵極制造半導體器件的過程中，通常包括在襯底上形成偽柵極、源極漏極，然后去除偽柵極上的相應部分并填充因移除偽柵極該部分而產生的溝槽以形成柵極等一系列的步驟。在這一系列的步驟中，偽柵極相應部分的去除是一個極為關鍵的步驟。通常情況下使用干刻蝕在去除由多晶硅所形成的偽柵極，但是干刻蝕的刻蝕選擇性不理想，往往會對器件造成不必要的損傷，從而對所制造的器件的性能造成影響。
[0003]但是目前采用偽柵極制造半導體器件的工藝中沒有方法來克服上述問題。

【發(fā)明內容】

[0004]鑒于以上問題，本發(fā)明提供一種采用偽柵極制造半導體器件的方法，包括步驟:
[0005]a)提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域；
[0006]b)在所述第一區(qū)域的襯底上形成第一偽柵極，在所述第二區(qū)域的襯底上形成第二偽柵極，所述第一偽柵極和第二偽柵極包括依次堆棧的柵極介電層、覆蓋層和多晶硅層；
[0007]c)在所述襯底中形成源漏極；
[0008]d)在所述第二偽柵極的頂部形成阻擋層；
[0009]e)采用濕法蝕刻去除所述第一偽柵極的多晶硅層以形成溝槽；
[0010]f)填充所述溝槽形成金屬柵極。
[0011]進一步，所述步驟d)包括:
[0012]在所述第一偽柵極的多晶硅層上形成掩膜層；
[0013]在所述第二偽柵極的多晶硅層上形成所述阻擋層；
[0014]去除所述第一偽柵極的多晶硅層上的掩膜層；
[0015]進一步，其中所述掩膜層是光刻膠層。
[0016]進一步，其中還包括在所述光刻膠層和所述多晶硅層之間形成BARC。
[0017]進一步，其中所述阻擋層是氧化層或氮化層。
[0018]進一步，其中所述阻擋層具有大于30埃的厚度。
[0019]進一步，其中所述形成阻擋層的方法是等離子體的方法或離子注入的方法。
[0020]進一步，其中所述去除掩膜層步驟中使用包括H2和N2的氣體。
[0021]進一步，其中所述濕法刻蝕第一偽柵極的多晶硅層步驟中使用的溶液包括TMAH。
[0022]進一步，其中所述濕法刻蝕第一偽柵極的多晶硅層步驟中使用的溶液包括KTMAH。
[0023]進一步，還包括在所述去除掩膜層步驟之后進行去除自然氧化層的步驟。
[0024]進一步，其中使用DHF來執(zhí)行所述自然氧化層的去除。
[0025]進一步，其中所述去除自然氧化層的步驟在與所述濕法刻蝕多晶硅層的步驟相同的反應腔中執(zhí)行。
[0026]進一步，還包括在步驟f)之后進行去除第二偽柵極的多晶硅層形成溝槽；填充所述溝槽形成金屬柵極。
[0027]進一步，其中所述去除第二偽柵極的多晶硅層的方法是濕法刻蝕去除的方法。
[0028]進一步，還包括在所述襯底和所述偽柵極之間形成界面層。
[0029]進一步，其中使用高K材料形成所述柵極介電層。
[0030]進一步，其中使用TiN或TaN來形成所述覆蓋層。
[0031]進一步，還包括在步驟b)之后，在所述偽柵極的側壁和襯底上形成偏移側墻和間隙壁的步驟。
[0032]進一步，還包括在步驟c)之后形成ILD于所述襯底和所述第一和第二偽柵極上以及平坦化所述ILD以暴露所述第一偽柵極和第二偽柵極的步驟。
[0033]本發(fā)明中采用偽柵極的方法在半導體器件的制造過程中可以在半導體的制造過程中對多晶硅的偽柵極的相應部分進行高度選擇性的去除，從而可以避免對器件造成損傷，從而提高所制造的半導體器件的性能。
【專利附圖】

【附圖說明】
[0034]圖1-8是本發(fā)明各個工藝步驟的器件剖面圖。
【具體實施方式】
[0035]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0036]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出的采用偽柵極制造半導體器件的方法。顯然，本發(fā)明的施行并不限定于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0037]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合接下來，將結合附圖更加完整地描述本發(fā)明。
[0038]參照圖1。首先，提供半導體襯底200。包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域可以為PMOS區(qū)域，所述第二區(qū)域可以為NMOS區(qū)域。所述襯底可以為以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI )、絕緣體上層疊鍺化硅(S-SiGeOI)以及絕緣體上鍺化硅(SiGeOI)等。在所述襯底中可以形成有摻雜區(qū)域和/或隔離結構，所述隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。在本發(fā)明的實施例中，所述襯底可以是Si襯底，其還可以包括在Si上的界面層，圖中未示出。在一個實施例中通過快速熱氧化工藝(RTO)或原子層沉積工藝(ALD)來形成具有5-10A的Si02界面層。然后在該襯底上形成柵極介電層201，可以選用高K材料來形成所述柵極介電層，例如用在Hf02中引入S1、Al、N、La、Ta等元素并優(yōu)化各元素的比率來得到的高K材料等。所述形成柵極介電層的方法可以是物理氣相沉積工藝或原子層沉積工藝(ALD)。在本發(fā)明的實施例中，在所述Si02界面層上形成HfAION柵極介電層，其厚度為15到60埃。之后，在柵極介電層201上形成柵極堆棧結構的覆蓋層202，可以是ALD所形成的TiN或TaN的覆蓋層。之后在覆蓋層202上沉積多晶硅層300。在本發(fā)明的一個實施例中，使用低壓化學氣相淀積(LPCVD)工藝來形成多晶硅層，其的工藝條件包括:反應氣體為硅烷(SiH4)，所述硅烷的流量范圍為100?200立方厘米/分鐘(sccm)，如150sccm ;反應腔內溫度范圍為700?750攝氏度；反應腔內壓力為250?350毫毫米萊柱(mTorr),如300mTorr ;所述反應氣體中還包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮氣,所述氦氣和氮氣的流量范圍為5?20升 / 分鐘(slm)，如 8slm、IOslm 或 15slm。
[0039]然后，可以使用光刻工藝對以上步驟所形成的界面層、柵極介電層201、覆蓋層202和多晶硅層300進行圖案化處理以形成堆棧的偽柵極結構。
[0040]如圖2所示。還可以進行形成偏移側墻(offset spacer) 211的步驟。偏移側墻的材料可以是氮化硅，氧化硅或者氮氧化硅等絕緣材料。偏移側墻可以提高形成的晶體管的溝道長度，減小短溝道效應和由于短溝道效應引起的熱載流子效應。形成偏移側墻的工藝可以是化學氣相沉積。在一個實施例中所形成的偏移側墻的厚度可以小到80埃。
[0041]以及形成輕摻雜源極/漏極(LDD)于柵極結構任一側的襯底中的步驟。所述形成LDD的方法可以是離子注入工藝或擴散工藝。LDD注入的離子類型根據將要形成的半導體器件的電性決定，即形成的器件為NMOS器件，則LDD注入工藝中摻入的雜質離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質離子為硼。根據所需的雜質離子的濃度，離子注入工藝可以一步或多步完成。
[0042]以及在襯底200和上述步驟所形成的偏移側墻上形成間隙壁(Spacer) 212的步驟?？梢允褂玫?、碳化硅、氮氧化硅或其組合的材料?？梢栽谝r底上沉積第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁，所述間隙壁可以具有10-30NM的厚度。
[0043]以及用離子注入工藝或擴散工藝重摻雜源極和漏極(S/D)形成于柵極間隙壁任一側的襯底中的步驟，高溫退火步驟，形成金屬硅化物(SAB)阻擋層等步驟(圖中未示出)。
[0044]參照圖3。然后還可以在器件的表面沉積蝕刻停止層，圖中未示出。蝕刻停止層可用SiCN、SiN、SiC、SiOF、SiON等形成。然后進行沉積層間介電層(ILD) 220于柵極結構之上及其之間?？梢圆捎没瘜W氣相沉積法、高密度等離子體化學氣相沉積法、旋轉涂布法、濺鍍等方法形成，所述層間介電層可以采用氧化硅、氮氧化硅、氮化硅等材料來形成。
[0045]參照圖4。然后對層間介電層220和/或刻蝕停止層進行平坦化處理。所述平坦化處理的非限制性實例包括機械平坦化方法和化學機械拋光平坦化方法。以暴露偽柵極結構的上表面。在一個實施例中用CMP的方法以暴露多晶硅層300。
[0046]參照圖5。然后在平坦化步驟處理過的第一偽柵極區(qū)域的層間介電層及所暴露的第一偽柵極結構上形成掩模層301。在一個實施例中，在PFET區(qū)域所暴露的多晶硅層和ILD上形成掩膜層。可以包括數種掩模材料的任何一種，包括但不限于:硬掩模材料和光刻膠掩模材料。優(yōu)選地，掩模層包括光刻膠掩模材料。光刻膠掩模材料可以包括選自包括正性光刻膠材料、負性光刻膠材料和混合光刻膠材料等。該掩模層可以包括具有厚度從大約2000到大約5000埃的正性光刻膠材料或負性光刻膠材料。在一個實施例中還可以包括光刻膠的底部抗反射涂層(BARC)，可以用TiN或SiN來形成該BARC。
[0047]參照圖6。在平坦化步驟后暴露的第二偽柵極的多晶硅層上形成阻擋層302。在一個實施例中，該阻擋層形成于NFET區(qū)域偽柵極的多晶硅層上。該阻擋層可以是形成于多晶硅層上的氧化層或氮化層，可以使用等離子體氧化或氮化的方法以及離子注入的方法。在一個實施例中的等離子體氧化的方法在PECVD的系統(tǒng)中進行，其射頻原頻率為
13.56Hz，氣源為氬氣和氧氣的混合氣體，其比例為9:1，氣體流量為50sccm，反應室氣壓為
5.26*104Pa，襯底溫度為250攝氏度，射頻源功率為2W/cm2，所形成的氧化層的厚度可以大于30埃。
[0048]參照圖7。然后進行去除掩模層301的步驟。其條件包括在反應腔中通入02。在一個實施例中，還包括通入的混合氣體，其包括適量的N2和H2,以增加離子濃度從而加快去除的速率。
[0049]以上步驟完成之后，所形成于偽柵極結構的多晶硅層上的氧化層的厚度將會具有不同的厚度，其還包括自然氧化層。在一個實施例中所觀察到的氧化層包括大約10埃的自然氧化層和在PFET區(qū)域的約30埃的二次生長的氧化層。
[0050]接著進行去除自然氧化層的步驟和用濕刻蝕的方法去除第一偽柵極結構的多晶硅層的步驟。在本發(fā)明的實施例中，利用稀釋的氫氟酸(DHF)工藝把自然氧化層腐蝕掉，HF:H20的體積比可以為1:(10-200)，處理溫度為20-25攝氏度，該工藝可以使自然氧化層的腐蝕終止于氧含量很低的多晶硅層表面。
[0051]可以利用四甲基氫氧化銨(TMAH)來去除第一偽柵極的多晶硅層。一個實施例中使用濃度為22%wt的四甲基氫氨水溶液來去除NFET區(qū)域偽柵極的多晶硅層。在另外的實施例中，還使用各向異性腐蝕液(KTMAH)來去除多晶硅層，在TMAH水溶液中加入氫氧化鉀(Κ0Η)，其中TMAH的質量分數為10%-25%、TMAH與KOH的摩爾比為2_4，反應的溫度為60-90攝氏度。從而第一偽柵極的多晶硅層可以被去除以形成溝槽，如圖8所示。
[0052]其中以上去除自然氧化物和去除第一偽柵極結構的多晶硅層的步驟可以在同一個反應腔中進行以減少器件的移動從而減少損傷的幾率。
[0053]由于上述在第二偽柵極所暴露的多晶硅層上形成的阻擋層具有一定的厚度，且本發(fā)明的濕刻蝕對其刻蝕的作用有限，所以其可以保護其下方的多晶硅層，使得具有高選擇性的刻蝕方法能夠應用在第一偽柵極多晶硅層的去除步驟中。
[0054]然后在去除第一偽柵極多晶硅層而形成的溝槽中填充柵極材料以形成柵極，可以是填充金屬材料以形成金屬柵。在一個實施例中的金屬柵還可以包括:TiN、TaN、TiN和TaN和上述的組合功函數金屬層；TaN、TiN, TaC、TaSiN、WN、TiAl、TiAlN或上述的組合的阻擋層；和導電層等。形成柵極的方法可以包括沉積、退火和平坦化等步驟。
[0055]然后進行去除第二偽柵極多晶硅層以形成溝槽的步驟以及填充所述溝槽形成柵極的步驟。
[0056]然后進行后續(xù)工藝以完成半導體元件的制造。
[0057]為了說明和描述的目的，給出了本發(fā)明各個方面的以上描述。其并不旨在窮盡列舉或將本發(fā)明限制為所公開的精確形式，且明顯地，可以進行多種修改和變化。本發(fā)明旨在將對本領域技術人員是顯而易見的這些修改和變化包括在由所附權利要求限定的本發(fā)明的范圍內。
【權利要求】
1.一種采用偽柵極制造半導體器件的方法，包括步驟: a)提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域； b)在所述第一區(qū)域的襯底上形成第一偽柵極，在所述第二區(qū)域的襯底上形成第二偽柵極，所述第一偽柵極和第二偽柵極包括依次堆棧的柵極介電層、覆蓋層和多晶硅層； c)在所述襯底中形成源漏極； d)在所述第二偽柵極的頂部形成阻擋層； e)采用濕法蝕刻去除所述第一偽柵極的多晶硅層以形成溝槽； f)填充所述溝槽形成金屬柵極。
2.根據權利要求1所述的方法，所述步驟d)包括: 在所述第一偽柵極的多晶硅層上形成掩膜層； 在所述第二偽柵極的多晶硅層上形成所述阻擋層； 去除所述第一偽柵極的多晶硅層上的掩膜層。
3.根據權利要求2所述的方法，其中所述掩膜層是光刻膠層。
4.根據權利要求3所述的方法，其中還包括在所述光刻膠層和所述多晶硅層之間形成BARC。
5.根據權利要求1所述的方法，其中所述阻擋層是氧化層或氮化層。
6.根據權利要求1所述的方法，其中所述阻擋層具有大于30埃的厚度。
7.根據權利要求1所述的方法，其中所述形成阻擋層的方法是等離子體的方法或離子注入的方法。
8.根據權利要求2、3或4所述的方法，其中所述去除掩膜層步驟中使用包括H2和N2的氣體。
9.根據權利要求1所述的方法，其中所述濕法刻蝕第一偽柵極的多晶硅層步驟中使用的溶液包括TMAH。
10.根據權利要求1所述的方法，其中所述濕法刻蝕第一偽柵極的多晶硅層步驟中使用的溶液包括KTMAH。
11.根據權利要求2、3或4所述的方法，還包括在所述去除掩膜層步驟之后進行去除自然氧化層的步驟。
12.根據權利要求11所述的方法，其中使用DHF來執(zhí)行所述自然氧化層的去除。
13.根據權利要求11所述的方法，其中所述去除自然氧化層的步驟在與所述濕法刻蝕多晶硅層的步驟相同的反應腔中執(zhí)行。
14.根據權利要求1所述的方法，還包括在步驟f)之后進行去除第二偽柵極的多晶硅層形成溝槽；填充所述溝槽形成金屬柵極。
15.根據權利要求14所述的方法，其中所述去除第二偽柵極的多晶硅層的方法是濕法刻蝕去除的方法。
16.根據權利要求1所述的方法，還包括在所述襯底和所述偽柵極之間形成界面層。
17.根據權利要求1所述的方法，其中使用高K材料形成所述柵極介電層。
18.根據權利要求1所述的方法，其中使用TiN或TaN來形成所述覆蓋層。
19.根據權利要求1所述的方法，還包括在步驟b)之后，在所述偽柵極的側壁和襯底上形成偏移側墻和間隙壁的步驟。
20.根據權利要求1所述的方法，還包括在步驟c)之后形成ILD于所述襯底和所述第一和第二偽柵極上以及平坦化所·述ILD以暴露所述第一偽柵極和第二偽柵極的步驟。
【文檔編號】H01L21/28GK103545185SQ201210243837
【公開日】2014年1月29日 申請日期:2012年7月13日 優(yōu)先權日:2012年7月13日
【發(fā)明者】隋運奇, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司