專利名稱：Mos變抗器結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及MOS變抗器結(jié)構(gòu)和方法。
背景技術(shù)：
對(duì)先進(jìn)電子電路并且尤其對(duì)在半導(dǎo)體エ藝中作為集成電路(“1C”)所制作的電路的共同需求為變抗器的使用。變抗器或“可變電抗器”提供了電壓控制電容器元件，該電壓控制電容器元件具有基于在端部處所表示的電壓的可變電容和控制電壓。金屬氧化物半導(dǎo)體或者M(jìn)OS變抗器可以具有施加給柵極端的控制電壓，該控制電壓提供了對(duì)在器件的剰余端的特定電壓所獲得的電容的控制。因?yàn)樽兛蛊骰诜聪蚱肞N結(jié)，所以端部通常偏置以使在該結(jié)上沒有電流流動(dòng)。實(shí)質(zhì)上，在端部之間沒有電流流動(dòng)的電路元件結(jié)構(gòu)提供了電容器。然而，通過改變?cè)诘谌?M0S變抗器的“柵極”)上的偏置電壓，器件可以形成在柵極以下的耗盡區(qū)域或者甚至積累區(qū)域，改變通過器件流動(dòng)的電流。因此，獲得的有效電容為可變的并且具有電壓依賴性。這使變抗器作為電壓控制電容器非常有用。該電路元件尤其在振蕩器、RF電路、混合信號(hào)電路等中是非常有用的。對(duì)于變抗器以給定控制電壓所獲得的電容取決于包括柵極氧化物厚度(“Tox”)和例如形成變抗器的摻雜阱的摻雜的物理量。例如，MOS變抗器可以為N+/n阱型、P+/p-阱型。阱摻雜濃度和Tox為可以通過使用觀測(cè)到的測(cè)量變抗器電容來確定的這兩個(gè)物理因素。這些特征在半導(dǎo)體制造中作為過程控制監(jiān)控器(“PCM”)對(duì)變抗器非常有用。在晶圓驗(yàn)收測(cè)試(“WAT”)階段，作為測(cè)試構(gòu)件所形成的變抗器的測(cè)量或者在晶圓上的PCM可以提供晶圓的Tox和阱摻雜特征的質(zhì)量信息?？梢钥焖僮R(shí)別壞批次并且可以將其他晶圓“揀選”為更好的，或者不好的，批次基于WAT的結(jié)果。此外，因?yàn)樽兛蛊魈峁┝丝烧{(diào)電容，所以通常將變抗器用作射頻(“RF”)電路元件和諸如電壓控制振蕩器(“VC0”)、脈沖控制調(diào)節(jié)器(”PCM”)、延遲線等的混合信號(hào)電路器件。其他重要的方面為多種頻率的CV曲線性能；例如，RF對(duì)于可以用于形成手機(jī)或者其他無線或者射頻組件的電路的半導(dǎo)體器件尤其重要。因此，對(duì)于與先進(jìn)半導(dǎo)體エ藝兼容的MOS型變抗器存在持續(xù)需求而不需要附加處理步驟，變抗器可在半導(dǎo)體エ藝技術(shù)節(jié)點(diǎn)上擴(kuò)展，并且該變抗器提供了與在基帯、RF、MS、以及其他頻率上具有擴(kuò)展調(diào)諧比(tuning ratio)的建模和電路仿真兼容的一致性能,并且該變抗器用作PCM而不需要在制作以后的手動(dòng)校準(zhǔn)步驟。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了ー種裝置，包括半導(dǎo)體襯底，包括有源區(qū)，限定在半導(dǎo)體襯底的一部分中；摻雜阱區(qū)域，位于有源區(qū)中，延伸進(jìn)入半導(dǎo)體襯底；至少兩個(gè)柵極結(jié)構(gòu)，被平行地設(shè)置在摻雜阱區(qū)域上方，柵極結(jié)構(gòu)包括位于柵極介電材料上方的導(dǎo)體；源極和漏極區(qū)域，設(shè)置在形成在柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中；柵極連接件，形成在第一金屬層中，第一金屬層覆蓋至少兩個(gè)柵極結(jié)構(gòu)并且電連接至少兩個(gè)柵極結(jié)構(gòu)；源極和漏極連接件，形成在第二金屬層中并且覆蓋在阱區(qū)域中的源極和漏極區(qū)域并且電連接至源極和漏極區(qū)域；以及層間介電材料，將在第二金屬層中的源極和漏極連接件與形成在第一金屬層中的柵極連接件電隔離。其中，在第二金屬層中沒有形成柵極連接件的任何部分。其中，第一金屬層的柵極連接件被設(shè)置為覆蓋有源區(qū)的中心部。其中，柵極結(jié)構(gòu)包括多晶硅。其中，柵極結(jié)構(gòu)包括摻雜多晶硅。該裝置還進(jìn)一歩包括柵極帶導(dǎo)體，柵極帶導(dǎo)體與柵極導(dǎo)體相垂直地形成并且電連接至柵極導(dǎo)體。其中,第一金屬層中的柵極連接件進(jìn)ー步連接至柵極帶導(dǎo)體。其中，柵極連接件為t形。其中，源極和漏極連接件通過垂直連接件連接至源極和漏極區(qū)域，垂直連接件包括通孔，形成在層間電介質(zhì)中并且將第二金屬層電連接至第一金屬層部；以及觸點(diǎn)，形成為將第一金屬層部連接至阱中的源極和漏極區(qū)域。其中，垂直連接件形成在有源區(qū)的角部中。此外，本發(fā)明還提供了ー種裝置，包括形成在半導(dǎo)體襯底上的具有頻率依賴性功能的電路，電路包括導(dǎo)體和至少ー個(gè)可調(diào)變抗器単元，至少ー個(gè)可調(diào)變抗器単元進(jìn)ー步包括有源區(qū)，限定在半導(dǎo)體襯底的一部分中；摻雜阱區(qū)域，位于有源區(qū)中，延伸進(jìn)入半導(dǎo)體襯底；至少兩個(gè)柵極結(jié)構(gòu)，被平行地設(shè)置在摻雜阱區(qū)域上方，柵極結(jié)構(gòu)包括位于柵極介電材料上方的導(dǎo)體；源極和漏極區(qū)域，設(shè)置在形成在柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中；柵極連接件，形成在第一金屬層中，第一金屬層覆蓋至少兩個(gè)柵極結(jié)構(gòu)并且電連接至少兩個(gè)柵極結(jié)構(gòu)；源極和漏極連接件，形成在第二金屬層中并且覆蓋在阱區(qū)域中的源極和漏極區(qū)域并且電連接至源極和漏極區(qū)域；以及層間介電材料，將在第二金屬層中的源極和漏極連接件與形成在第一金屬層中的柵極連接件電隔離。其中，至少ー個(gè)變抗器単元進(jìn)ー步包括連接在一起的相同變抗器単元的陣列。其中，覆蓋變抗器単元的陣列的第二金屬層沒有至柵極連接件的任何電連接。其中，設(shè)置在襯底上的具有頻率依賴性功能的電路進(jìn)一歩包括電壓控制振蕩器，電路進(jìn)一歩包括可變電容器組，可變電容器組包括至少ー個(gè)可調(diào)變抗器和附加可變電容器，并且電壓控制振蕩器的増益K是通過調(diào)節(jié)由附加可變電容器所提供的電容以及通過調(diào)節(jié)對(duì)至少ー個(gè)可調(diào)變抗器調(diào)諧而提供的電容來確定的。此外，還提供了ー種方法，包括將至少兩個(gè)變抗器柵極導(dǎo)體平行設(shè)置在半導(dǎo)體襯底中限定的有源區(qū)上方，兩個(gè)平行的柵極導(dǎo)體覆蓋柵極介電材料；將源極和漏極區(qū)域設(shè)置在有源區(qū)中并且在柵極導(dǎo)體的相對(duì)兩側(cè)上；在至少兩個(gè)變抗器柵極導(dǎo)體上方形成第一金屬層?xùn)艠O導(dǎo)體；使用通過絕緣材料的垂直觸 點(diǎn)將第一金屬層?xùn)艠O連接件電連接至變抗器柵極導(dǎo)體；在與柵極連接件隔離的有源區(qū)上方形成第二金屬層源扱/漏極連接件；以及通過形成垂直連接件將源極和漏極區(qū)域電連接至第二金屬層源極/漏極連接件，垂直連接件包括通過層間電介質(zhì)到達(dá)第一金屬層部的第一層通孔和到達(dá)在有源區(qū)中的源極/漏極區(qū)域的觸點(diǎn)。
其中，設(shè)置至少兩個(gè)變抗器柵極導(dǎo)體包括提供摻雜多晶硅。該方法進(jìn)ー步包括提供連接至至少兩個(gè)變抗器柵極導(dǎo)體的多晶硅的至少兩個(gè)柵極帶。
其中，提供第一金屬層和第二金屬層包括提供銅。該方法進(jìn)ー步包括將源極和漏極連接件接地。該方法進(jìn)ー步包括將源極和漏極連接件接地并且測(cè)量對(duì)于施加給柵極連接件的柵極電壓范圍所獲得的電容以描述襯底的特性。


為了更完全理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下描述作為參考，其中圖I在剖面中示出了變抗器結(jié)構(gòu)；圖2在剖面中示出了具有附加連接的圖I的變抗器結(jié)構(gòu)；圖3示出了用于變抗器的CV曲線；圖4在平面圖中示出了實(shí)施例變抗器單元的一部分；圖5在平面圖中示出了實(shí)施例變抗器單元的另一部分；圖6在平面圖中示出了實(shí)施例變抗器單元的另一部分；圖7在平面圖中示出了實(shí)施例變抗器單元的另一部分；圖8在平面圖中示出了實(shí)施例變抗器單元的另一部分；圖9在平面圖中示出了實(shí)施例變抗器單元的另一部分；圖10在平面圖中示出了實(shí)施例變抗器單元的另一部分；圖11在剖面圖中示出了實(shí)施例變抗器單元的一部分；圖12在剖面圖中示出了實(shí)施例變抗器單元的一部分；圖13示出了用于實(shí)施例變抗器単元的CV特征曲線圖；圖14在電路圖中示出了實(shí)施例變抗器単元使用的振蕩器；圖15在電路圖中示出了用于圖14的電路的變抗器和電容器組；圖16以電路圖示出了用于實(shí)施例變抗器単元的電壓振蕩器電路；圖17在平面圖中示出了變抗器単元的實(shí)施例陣列；以及圖18在圖表中示出了與技術(shù)節(jié)點(diǎn)相比較的用于實(shí)施例變抗器単元的調(diào)諧比和用于傳統(tǒng)變抗器単元的調(diào)諧比。附圖、圖表、以及示圖僅為說明性的并且不用于進(jìn)行限定，而是為本發(fā)明的實(shí)施方式的實(shí)例，為了說明，簡(jiǎn)化了該附圖、圖表、以及示圖，并且沒有按比例繪制該附圖、圖表、以及示圖。
具體實(shí)施例方式下面，詳細(xì)論述了本優(yōu)選實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅僅示出制造和使用本發(fā)明的具體方式，而沒有限制本發(fā)明的范圍?，F(xiàn)在詳細(xì)描述的本申請(qǐng)的實(shí)施例提供了用于MOS變抗器單元的布線的新方法和裝置，其中該MOS變抗器単元具有高調(diào)諧比，并且呈現(xiàn)對(duì)于以基帶、混合信號(hào)、以及RF頻率建模一致的CV響應(yīng)曲線，該變抗器提供了期望的CV性能而沒有器件校準(zhǔn)，可在半導(dǎo)體器件測(cè)試中擴(kuò)展使用該變抗器，并且在用于器件特征的測(cè)試過程控制監(jiān)控以后，該變抗器用在諸如晶圓的應(yīng)用中。傳統(tǒng)MOS變抗器具有由于形成在布線結(jié)構(gòu)中的金屬與金屬的邊緣電容產(chǎn)生的外部電容。這些外部電容是除了例如通過形成N+阱與N阱變抗器結(jié)構(gòu)產(chǎn)生的固有電容以外的電容。附加外部電容導(dǎo)致在半導(dǎo)體制作中所形成的在建模變抗器和實(shí)際變抗器之間的預(yù)測(cè)或者建模響應(yīng)中的偏差。因?yàn)榫_裝置建模是當(dāng)今電路設(shè)計(jì)的至關(guān)重要的一部分，所以不希望這些變化。對(duì)于在傳統(tǒng)MOS結(jié)構(gòu)中所產(chǎn)生的實(shí)際變抗器的相對(duì)于電壓的電容或者“CV”曲線不一致并且呈現(xiàn)頻率依賴性偏差。頻率依賴性偏差可以表現(xiàn)為在使用變抗器所形成的電路中的頻率偏置或者附加相位噪聲。即，CV曲線在例如用于移動(dòng)電話電路的數(shù)字部的基頻和對(duì)于形成在收發(fā)器中的變抗器觀測(cè)到的RF運(yùn)轉(zhuǎn)、或者以射頻運(yùn)轉(zhuǎn)的電路的射頻功能之間的不一致。CV偏差導(dǎo)致用于在降低的調(diào)諧范圍內(nèi)的變抗器的更低性能(在控制電壓內(nèi)的電容值范圍)。此外，因?yàn)樵诙鄠€(gè)工作點(diǎn)處需要這些器件的校準(zhǔn)，所以需要更大期望的硅區(qū)域以允許有校準(zhǔn)電路和測(cè)試用焊點(diǎn)。 在傳統(tǒng)MOS變抗器結(jié)構(gòu)中，使用金屬化圖案在諸如通過隔離氧化物(“0D”)所限定的區(qū)域的有源區(qū)上方形成“柵扱”、“漏扱”、以及“源極”連接件終端。由干與通過絕緣介電材料所隔離的金屬導(dǎo)體平行的這些金屬導(dǎo)體的物理接近，可以形成相對(duì)于變抗器本身的固有電容的外部電容。當(dāng)通過在建模或者仿真中的任何錯(cuò)誤或者不期望偏差對(duì)在模型電路設(shè)計(jì)中的電路元件的實(shí)用性產(chǎn)生不利影響的時(shí)候，來自用于柵極電壓的期望電容值的這些偏差(CV曲線的偏差)使使用變抗器變得不切實(shí)際。在制作完以后，可能需要對(duì)用于調(diào)節(jié)模型的實(shí)際器件進(jìn)行校準(zhǔn)。當(dāng)CV曲線取決于對(duì)于技術(shù)節(jié)點(diǎn)不容易預(yù)測(cè)的因素的時(shí)候，對(duì)半導(dǎo)體エ藝節(jié)點(diǎn)的改變(例如，更先進(jìn)的エ藝技術(shù)的過渡)還會(huì)影響觀測(cè)的CV性能并且需要附加校準(zhǔn)或者調(diào)節(jié)。即，傳統(tǒng)MOS變抗器性能是依賴于技術(shù)的，并且不可擴(kuò)展。在實(shí)施例中，通過以消除或者幾乎消除外部電容的方式形成源扱/漏極和柵極連接來最優(yōu)化用于MOS變抗器的単元布線。在第一層金屬(“金屬” I)中形成柵極并且多晶硅連接層覆蓋在半導(dǎo)體襯底中的有源區(qū)和阱。在第二層金屬(“金屬2”)或者通過配置的金屬2和金屬I導(dǎo)體覆蓋有源區(qū)的更高層金屬中形成源極/漏極連接件，從而減小或者消除在源扱/漏極和柵極連接之間的耦合電容，該耦合電容為外部電容。以這種方式，在傳統(tǒng)MOS變抗器布線上方減小在柵極和至變抗器的源極/漏極導(dǎo)體連接之間的外部電容，并且大大改善了生成的變抗器単元性能。使用在半導(dǎo)體處理中的現(xiàn)有金屬層和現(xiàn)有步驟形成最優(yōu)化單元布線，并且不需要附加處理步驟或者添加掩膜層來使用這些實(shí)施例。不需要極不穩(wěn)定的或者昂貴的材料以獲得提高的性能。圖I在剖面圖中示出了可以通過實(shí)施例使用的變抗器結(jié)構(gòu)I。提供了半導(dǎo)體襯底11 ;該半導(dǎo)體襯底11包括硅、神化鎵(“GaAs”)或者鍺硅(“SiGe”)，或者其他半導(dǎo)體材料?？梢蕴峁┮r底的晶圓形成；備選地，絕緣體上硅(“SOI”)層可以形成襯底11。在該示例和非限定實(shí)例中，使用P型襯底。在晶格中通過替換諸如硼(“B”)的適當(dāng)摻雜原子來形成P型半導(dǎo)體材料。為了包含變抗器而形成阱。形成深N阱13。在圖I的實(shí)施例中，通過淺溝槽隔離(“STI”)區(qū)域21來電隔離用于N阱17的隔離，該N阱17含有使用諸如磷(“P”)等的摻雜物注入N型導(dǎo)體所摻雜的半導(dǎo)體材料。作為填充有絕緣材料的溝槽形成STI區(qū)域。可以使用諸如LOCOS的隔離的其他形式。另外，在該典型實(shí)施例中，P阱區(qū)域15提供了附加隔離并且P+歐姆觸點(diǎn)19提供了與襯底11的體觸點(diǎn)或者塊觸點(diǎn)。在N阱17中形成MOS變抗器元件。如本領(lǐng)域的技術(shù)人員所知的，在柵極電介質(zhì)29上方形成柵極結(jié)構(gòu)25。在圖I的所示實(shí)施例中，雖然可以將ー個(gè)或者多個(gè)柵極結(jié)構(gòu)部設(shè)置在阱17中，但是示出了兩個(gè)柵極結(jié)構(gòu)部25。變抗器不是晶體管，所以沒有示出諸如微摻雜源極和漏極擴(kuò)散、溝道摻雜的通常用在晶體管制作中的某些結(jié)構(gòu)，并且沒有示出硅化物。然而，與柵極25的任何一側(cè)鄰近地形成源極/漏極觸點(diǎn)23。柵極電介質(zhì)可以為熱生長或者另外形成的柵極電介質(zhì)?？梢詫⒀趸铩⒌?、氮氧化物等用于柵極電介質(zhì)?？梢允褂玫蚄和高K柵極介電材料，可以使用諸如SiO2的更典型的熱生長氧化物。柵極25包括如對(duì)于柵極結(jié)構(gòu)通常形成的側(cè)壁間隔物?？梢詫⑦@些側(cè)壁隔離物用于對(duì)準(zhǔn)N+源極和漏極區(qū)域23，該N+源極和漏極區(qū)域?yàn)樵贜阱17中摻雜N+導(dǎo)電體的注入?yún)^(qū)域。雖然可以相對(duì)于柵極25自對(duì)準(zhǔn)形成N+區(qū)域23，但是作為選擇，還可以使用非自對(duì)準(zhǔn)エ藝。圖2示出了圖I的結(jié)構(gòu)1，并且此外，示出了用于柵極和源扱/漏極端的連接。柵極導(dǎo)體“G”連接在一起并且連接至例如由多晶硅形成的柵極25，并且示出了摻雜N+導(dǎo)體。備選地，可以使用金屬柵極。在“后柵極(gate late)”エ藝中，可以作為犧牲柵極形成柵極材料，并且在完成其他エ藝步驟以后，可以去除柵極材料并且形成金屬導(dǎo)體以替換犧牲柵扱。然而，在這里所述的實(shí)施例中，不需要這些附加工藝并且使用多晶硅柵扱。示出了源扱/漏極連接“S/D”并且形成變抗器的其他端部。在測(cè)試結(jié)構(gòu)中，可以將源極/漏極端連接在一起并且還方便地連接至塊觸點(diǎn)P+區(qū)域19，并且連接至接地端。然后，可以將控制電壓施加給柵極以使在柵極和源極端上表示柵源電壓Vgs。可以繪制對(duì)于給定柵極電壓所獲得的電容以測(cè)量用于變抗器的CV曲線。當(dāng)使用變抗器代替為RF電路元件時(shí)，可以不同地連接源極和漏極端以提供電容器，柵極可以接收控制電壓以調(diào)諧電容器從而調(diào)節(jié)電路。然后，三端子形成電壓依賴性電容器。圖3描繪了如在圖2中所示的對(duì)于變抗器所獲得的CV曲線對(duì)。在圖3中，示出了第一曲線(模型或者預(yù)測(cè)CV曲線)并且還示出了用于制作器件的測(cè)量點(diǎn)。如圖3所示，從負(fù)電壓分別對(duì)地、對(duì)正電壓施加電壓Vgs，并且測(cè)量獲得的電容。在圖3中的最小電容Cmin約為2X10_15法拉(Farad)/平方微米，而最大值(在圖表的右側(cè))約為6X10_15法拉(Farad)/平方微米。用于變抗器的性能系數(shù)，“調(diào)諧比”表示使用控制電壓的可用電容范圍。在該說明性實(shí)例中，調(diào)諧比Cmax/Cmin約為3。理想地，當(dāng)在電路應(yīng)用中允許有更大電容范圍的時(shí)候，變抗器將具有大調(diào)諧比。傳統(tǒng)布線變抗器単元的外部電容對(duì)調(diào)諧比的物理限制起作用，當(dāng)外部電容限制最小電容Cmin的時(shí)候，即使降低了調(diào)節(jié)電容，外部電容也增加該最小電容并且限定用于該器件的調(diào)諧比。圖4在平面圖中示出了具有改善性能的優(yōu)化布線的實(shí)施例變抗器的布線的第一部分。首先，將在多層中示出布線的柵極部，從而可以清楚地理解組合結(jié)構(gòu)。接下來，將示出源扱/漏極部，然后，將示出組合單元布線。當(dāng)上層通常在平面圖中掩蓋這些隱藏層吋，將以輪廓示出這些隱藏層。在圖4中，示出了定義為OD 41的有源區(qū)。以多晶硅形成兩個(gè)柵極條43。在所示的定向中，垂直或者上下伸展地示出了這些條43。當(dāng)然，這是為了容易說明所示的任意定向。作為用于N+/N阱的變抗器的實(shí)例，多晶硅可以為N+導(dǎo)電型摻雜。此外，在柵極43上形成四個(gè)觸點(diǎn)47。這些觸點(diǎn)用于將金屬I柵極連接件(未示出)連接至下文將詳細(xì)描述的多晶硅柵極結(jié)構(gòu)。在圖4中左右伸展地示出了兩個(gè)水平定向的多晶硅帶45。形成這些多晶硅帶連接兩個(gè)柵極條以形成交叉連接單元。還示出了形成在端部處的多晶體管帶上的觸點(diǎn)并且這些觸點(diǎn)還連接至如下所述的金屬I柵極連接件。
在圖5中，示出了用于變抗器単元布線的實(shí)施例的柵極部的金屬I圖案的平面圖。OD 41限定了有源區(qū)，如在圖I和圖2中所示，該有源區(qū)為襯底中的N阱。在多晶硅層上方形成這里看不到的層間介電層，并且在金屬I介電材料中形成金屬I層51。如果使用鋁導(dǎo)體，則可以使用濺射或其他鋁金屬エ藝。如果使用如更普遍的銅単/雙鑲嵌エ藝，則可以在介電層中形成溝槽，并且沉積種子材料，并且可以通過無電鍍或者電化學(xué)沉積來形成銅以過填充溝槽，并且使用化學(xué)機(jī)械拋光(“CMP”)磨光過量金屬以恢復(fù)至溝槽的上表面。可以使用銅、銅合金，可以將勢(shì)壘層用于對(duì)溝槽進(jìn)行加襯(line)從而防止銅擴(kuò)散，并且可以使用如本領(lǐng)域中公知的鎳、鈀、金等覆蓋層。在圖5中，將金屬I層形成為“t”形，覆蓋在圖4中所示的垂直柵極條、和多晶硅層的觸點(diǎn)，并且還覆蓋圖4的水平交叉連接帶、和多晶硅觸點(diǎn)，從而使用多晶硅觸點(diǎn)47將金屬I柵極導(dǎo)體與所有的多晶硅條45和43連接在一起以形成低電阻金屬I柵極部。圖6在平面圖中示出了包括金屬I、多晶硅觸點(diǎn)、以及在用于變抗器単元的有源區(qū)上方的多晶硅的組合柵極結(jié)構(gòu)。這里，在頂部示出了金屬I層51，通過用于觸點(diǎn)47和多晶硅43和45的虛線示出下層多晶硅和觸點(diǎn)的位置。因此，變抗器単元的柵極部是完整的并且沒有延伸至任何其他金屬層，例如，沒有將金屬2用于任何柵極部。圖7在平面圖中示出了用于該說明實(shí)施例的變抗器単元的源扱/漏極布線的第一部件。在圖7中，僅示出了 OD 41、觸點(diǎn)47、以及金屬151。注意，在圖7中所示的金屬I部僅用作至襯底的垂直源極/漏極接觸路徑的一部分，并且這里所示的金屬I層不包括在變抗器單元中的所有金屬I。示出了在金屬I部下面的觸點(diǎn)47以形成垂直源扱/漏極接觸路徑的另一部分。圖8在平面圖中示出了有源區(qū)OD 41和僅為從金屬I層至金屬2層延伸的VIA I層通孔的通孔55，以及用于變抗器實(shí)施例的源扱/漏極連接部的金屬2圖案。至于金屬1，通過未示出的層間電介質(zhì)將金屬2層與下層部隔離，并且在絕緣介電材料金屬2層中形成金屬。可以形成鋁導(dǎo)體或者現(xiàn)在更通用的銅導(dǎo)體?？梢詫X濺射或者単/雙鑲嵌以及CMP銅エ藝用于形成S/D金屬2圖案57。通孔55為導(dǎo)電垂直路徑并且可以由導(dǎo)電插塞形成該通孔，或者在鑲嵌エ藝中，可以作為處理的金屬與金屬通孔的第一通孔或者第一溝槽形成該通孔。示出了金屬2層57來形成覆蓋觸點(diǎn)55并且將源極和漏極區(qū)域連接在一起的源極/漏極連接件。在用于不同應(yīng)用的備選單元布線中，可以形成源極和漏極連接作為電隔離端。圖9在平面圖中示出了實(shí)施例變抗器單元的布線的完整源扱/漏極部。在圖9中，金屬2層57形成源極/漏極連接并且覆蓋該結(jié)構(gòu)。金屬I部51形成從金屬2至用于源極和漏極的襯底觸點(diǎn)的垂直連接的一部分。VIA I通孔55在觸點(diǎn)47上方將金屬2和金屬I部連接在一起。該觸點(diǎn)完成從金屬2到VIA I金屬I至襯底的阱部中的源扱/漏極區(qū)域23的觸點(diǎn)的襯底的垂直連接。盡管在該實(shí)施例中將源極和漏極連接在一起，但是在用于變抗器的其他配置中，可以隔離地形成用于源極和漏極的連接以提供用于電容器的兩極板并且將第三端(柵極)用于控制電壓。圖10在平面圖中示出了用于實(shí)施例變抗器単元的完成的變抗器単元布線?，F(xiàn)在，圖9的源扱/漏極布線部與圖6的柵極部結(jié)合從而該單元制作完成。在圖10中，用于源極和漏極的金屬2層57在平面圖中為頂層，所以下層示出為虛線區(qū)域。柵極部51在金屬I中并且在単元的頂部處形成連接件，但是部分在金屬2層以下并且在從示圖中沒有阻擋該柵極部的情況下用虛線繪制柵極部51。VIA I通孔55連接金屬2層以垂直向下朝向村底并且與金屬I層的部分連接，然后，觸點(diǎn)47將源極/漏極連接至襯底。在金屬I層的下面形成多晶硅柵極43和多晶硅帶45，該金屬I層為柵極51并且通過所示的附加觸點(diǎn)47將多晶硅部連接至金屬I。因此，在該實(shí)施例的變抗器単元中，基本上在金屬2層處形成源扱/漏極連接件。在金屬I層上形成柵極并且在金屬2處沒有柵極部的任何部分。因?yàn)闆]有將金屬2和金屬I層形成為在該結(jié)構(gòu)的相同水平面處的平行指部，所以消除了在布線中的源極/漏極和柵極連接之間另外形成的邊緣電容。此外，主要在有源區(qū)的外側(cè)形成源極/漏極金屬2部，同時(shí)在中心部形成金屬I中的柵極部，這樣也就減少了垂直重疊。當(dāng)與現(xiàn)有的傳統(tǒng)布線變抗器単元相比較時(shí)，本發(fā)明極大減少或者消除了實(shí)施例變抗器的外部電容。圖11在截面圖中示出了在圖10的變抗器單元實(shí)施例中的金屬I層和金屬2層的關(guān)系。源極和漏極區(qū)域主要由金屬2層57形成，該層57位于有源區(qū)的外側(cè)的上方。在金屬I層51中形成柵極部，其位于金屬2以下的層處。盡管為了簡(jiǎn)明在圖中沒有示出，但是介電材料垂直隔離金屬I層和金屬2層并且該介電材料圍繞金屬導(dǎo)體；從而減少或者消除了在金屬I和金屬2之間的邊緣電容。圖12在剖面圖中示出了在源極和漏極金屬2層57和例如在圖I中的N阱23中N+阱源極/漏極區(qū)域之間的垂直連接。金屬2層覆蓋在金屬2和金屬I之間的VIA I通孔55，然后覆蓋金屬I部，然后覆蓋接觸部47，然后，與在形成在襯底11中的阱17中的N+區(qū)域23接觸。圖13示出了使用實(shí)施例単元布線對(duì)于在65納米半導(dǎo)體エ藝中實(shí)施的變抗器所獲得的CV特征曲線。直線曲線為器件模型性能，而標(biāo)出點(diǎn)為制作器件的測(cè)量數(shù)據(jù)。與圖3的傳統(tǒng)變抗器CV曲線形成鮮明對(duì)比的是，典型實(shí)施例CV曲線與建模性能基本匹配。在調(diào)諧范圍內(nèi)存在非常小的偏差。此外，令人驚訝地，極大地?cái)U(kuò)展了用于典型實(shí)施例(Cmax/Cmin)的調(diào)諧比。觀測(cè)到的最小電容為5X 10_14 Farad,同時(shí)觀測(cè)到的最大電容約為3X 10_13 Farad,這提供了約為6的Cmax/Cmin調(diào)諧比，比用于現(xiàn)有的傳統(tǒng)變抗器單元的調(diào)諧比大的多。重要地，獲得了提高的性能而不需要使用低k介電材料或者金屬柵極技術(shù)，對(duì)于該實(shí)施例來說保持了低成本和簡(jiǎn)單エ藝?？梢栽诙喾N配置中使用變抗器實(shí)施例?？梢詫⒕哂羞B接在一起并且連接至地的源極和漏極的上述單端的變抗器形成為N+/N阱變抗器、或者形成為P+/P阱變抗器。還可以將差動(dòng)端變抗器(differential ended varactor)形成為N+/N講或者P+/P講變抗器。很容易以網(wǎng)格或圖案的形式復(fù)制變抗器單元以形成可以連接為更大變抗器或者連接為多個(gè)獨(dú)立控制的變抗器単元的單元陣列?？梢栽陉嚵兄惺褂米兛蛊鲉卧孕纬筛笞兛蛊鳎蛘咦兛蛊鹘M，并且可以與線性電容器一起使用該變抗器單元以形成電容器組。如在本領(lǐng)域中的技術(shù)人員已知的，可以使用柵極端作為ー極板、和源扱/漏極端作為另ー電容器極板的MOS晶體管結(jié)構(gòu)來形成線性電容器。通過將多個(gè)這些線性電容器與變抗器配對(duì)，可以制作高可調(diào)電容。在圖14中，示出了在可以使用該實(shí)施例的變抗器單元的電壓控制振蕩器的電路圖。調(diào)節(jié)放大器(regulating amplifier)接收基準(zhǔn)電壓Vref并且將該基準(zhǔn)電壓與從標(biāo)出Ltank的電感器取得的反饋電壓進(jìn)行比較。然后，電阻器R5和電容器C5的RC電路將調(diào)節(jié)放大器的輸出端連接至PMOS晶體管M5的柵極，這提供了電感器LI和電容器Cl。振蕩器電路包括由上拉晶體管M3和M4以及下拉晶體管Ml和M2所形成的差動(dòng)放大器，其中上拉晶體管M3和M4在該實(shí)施例電路中為PMOS晶體管，并且下拉晶體管Ml和M2為連接至電感器L2并且然后接地的NMOS晶體管。在差分放大器上連接可變電容器“Cap Bank”并且該可變電容器接收兩個(gè)輸入，電容選擇器輸入陣列標(biāo)為“Cap Bank Tune n〈5:0>”;調(diào)諧輸入端標(biāo)為“ Vtune ”。在運(yùn)行中，通過電容器“Cap. Bank”的電容值來部分地確定振蕩器的頻率，通過用戶使用輸入信號(hào)可設(shè)定該電容器的電容值。該電容器與在電路中的電感器形成LC時(shí)間常 數(shù)，所以改變?cè)撾娙菽軌蛘{(diào)諧振蕩器的頻率。圖15詳細(xì)示出了具有線性電容器的變抗器的使用以形成可變電容器71。在圖15中，使用開關(guān)將Vtune輸入端連接至多個(gè)變抗器以形成開關(guān)電容器組的精細(xì)調(diào)諧部。通過在“Subsection Cap Bank”和“Linear Cap Bank”中的開關(guān)電容器來形成剩余電容，響應(yīng)于編碼器輸入，選擇地將其添加至該電路。圖16在電路圖中示出了可以與圖10的實(shí)施例變抗器單元一起使用的電壓控制振蕩器電路。變抗器Val由連接的兩個(gè)變抗器單元形成，以形成在由晶體管M17和M18所形成的差分晶體管放大器電路的兩側(cè)之間的相對(duì)變抗器。將剩余晶體管配置為形成振蕩器，電阻器Rl以及晶體管Mil、M12、M13、和M14形成偏置電路，并且晶體管M16和M15為該電路提供了輸出節(jié)點(diǎn)。通過由在Val中的變抗器所形成的電容器和電感器LI和L2來部分地控制振蕩器的頻率。通過使用變抗器控制電壓改變電容器的值，可以調(diào)節(jié)振蕩器。在圖16的使用變抗器的電路性能的特征時(shí)，重要標(biāo)準(zhǔn)在于變抗器的調(diào)諧范圍，對(duì)應(yīng)于調(diào)諧范圍的VCO電路的增益“K”，和對(duì)應(yīng)于電路的頻率性能的變抗器的相位噪聲。關(guān)于相位噪聲，CV曲線的偏差可能導(dǎo)致VCO性能的頻率偏置。通過使用該實(shí)施例的改進(jìn)的變抗器単元布線，降低了相位噪聲，擴(kuò)展了調(diào)諧范圍，并且改進(jìn)了具有該實(shí)施例的變抗器的VCO的性能。圖17在平面圖中示出了由實(shí)施例的變抗器単元所形成的變抗器陣列布線。在圖17中，陣列101由配置在陣列中的圖10的變抗器単元形成。単元103和104具有在兩個(gè)單元上擴(kuò)展的共柵極端和源極/漏極端。同樣地，単元113和107共享共柵極端以及源極和漏極端。同樣地，単元115和109共享共柵極端以及源極和漏極端?？梢詫⒃搮g元配置在多個(gè)不同尺寸的陣列中并且可以具有共用或者獨(dú)立控制電壓以及在多種電路應(yīng)用中使用的共用或者獨(dú)立源極和漏極端。圖18描繪了示出用于從28納米的最小部件尺寸到90納米部件尺寸之間變化的エ藝節(jié)點(diǎn)中的傳統(tǒng)變抗器單元的調(diào)諧比，和在點(diǎn)73處對(duì)于在65納米半導(dǎo)體エ藝中所制作的該應(yīng)用的實(shí)施例變抗器単元所獲得的結(jié)果的比較。用于傳統(tǒng)器件的調(diào)諧比從5至約4. 5的范圍內(nèi)變動(dòng)。在令人驚訝的較大改善中，使用典型變抗器単元布線所制作的變抗器在65納米節(jié)點(diǎn)處呈現(xiàn)6. 2的調(diào)諧比。因此，通過使用示例性單元實(shí)施例的単元布線，而不用任何其他修改，與傳統(tǒng)變抗器單元相比較，變抗器性能明顯提高了。不需要諸如高K柵極電介質(zhì)、金屬柵極等的附加的復(fù)雜制作步驟以獲得可擴(kuò)展的并且為獨(dú)立エ藝節(jié)點(diǎn)的結(jié)果。在實(shí)施例中，ー種裝置包括半導(dǎo)體襯底；限定在半導(dǎo)體襯底的一部分中的有源區(qū)；在該有源區(qū)中延伸入半導(dǎo)體襯底中的摻雜阱區(qū)域；平行設(shè)置在摻雜阱區(qū)域上的至少兩個(gè)柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括位于柵極介電材料上的導(dǎo)體；源極和漏極區(qū)域，被設(shè)置在形成在柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中；柵極連接件，形成在覆蓋至少兩個(gè)柵極結(jié)構(gòu)的第一金屬層中并且電連接至少兩個(gè)柵極結(jié)構(gòu)；柵極和漏極連接件，形成在第二金屬層中并且覆蓋在阱區(qū)域中的源極和 漏極區(qū)域并且電連接至源極和漏極區(qū)域；以及層間介電材料，將在第二金屬層中的源極和漏極連接件與形成在第一金屬層中的柵極連接件電隔離。在另ー實(shí)施例中，上述裝置進(jìn)ー步包括柵極連接件，其中，在第二金屬層中沒有形成柵極連接件的任何部分。在另ー實(shí)施例中，裝置包括形成在半導(dǎo)體襯底上的具有頻率依賴功能的電路，該電路包括電感器和至少ー個(gè)可調(diào)變抗器単元，該至少一個(gè)變抗器単元進(jìn)ー步包括限定在半導(dǎo)體襯底的一部分中的有源區(qū)；在該有源區(qū)中延伸入半導(dǎo)體襯底中的摻雜阱區(qū)域；平行設(shè)置在摻雜阱區(qū)域上方的至少兩個(gè)柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括位于柵極介電材料上方的導(dǎo)體；源極和漏極區(qū)域，被設(shè)置在形成在柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中；柵極連接件，形成在覆蓋至少兩個(gè)柵極結(jié)構(gòu)的第一金屬層中并且電連接至少兩個(gè)柵極結(jié)構(gòu)；柵極和源極連接件，形成在第二金屬層中并且覆蓋在阱區(qū)域中的源極和漏極區(qū)域并且電連接至源極和漏極區(qū)域；以及層間介電材料，將在第二金屬層中的源極和漏極連接件與形成在第一金屬層中的柵極連接件電隔離。在另ー實(shí)施例中，方法包括設(shè)置平行配置在限定在半導(dǎo)體襯底中的有源區(qū)上方的至少兩個(gè)變抗器柵極導(dǎo)體，該兩個(gè)平行柵極導(dǎo)體覆蓋柵極介電材料；將源極和漏極區(qū)域設(shè)置在有源區(qū)上并且在柵極導(dǎo)體的相對(duì)兩側(cè)上；在至少兩個(gè)變抗器柵極導(dǎo)體上方形成第一金屬層?xùn)艠O連接件；使用通過絕緣材料的垂直接觸將第一金屬層?xùn)艠O連接件電連接至變抗器柵極導(dǎo)體；在與柵極連接件隔離的有源區(qū)上方形成第二金屬層源極/漏極連接件；以及通過形成垂直連接件將源極和漏極區(qū)域電連接至第二金屬層源極/漏極連接件，該垂直連接件包括通過層間電介質(zhì)到達(dá)第一金屬層部的第一層通孔和到達(dá)在有源區(qū)中的源扱/漏極區(qū)域的接觸。盡管已經(jīng)詳細(xì)地描述了典型實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主g和范圍的情況下，做各種不同的改變，替換和更改。例如，由本領(lǐng)域中的技術(shù)人員容易理解，該方法可以進(jìn)行變化同時(shí)保持在本發(fā)明的范圍內(nèi)。而且，本申請(qǐng)的范圍不是g在限于本說明書中描述的結(jié)構(gòu)、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員之ー應(yīng)理解，通過本發(fā)明的公開，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的エ藝、或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的エ藝、或步驟的范圍內(nèi)。
權(quán)利要求
1.一種裝置，包括 半導(dǎo)體襯底，包括 有源區(qū)，限定在所述半導(dǎo)體襯底的一部分中； 摻雜阱區(qū)域，位于所述有源區(qū)中，延伸進(jìn)入所述半導(dǎo)體襯底； 至少兩個(gè)柵極結(jié)構(gòu)，被平行地設(shè)置在所述摻雜阱區(qū)域上方，所述柵極結(jié)構(gòu)包括位于柵極介電材料上方的導(dǎo)體； 源極和漏極區(qū)域，設(shè)置在形成在所述柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中； 柵極連接件，形成在第一金屬層中，所述第一金屬層覆蓋所述至少兩個(gè)柵極結(jié)構(gòu)并且電連接所述至少兩個(gè)柵極結(jié)構(gòu)； 源極和漏極連接件，形成在第二金屬層中并且覆蓋在所述阱區(qū)域中的所述源極和漏極區(qū)域并且電連接至所述源極和漏極區(qū)域；以及 層間介電材料，將在所述第二金屬層中的所述源極和漏極連接件與形成在所述第一金屬層中的所述柵極連接件電隔離。
2.根據(jù)權(quán)利要求I所述的裝置，其中，在所述第二金屬層中沒有形成所述柵極連接件的任何部分。
3.根據(jù)權(quán)利要求I所述的裝置，其中，所述第一金屬層的柵極連接件被設(shè)置為覆蓋所述有源區(qū)的中心部。
4.根據(jù)權(quán)利要求I所述的裝置，其中，所述柵極結(jié)構(gòu)包括多晶硅。
5.根據(jù)權(quán)利要求4所述的裝置，其中，所述柵極結(jié)構(gòu)包括摻雜多晶硅。
6.根據(jù)權(quán)利要求I所述的裝置，還進(jìn)一步包括柵極帶導(dǎo)體，所述柵極帶導(dǎo)體與所述柵極導(dǎo)體相垂直地形成并且電連接至所述柵極導(dǎo)體。
7.根據(jù)權(quán)利要求6所述的裝置，其中，所述第一金屬層中的所述柵極連接件進(jìn)一步連接至所述柵極帶導(dǎo)體。
8.根據(jù)權(quán)利要求7所述的裝置，其中，所述柵極連接件為t形。
9.一種裝置，包括 形成在半導(dǎo)體襯底上的具有頻率依賴性功能的電路，所述電路包括導(dǎo)體和至少一個(gè)可調(diào)變抗器單元，所述至少一個(gè)可調(diào)變抗器單元進(jìn)一步包括 有源區(qū)，限定在所述半導(dǎo)體襯底的一部分中； 摻雜阱區(qū)域，位于所述有源區(qū)中，延伸進(jìn)入所述半導(dǎo)體襯底； 至少兩個(gè)柵極結(jié)構(gòu)，被平行地設(shè)置在所述摻雜阱區(qū)域上方，所述柵極結(jié)構(gòu)包括位于柵極介電材料上方的導(dǎo)體； 源極和漏極區(qū)域，設(shè)置在形成在所述柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中； 柵極連接件，形成在第一金屬層中，所述第一金屬層覆蓋所述至少兩個(gè)柵極結(jié)構(gòu)并且電連接所述至少兩個(gè)柵極結(jié)構(gòu)； 源極和漏極連接件，形成在第二金屬層中并且覆蓋在所述阱區(qū)域中的所述源極和漏極區(qū)域并且電連接至所述源極和漏極區(qū)域；以及 層間介電材料，將在所述第二金屬層中的所述源極和漏極連接件與形成在所述第一金屬層中的所述柵極連接件電隔離。
10.一種方法，包括將至少兩個(gè)變抗器柵極導(dǎo)體平行設(shè)置在半導(dǎo)體襯底中限定的有源區(qū)上方，兩個(gè)平行的柵極導(dǎo)體覆蓋柵極介電材料； 將源極和漏極區(qū)域設(shè)置在所述有源區(qū)中并且在所述柵極導(dǎo)體的相對(duì)兩側(cè)上； 在所述至少兩個(gè)變抗器柵極導(dǎo)體上方形成第一金屬層?xùn)艠O導(dǎo)體； 使用通過絕緣材料的垂直觸點(diǎn)將所述第一金屬層?xùn)艠O連接件電連接至所述變抗器柵極導(dǎo)體； 在與所述柵極連接件隔離的所述有源區(qū)上方形成第二金屬層源極/漏極連接件；以及通過形成垂直連接件將所述源極和漏極區(qū)域電連接至所述第二金屬層源極/漏極連接件，所述垂直連接件包括通過層間電介質(zhì)到達(dá)第一金屬層部的第一層通孔和到達(dá)在所述有源區(qū)中的所述源極/漏極區(qū)域的觸點(diǎn)。
全文摘要
公開了用于MOS變抗器結(jié)構(gòu)的裝置和方法。提供了裝置，包括限定在半導(dǎo)體襯底的一部分中的有源區(qū)；在有源區(qū)中延伸入半導(dǎo)體襯底中的摻雜阱區(qū)域；平行設(shè)置在摻雜阱區(qū)域中的至少兩個(gè)柵極結(jié)構(gòu)；設(shè)置在形成在柵極結(jié)構(gòu)的相對(duì)兩側(cè)上的阱區(qū)域中的源極和漏極區(qū)域；形成在覆蓋至少兩個(gè)柵極結(jié)構(gòu)并且電連接至少兩個(gè)柵極結(jié)構(gòu)的第一金屬層中的柵極連接件；形成在第二金屬層中并且電連接至源極和漏極區(qū)域的源極和漏極連接件；以及將在第二金屬層中的源極和漏極連接件與形成在第一金屬層中的柵極連接件隔離的層間介電材料。公開了用于形成該結(jié)構(gòu)的方法。
文檔編號(hào)H01L21/334GK102623515SQ20121001665
公開日2012年8月1日 申請(qǐng)日期2012年1月18日 優(yōu)先權(quán)日2011年1月25日
發(fā)明者陳家忠, 黃崎峰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司