專利名稱：制造包括凹型的晶體管的方法
技術領域：
本發(fā)明一般地涉及半導體器件，并且具體地涉及晶體管器件。
背景技術：
在半導體加工技術中，相對于晶片表面是水平的平基底表面通過光刻法結合選擇性蝕刻法形成圖案。在集成電路的加工期間，在晶片或基底表面上形成具有明顯形貌的浮雕。通常地，這種類型的浮雕包括相對于基底表面傾斜或垂直的表面。隨著集成電路的尺寸持續(xù)縮小，越來越有必要使垂直的或傾斜的器件表面形成圖案以便在它們的垂直范圍上功能地區(qū)別這些器件同時仍保持圖案對準。這些類型的半導體器件的實例包括深溝槽電容器(deep trench capacitor)、疊層電容器(stacked capacitor)和垂直晶體管(縱向晶體管，vertical transistor)。當前，使用常規(guī)的光刻技術將圖案直接置于相對于基底表面垂直的壁上是不可能 的。通常地，使用適合的填料材料——當部分地填入溝槽中時，其充當位于下面的壁部分的掩模同時允許在填料材料上加工壁——完成這種性質的垂直壁圖案形成。例如，當氧化物將獨占地沉積于填料材料下方的垂直壁上時，氧化物首先沉積或產生在浮雕的整個表面上。浮雕或溝槽最初完全用適合的填料材料充填。然后，使填料材料向后凹進至僅覆蓋期望的氧化物的深度。在去除氧化物的未覆蓋部分后，去除剩余的填料材料。可選地，當氧化物將僅沉積于或產生在垂直壁的上部區(qū)域內時，蝕刻停止層(etching stop layer)例如氮化物層首先提供在整個浮雕圖案的整個表面上。易于定向蝕刻(directional etching)的不同材料例如多晶娃被用于填充浮雕,并被向后蝕刻直到最終垂直氧化物的期望覆蓋深度。在從壁的未填充部分去除蝕刻停止層后，使用熱技術在未覆蓋區(qū)域沉積或產生氧化物。接下來，氧化物被各向異性地蝕刻，其水平地去除所沉積的氧化物。隨后去除填料材料,并且然后,去除蝕刻停止層。存在可用于將薄膜沉積在基底浮雕的垂直或傾斜表面上的沉積方法。但是，難于控制所沉積的層的厚度。通常地，涂層的厚度隨著浮雕深度的增加而降低，例如隨著垂直的或傾斜的壁的長度的增加而降低。因此，使用這些類型的沉積方法所沉積的層在浮雕的長度上厚度具有相當大的差異。這些類型的沉積方法包括等離子體增強的化學氣相沉積(PECVD)和使用原硅酸四乙酯(TEOS)的氧化硅的擴散限制沉積。因此，對于提供包括形成有圖案的垂直的或傾斜的器件表面的半導體器件結構存在持續(xù)的需求。對于提供能夠加工半導體器件的小器件特征而不需要高分辨對準公差(alignment tolerance)的制造技術也存在持續(xù)的需求。發(fā)明概述根據(jù)本發(fā)明的一個方面，制造晶體管的方法包括提供按順序包括電傳導材料層和電絕緣材料層的基底；將抗蝕劑材料層沉積在電絕緣材料層上；使抗蝕劑材料層形成圖案以暴露一部分電絕緣材料層；去除所暴露的電絕緣材料層以暴露一部分電傳導材料層；去除所暴露的電傳導材料層以在電傳導材料層和電絕緣材料層中形成凹型(reentrantprofile);用第二電絕緣材料層共形地涂覆基底和所暴露的材料層；用半導體材料層共形地涂覆第二電絕緣材料層；和定向地將電傳導材料層沉積在半導體材料層上。根據(jù)本發(fā)明的另一方面，將抗蝕劑材料層沉積在電絕緣材料層上和使抗蝕劑材料層形成圖案可在同一工序中進行。根據(jù)本發(fā)明的另一方面，去除所暴露的電絕緣材料層以暴露一部分電傳導材料層可包括使用液體蝕刻劑。在本發(fā)明的另一方面中，當液體蝕刻劑用于去除所暴露的電絕緣材料層時，同樣的液體蝕刻劑可用于去除所暴露的電傳導材料層以在電傳導材料層中形成凹型。附圖簡述在以下呈現(xiàn)的本發(fā)明的優(yōu)選實施方式的詳細說明中，參考附圖，其中圖I是垂直晶體管的示意性橫截面圖；
圖2至8是工序的示意性橫截面圖，所述工序與制造圖I中所示的垂直晶體管的方法的實例實施方式有關；圖9是顯示圖I中所示的垂直晶體管的性能傳輸特性的圖；和

圖10是顯示圖I中所示的垂直晶體管的性能Id-Vd曲線特性的圖。發(fā)明詳述本描述將具體涉及形成根據(jù)本發(fā)明的設備的一部分的元件或更直接地與根據(jù)本發(fā)明的設備協(xié)作的元件。應當理解，未具體顯示或描述的元件可采取本領域技術人員眾所周知的各種形式。參照圖1，顯示了垂直晶體管100的示意性橫截面圖。晶體管100包括基底110、(第一)電傳導材料層120和(第一)電絕緣材料層130。晶體管100還包括另一(第二)電絕緣材料層150、半導體材料層160、電極(一個或多個)700和電極800。傳導層120置于基底110和絕緣層130之間。傳導層120的第一表面接觸基底110的第一表面，同時傳導層120的第二表面接觸絕緣層130的第一表面。絕緣材料層130通常被稱為介電材料層。通常稱為載體的基底110可以是剛性的或柔性的。絕緣層130、傳導層120、基底100或其結合適當?shù)乇恢瞥梢欢ǔ叽?或制成一定大小)、被定位，或相對于至少一個其它層或基底被制成一定尺寸和被定位以在晶體管100中形成凹型170。因此，可以說絕緣層130、傳導層120、基底100中的一個或多個的至少一部分限定晶體管100的凹型170。凹型170保護至少一些傳導層120遠離使用定向(或視線)沉積(或涂覆)方法所沉積(或所涂覆)的材料。凹型170允許至少一些傳導層120容易接近使用共形沉積(或涂覆)方法所沉積的材料。例如，電絕緣材料層130和電傳導材料層120可限定凹型170。如圖I中顯示的，通過電絕緣材料層130和電傳導材料層120中的一個或兩個的部分限定凹型170。絕緣層130被制成一定大小并被定位以延伸超過傳導層120，使得絕緣層130相對于傳導層120形成凹型170。也可以說,傳導層120被制成一定大小并被定位以在絕緣層130終止之前終止(在如圖I中顯示的左邊和右邊方向)，使得傳導層120相對于絕緣層130形成凹型170。絕緣材料層150與晶體管100的凹型170共形。絕緣材料層150包括第一和第二表面，第一表面與絕緣層130、傳導層120和基底110的表面的一些部分接觸。半導體材料層160與晶體管100的凹型170共形。半導體層160包括第一和第二表面，第一表面與絕緣層150的第二表面接觸。半導體層160的第二表面的差異(或單獨、不同)部分與電極(一個或多個)700和電極800接觸。電極(一個或多個)700包括另一(第二)電傳導材料層710。電極800還包括又另一(第三)電傳導材料層810。在晶體管100的不同位置上彼此間隔放置電極(一個或多個)700和電極800。第二和第三電傳導材料層710、810可以是相同的材料層。當這樣做
時，電極(一個或多個)700和電極800包括在同樣的電傳導材料層-材料層710或材料
層810—的不同部分中?？蛇x地，第二和第三電傳導材料層710、810可以是有差異的(不同的)材料層。傳導層120起到晶體管100的柵極的作用。在晶體管100的一些實例實施方式中，電極(一個或多個)700起到晶體管100的漏極的作用，并且電極800起到晶體管100的源極的作用。在晶體管100的其它實例實施方式中，電極(一個或多個)700起到源極的作用，并且電極800起到漏極的作用。
以下列方式啟動半導體器件。在提供晶體管100后，將電壓施加在第二電傳導材料層710和第三電傳導材料層810之間。將電壓也施加至第一電傳導材料層120以電連接第二電傳導材料層710和第三電傳導材料層810。晶體管100的凹型170允許晶體管的半導體材料通道的尺寸與傳導層120的厚度有關，傳導層120起到晶體管100的柵極的作用。有利地，本發(fā)明的該結構降低了在制造包括小通道的晶體管期間對高分辨或非常精細對準特征的依賴。參照圖2至8，顯示了與制造晶體管100的方法的實例實施方式有關的工序的示意性橫截面圖?？傮w上描述，以下列方式制作晶體管100。提供按順序包括電傳導材料層120和電絕緣材料層130的基底110。抗蝕劑材料層140在電絕緣材料層130上?？刮g劑材料層140被形成圖案以暴露一部分電絕緣材料層130。去除電絕緣材料層130的暴露部分以暴露一部分電傳導材料層120。去除電傳導材料層120的暴露部分。繼續(xù)去除傳導材料層120以形成凹型170。如圖I中顯示的，通過去除一些電傳導材料層120同時保留一些電絕緣材料層130形成凹型170。在這個意義上講，可以說相對于電絕緣材料層130在傳導材料層120中形成凹型170。如果這樣是必須的，在去除光致抗蝕劑層140之后，用第二電絕緣材料層150共形地涂覆基底110和剩余的暴露材料層120、130。用半導體材料層160共形地涂覆第二電絕緣材料層150。將電傳導材料層710或810，或層710、810定向沉積在半導體材料層160上?？刮g劑材料層140可沉積在電絕緣材料層130上并在同一工序中形成圖案。液體蝕刻劑可用于去除電絕緣材料層130的暴露部分以暴露一部分電傳導材料層120。用于去除電絕緣材料層130的暴露部分的相同液體蝕刻劑可用于去除電傳導材料層120的暴露部分以在電傳導材料層120中形成凹型170。在一些實例實施方式中，基底110可包括不止一個材料層。在一些情況中包括另外的材料層(一個或多個)以在制造過程期間改進或保持基底110的結構完整性。當基底110包括不止一個材料層一例如第一層和第二層一時，制作方法可包括去除基底110
的第二層。返回參照圖2，顯示了在材料加工之前晶體管100材料層的示意性橫截面圖。形成垂直晶體管器件的制造方法始于基底110，所述基底110相對于與傳導層120接近的基底的至少一部分(如圖2中顯示的基底110的頂端)整體地或部分地是非傳導的，以便不發(fā)生晶體管100的電短路(electrical shorting)。將傳導層120施加至或沉積至基底110上。傳導層200起到晶體管100的柵極的作用，并且由于它的厚度(在如圖2中顯示的垂直方向)限定柵極的長度。將介電非傳導層130施加至或涂覆在傳導層120上。非傳導層130是不具有圖案的均勻層。將抗蝕劑層140施加至介電非傳導層130上。使抗蝕劑層400形成圖案?；?10不與任何層或加工方法明顯地相互作用。通常稱為載體的基底110可用于在制造、測試和/或使用期間支撐薄膜晶體管(也稱為TFT)。本領域技術人員將理解為商業(yè)實施方式選擇的載體可不同于為測試或篩選實施方式選擇的載體。在一些實施方式中，基底110不提供TFT的任何必需的電功能。該類型的基底110本文命名為“非參與性載體(non-participating support)”。有用的基底材料包括有機或無機材料。例如，基底110可包括無機玻璃、陶瓷箔、聚合材料、填充的聚合材料、涂布的金屬箔、丙烯酸類樹月旨、環(huán)氧樹脂、聚酰胺、聚碳酸酯、聚酰亞胺、聚酮、聚(氧代-1，4-亞苯氧基-1，4-亞苯基 羰基-1，4-苯撐)(有時稱為聚醚醚酮或PEEK)、聚降冰片烯、聚苯醚、聚萘二甲酸乙二醇酯(poly (ethylene naphthalenedicarboxylate)) (PEN)、聚對苯二甲酸乙二酯(PET)、聚醚諷(PES)、聚(苯硫)(PPS)和纖維增強塑料(FRP)?；?10的厚度可通常由大約100 μ m至大約1cm。柔性載體或基底110用于本發(fā)明的一些實例實施方式中。使用柔性基底110允許進行可以是連續(xù)的輥加工，提供了超過平的或剛性載體的規(guī)模經濟性和制造經濟性。選擇的柔性載體優(yōu)選地能夠圍繞直徑小于大約50cm的圓筒的圓周，更優(yōu)選地直徑為25cm，并且最優(yōu)選地直徑為10cm，使用低的力量如用裸手不會扭曲或斷裂。優(yōu)選的柔性載體可自身卷起。倘若用絕緣層涂覆箔以使薄膜晶體管電絕緣，柔性基底的另外實例包括薄金屬箔諸如不銹鋼。如果柔韌性不是關注點，那么基底可以是由包括玻璃和硅的材料制造的晶片或薄片。在一些實例實施方式中，例如，當另外結構載體期望用于暫時目的例如制造、運輸、測試或貯藏時，基底110可包括暫時載體或載體層。在這些實例實施方式中，基底110可拆卸地附著至或機械地固定至暫時載體。例如，柔性聚合載體可暫時附著至剛性玻璃載體以在晶體管制造過程期間提供增加的結構剛度。在制造過程完成后，玻璃載體可從柔性聚合載體上去除。傳導層120——通常稱為導體——可以是允許傳導層120起到柵極作用的任何適合的傳導材料。本領域已知的各種柵極材料也是適合的，包括金屬、簡并摻雜的半導體、傳導聚合物和可印刷材料如碳墨、銀-環(huán)氧樹脂(silver-epoxy)或可燒結的金屬納米顆粒懸膠。例如，柵極電極可包括摻雜的硅，或金屬諸如鋁、鉻、金、銀、鎳、銅、鎢、鈀、鉬、鉭和鈦。柵極電極材料還可包括透明導體諸如銦-錫氧化物(ITO)、Zn0、Sn02*In203。還可使用傳導聚合物，例如聚苯胺、聚(3，4-亞乙二氧基噻吩)/聚(磺苯乙烯)(PED0T:PSS)。另外，可使用這些材料的合金、結合物和多分子層。使用化學氣相沉積、濺射、蒸發(fā)、摻雜或溶液加工將柵極電極沉積在基底110上。在本發(fā)明的一些實施方式中，倘若基底110還包括絕緣層以電隔離晶體管100，同樣的材料可提供柵極電極功能并且還提供基底110的載體功能。例如，摻雜硅可起到柵極電極的作用并且支撐TFT。柵極電極的厚度(如圖2中顯示的垂直方向)可一般由大約100至大約lOOOOnm。因為厚度限定柵極長度，為了減少電短路的可能性，厚度通常比共形地涂覆的材料的厚度
厚兩倍。如圖2中顯示，非傳導層130均勻涂覆在傳導層120上。適用于非傳導層130的實例材料包括鍶酸鹽(strontiate)、鉭酸鹽、鈦酸鹽、鋯酸鹽、氧化鋁、氧化硅、氧化鉭、氧化鈦、氮化娃、鈦酸鋇、鈦酸鋇銀、錯鈦酸鋇、硒化鋅和硫化鋅。另外，這些實例的合金、結合物和多分子層可用于非傳導層130，其通常稱為柵極介電體。這些材料中，優(yōu)選氧化鋁、氧化硅和硒化鋅。另外，可使用聚合材料如聚酰亞胺、聚乙烯醇、聚(4-乙基苯酚)、聚酰亞胺和聚偏二氟乙烯、聚苯乙烯以及它們的取代衍生物、聚乙烯基萘和取代衍生物、以及聚甲基丙烯酸甲酯。非傳導層130用抗蝕劑層400涂覆。使抗蝕劑層400形成圖案?？刮g劑層400可 以是本領域已知的常規(guī)光致抗蝕劑諸如聚合正性作用抗蝕劑或負性抗蝕劑?？刮g劑層400通過具有低分辨率(>1_)對準的掩模被暴露于基底110并被顯影以產生抗蝕劑層的圖案。在另一實例實施方式中，使用印花方法——諸如膠印或不使用掩模直接以形成圖案的方式印刷抗蝕劑層的噴墨印刷——完成抗蝕劑層400的圖案。返回參照圖3-5，顯示了在材料加工期間和之后的晶體管100材料層的示意性橫截面圖。在圖3中，非傳導層130——通常稱為非導體一-通過形成圖案的抗蝕劑層400被蝕刻。蝕刻劑可以是任何有機或無機材料，其去除非傳導材料而未實質上侵蝕抗蝕劑層400或下面的導體層120。然后使用適合的蝕刻劑——其去除導體120但是對基底110或上面的非導體130具有很小的影響——去除導體120。因此，所選擇的蝕刻劑通常取決于基底110、導體120或非導體130。此時蝕刻劑與抗蝕劑層140相互作用以及抗蝕劑層140的損失通常是無足輕重的，因為非導體130現(xiàn)在充當掩模。如圖3中顯示的，使用的蝕刻法或過程蝕刻掉導體120和非導體130的部分，以使導體120和非導體130具有相同的圖案。如圖4中顯示的，繼續(xù)導體120的選擇性蝕刻直至形成圖4中所示的凹型170。當完成導體120的蝕刻時，非導體130懸于導體120之上，這形成凹型170，所述凹型170足以通過位于基底110上(如圖4中所示)的定向(或視線)涂覆源極，保護(導體120或基底110的)下面的表面的至少一些免于涂覆。也可以說，導體120懸于非導體130之下。當完成半導體器件時，剩余的導體120充當柵極導體。在這一點，如果需要，去除抗蝕劑層140。如果期望，倘若清潔方法未去除凹型170，可在材料層疊層上進行溫和的清潔。圖5顯示了在已形成凹型170后并且已去除抗蝕劑后半導體器件的橫截面圖。返回參照圖6和7，分別顯示了在共形涂覆介電非傳導材料——常常稱為絕緣體一后半導體器件和半導體材料的示意性橫截面圖。在圖6中，然后使用共形涂覆沉積方法將介電非傳導材料150共形地涂覆在基底110上，并且通過材料層120和130形成形貌特征。使用共形涂覆方法施加非傳導材料150幫助保持凹型170。非傳導材料150常常稱為柵極介電體。適合的非傳導材料包括鍶酸鹽、鉭酸鹽、鈦酸鹽、鋯酸鹽、氧化鋁、氧化硅、氧化鉭、氧化鈦、氮化硅、鈦酸鋇、鈦酸鋇鍶、鋯鈦酸鋇。因為介電材料將柵極導體與被施加的半導體材料分開，共形地涂覆的材料至少在其中凹型170和柵極所在的區(qū)域中擁有一致或均勻的厚度是重要的。完成共形涂覆的優(yōu)選方法包括原子層沉積(atomic layer deposition) (ALD)或它的衍生法之ー諸如空間ALD(S-ALD)或等離子體增強ALD(PEALD)，因為這些方法在高度變化的拓撲上或上方產生均勻厚度涂層。在下面更詳細地討論ALD和S-ALD。在圖7中，然后使用幫助保持凹型170的共形涂覆沉積方法涂覆半導體材料160。該共形涂覆方法可以是先前用于涂覆介電材料的相同方法?？蛇x地，共形涂覆方法可以是不同的。因為當柵極120被通電時半導體材料160充當電極700和800之間的通道，因此共形地涂覆的材料至少在其中凹型170和柵極所在的區(qū)域中，并且更優(yōu)選地在包括其中凹型170和柵極所在的區(qū)域的電極(ー個或多個)700和電極800之間的區(qū)域中擁有一致或均勻的厚度是重要的。優(yōu)選的共形涂覆方法是原子層沉積(ALD)或它的各種衍生法之ー諸如空間ALD (S-ALD)。該方法在高度變化的拓撲上產生均勻厚度。在下面更詳細地討論ALD和 S-ALD。 倘若半導體材料可使用共形涂覆方法諸如ALD沉積或涂覆，半導體材料層160——常稱為半導體一可以是任何類型的半導體。適合的半導體材料的實例包括氧化鋅、硫屬鋅化物(zinc chalcogenide)、硫屬鎘化物、磷屬鎵化物、氮屬招化物(aluminumnictide)或娃?？梢杂闷渌牧先芜x地摻雜半導體以增加或降低導電性。在ー些實例實施方式中，損耗型器件是期望的，并且因此可通過使用摻雜劑增加載流子。當半導體是氧化鋅吋，使用鋁摻雜劑例如増加了電子載流子密度。在該構造中，通過使柵極相對于漏極和源極是負的，柵極通常用于關閉器件。補償摻雜劑還可用于損耗本征載流子密度。當半導體是氧化鋅吋，已發(fā)現(xiàn)氮的使用降低電子載流子密度，使得它成為更差的n-型。在該構造中，可使半導體以積累模式操作，以便當施加正的柵極電壓時打開晶體管。這些摻雜劑常常在生長過程期間作為化合物添加，但是也可在已使用方法諸如離子植入和熱擴散施加半導體層之后添加。返回參照圖8，顯示了在電傳導材料的定向涂覆期間半導體器件的示意性橫截面圖。在已沉積半導體層160之后，使用不會使材料沉積或涂覆進入凹型170的定向(或視線)沉積方法沉積源極和漏極電極(ー個或多個)700和電極800。適合的定向沉積方法的實例包括熱蒸發(fā)、電子束蒸發(fā)、濺射或激光燒蝕。通過由相對于傳導材料層120懸垂非傳導層130澆鑄的映像，保持電極(ー個或多個)700和電極800之間的占線通道間隙(activechannel gap)。返回參照圖1，顯示了已經沉積電極(ー個或多個)700和電極800之后的晶體管100。晶體管100的漏極和源極可選自電極700和電極800中的任ー個，該選擇通常基于預期器件的應用和特性。如圖I中所示，電極800在由非導體130和導體120形成的臺面的頂端，而電極(ー個或多個)700不是。因此，電極700和電極800在不同的平面上?？墒褂帽绢I域眾所周知的常規(guī)技術例如層水平調節(jié)(layer leveling)和通過貫穿(feed through)完成任何必要的互聯(lián)。倘若層的功能方面保持不變，基底110、傳導層120、非傳導層130、非傳導層150、半導體層160或其結合可包括一個或多個層。只要保持上述層的功能，另外的層例如水平調節(jié)層、隔離層、粘附層可包括在半導體器件中。原子層沉積(ALD)是用于產生具有可被認為是一致的、均勻的或甚至精確的厚度的涂層的方法。ALD產生可被認為是共形的或甚至高度共形的材料層的涂層。一般地描述，ALD方法在真空室內通過兩種或多種反應性材料——通常稱為前體——之間更替完成基底涂覆。施加第一前體與基底反應。從真空室去除剰余的第一母體。然后，施加第二母體與基底反應。從真空室去除剰余的第二母體，并且重復該過程。最近，已開發(fā)不需要真空室的新型ALD方法。該方法——通常稱為S-ALD——在美國專利7, 413，982、美國專利7，456，429、美國專利公開2008/0166884和美國專利公開2009/0130858的至少ー個中描述，其中的公開內容通過引用并入本文。S-ALD產生具有可被認為一致的、均勻的或甚至精確的厚度的涂層。S-ALD產生可被認為是共形的或甚至高度共形的材料層的涂層。S-ALD與低溫涂覆環(huán)境相容并且當與其它涂覆技術比較時提供了使用較高活動性材料的能力。另外，S-ALD與卷筒涂覆(web coating)相容,使得S-ALD對于大規(guī)模生產操作具有吸引力。即使ー些卷筒涂覆操作可能遇到對準問題——例如，卷筒的跟蹤(web tracking)或伸展問題，但本發(fā)明的結構降低了對制造過程期間高分辨率或非常 精細的對準特征的依賴。因此，S-ALD很好地適于產生本發(fā)明。實驗結果在由熱氧化物層涂覆的62. 5mm2硅基底上通過濺射沉積600nm的鉻層。在此上面，使用美國專利7，413，982中所述的S-ALD方法和美國專利7，456，429中所述的S-ALD設備和氮惰性載氣用有機金屬前體三甲基鋁和水在200攝氏度下涂覆120nm的氧化鋁層。通過在115攝氏度下將置于熱的板上的IOOOrpm Microposit S1805抗蝕劑(Rohmand Haas Electronic Materials LLC,Marlborough,MA)旋涂 60 秒，形成光致抗蝕劑的形成圖案的層，并且然后通過包括線(line)的玻璃/鉻接觸掩模在Cobilt掩模對準器(來自 Computervision Corporation, Sunnyvale, CA 的 Cobilt CA-419 型)上暴露 70 秒，僅使用硅基底的邊緣作為低分辨率或粗糙對準。然后樣品在Microposit MF-319顯影劑(Rohmand Haas Electronic Materials LLC, Marlborough, MA)中顯影 60 秒并在 DI 水中漂洗 5分鐘。用濃磷酸在60攝氏度蝕刻非傳導氧化鋁6. 5分鐘。使用包括0. 6M氯化鈰銨溶液和8%こ酸的鉻蝕刻，蝕刻鉻。在13. 3分鐘內所暴露的鉻明顯地被蝕刻。通過2分鐘的持續(xù)蝕刻完成底切蝕刻(undercut etching)。然后基底在DI水中漂洗5分鐘、用丙酮漂洗以去除光致抗蝕劑，然后在HPLC級異丙醇中漂洗、并且然后使其干燥。然后使用S-ALD設備和方法用另外層120nm厚的氧化鋁如上所述共形地涂覆基底。然后使用前體ニこ基鋅和濃氨水溶液以及氮氣作為載氣，用25nm的氧化鋅層涂覆基/ 。通過蒸發(fā)施加電極。通過包括方孔的蔭罩蒸發(fā)鋁，該方孔垂直蔓延并且完全穿過基底上的甸條線(line)。招是70nm厚。通過使用探針臺(probe station)以接觸線(line)上的招、線(line) —側的招和充當柵極的鉻柵極金屬，完成晶體管的測試。參照圖9，顯示了表示晶體管的性能傳輸特性的圖。如圖9中可見，在20伏特的漏極電壓下漏極電流對柵極電壓曲線是穩(wěn)定的。還顯示了在所有柵極電壓下具有非常小的漏出量的柵極電流。還可看出，漏極電流很好地響應了柵極電壓，范圍從-2伏特的柵極下大約10—11安至10伏特的柵極下幾乎I毫安的小的電流。參照圖10，顯示了表示晶體管性能的Id-Vd曲線特性的圖。如圖10中可見，漏極電流對漏極電壓曲線對于柵極電壓是非常易響應的。器件的測試結果也顯示了 20V的漏極電壓和IOV的柵極電壓的大于IO7的可觀的通/斷比。部件清單100晶體管110 基底120 導體130非導體
140抗蝕劑150柵極介電體160半導體170 凹型700 電極710第二電傳導材料層800 電極810第三電傳導材料層
權利要求
1.一種制造晶體管的方法，所述方法包括 提供按順序包括電傳導材料層和電絕緣材料層的基底； 在所述電絕緣材料層上沉積抗蝕劑材料層； 使所述抗蝕劑材料層形成圖案以暴露一部分所述電絕緣材料層； 去除所暴露的電絕緣材料層以暴露一部分所述電傳導材料層； 去除所暴露的電傳導材料層以在所述電傳導材料層和所述電絕緣材料層中形成凹型； 用第二電絕緣材料層共形地涂覆所述基底和所述暴露的材料層； 用半導體材料層共形地涂覆所述第二電絕緣材料層；和 在所述半導體材料層上定向沉積電傳導材料層。
2.權利要求I所述的方法，其中在所述電絕緣材料層上沉積所述抗蝕劑材料層和使所述抗蝕劑材料層形成圖案發(fā)生在同一エ序中。
3.權利要求I所述的方法，其中去除所述暴露的電絕緣材料層以暴露一部分所述電傳導材料層包括使用液體蝕刻劑。
4.權利要求3所述的方法，其中去除所述暴露的電傳導材料層以在所述電傳導材料層中形成凹型包括使用用于去除所述暴露的電絕緣材料層的相同的液體蝕刻劑。
5.權利要求I所述的方法，所述基底包括第一層和第二層，所述方法進ー步包括 去除所述基底的所述第二層。
全文摘要
一種制造晶體管的方法，其包括提供按順序包括電傳導材料層和電絕緣材料層的基底；在電絕緣材料層上沉積抗蝕劑材料層；使抗蝕劑材料層形成圖案以暴露一部分電絕緣材料層；去除所暴露的電絕緣材料層以暴露一部分電傳導材料層；去除所暴露的電傳導材料層以在電傳導材料層和電絕緣材料層中形成凹型；用第二電絕緣材料層共形涂覆基底和所暴露的材料層；用半導體材料層共形地涂覆第二電絕緣材料層；和在半導體材料層上定向沉積電傳導材料層。
文檔編號H01L21/336GK102770948SQ201180010989
公開日2012年11月7日 申請日期2011年2月23日 優(yōu)先權日2010年2月26日
發(fā)明者L·W·圖特, S·F·奈爾森 申請人:伊斯曼柯達公司