專利名稱：一種雙鑲嵌結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體集成電路制造領(lǐng)域，特別涉及一種雙鑲嵌結(jié)構(gòu)(dual damascene structure)的形成方法。
背景技術(shù)：
隨著半導體技術(shù)的迅猛發(fā)展，集成電路器件設(shè)計的尺寸也持續(xù)的向小型化的方向發(fā)展。基于市場競爭和產(chǎn)業(yè)需求，不斷提高產(chǎn)品的性能/性價比是微電子技術(shù)發(fā)展的動力。目前半導體器件CMOS已經(jīng)具有深亞微米結(jié)構(gòu)，半導體集成電路IC中包含巨大數(shù)量的半導體元件。在這種大規(guī)模集成電路中，元件之間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進行互連。因此，通常提供多層互連結(jié)構(gòu)，其中多個互連層互相堆疊，并且層間絕緣膜置于其間，用于連接半導體元件。特別是利用雙鑲嵌 (dual-damascene)工藝形成多層互連結(jié)構(gòu)時，預(yù)先在層間絕緣膜中形成互聯(lián)溝槽和連接孔，然后用導電材料例如銅(Cu)填充所述互聯(lián)溝槽和連接孔。集成電路尤其是超大規(guī)模集成電路中的主要器件是金屬-氧化物-半導體場效應(yīng)晶體管(metal oxide semiconductor field effect transistor，簡禾爾 MOS 晶體管)。自從 MOS管被發(fā)明以來，其幾何尺寸一直在不斷縮小，芯片內(nèi)的晶體管數(shù)量不斷增加，芯片的金屬連線越來越細的同時層次也越來越多。因此越來越多的公司采用了銅制程取代了原有的鋁制程，與鋁相比，銅的電阻系數(shù)更小，熔點高，抗電遷移的能力強，因此被廣泛采用。但是由于銅難以被刻蝕，傳統(tǒng)上用于形成鋁金屬布線的刻蝕技術(shù)對于銅來說是不適用的。因此開發(fā)了銅的單鑲嵌工藝和雙鑲嵌工藝。由于雙鑲嵌工藝的效率更高，因此被廣泛的使用。雙鑲嵌工藝是一種能同時形成金屬導線和插塞(plug)的上下堆疊結(jié)構(gòu)的方法，以用來連接半導體晶片中各層間的不同元件和導線，并利用其周圍的內(nèi)層介電材料 (inter-layer dielectrics ILD)與其它元件相隔離。雙鑲嵌工藝的主要技術(shù)重點在于蝕刻填充導體金屬用的溝槽的刻蝕技術(shù)，在雙鑲嵌工藝的前端刻蝕工藝中，目前存在兩種方法制作雙鑲嵌溝槽的溝槽，第一種方法是先在介電層的上部定義出導線溝槽，之后利用另一光刻膠層定義介層窗開口，該方法由于導線溝槽的密度相當高，使得用于定義介層窗開口的光刻膠層的表面不平整，嚴重影響了曝光顯影工藝的分辨率。另一種方法是首先在介電層中定義出完全穿透介電層的介層窗開口，然后利用另一光刻膠層定義導線溝槽，在涂布光刻膠層之前，會先涂布一層反射層，以提高曝光顯影工藝的分辨率。中國專利CN201010144234提供了一種雙鑲嵌結(jié)構(gòu)形成方法，包括步驟提供半導體結(jié)構(gòu)和壓印屏蔽，半導體結(jié)構(gòu)包括互連層、位于互連層上的介質(zhì)層，位于介質(zhì)層上的犧牲層；對所述半導體結(jié)構(gòu)上的犧牲層進行加熱，使得所述犧牲層軟化；利用所述壓印屏蔽對所述半導體結(jié)構(gòu)上的犧牲層進行沖壓，使得所述半導體結(jié)構(gòu)上的凸起嵌入所述犧牲層內(nèi)； 對半導體結(jié)構(gòu)上的犧牲層進行冷卻，使得所述犧牲層硬化；將所述壓印屏蔽取出，從而在所述半導體結(jié)構(gòu)的犧牲層上形成雙鑲嵌結(jié)構(gòu)；對具有雙鑲嵌結(jié)構(gòu)的半導體結(jié)構(gòu)進行刻蝕，使得在介質(zhì)層中形成雙鑲嵌結(jié)構(gòu)，并且所述雙鑲嵌結(jié)構(gòu)中的通孔底部暴露互連層。從而減少了對基底造成的損傷，提高了器件可靠性。中國專利CN03121250提供一種制作雙鑲嵌結(jié)構(gòu)(dual damascene structure)的
方法。首先于一半導體晶片表面依序形成一第一介電層、一第二介電層、一第一硬罩幕層以及一第二硬罩幕層，接著于該第二硬罩幕層表面形成一用來定義一上層溝槽圖案的第一光阻層。隨后去除未被該第一光阻層覆蓋的該第二硬罩幕層，直至該第一硬罩幕層表面，然后再于該半導體晶片表面形成一用來定義一下層接觸洞圖案的第二光阻層。接著去除未被該第二光阻層覆蓋的該第一硬罩幕層以及該第二介電層，直至該第一介電層表面，然后蝕刻未被該第二硬罩幕層所覆蓋的該第一硬罩幕層，并去除未被該第一硬罩幕層所覆蓋的該第二介電層至一預(yù)定深度，最后再去除該第二硬罩幕層以及未被該第一硬罩幕層所覆蓋的該第一介電層。中國專利CN200710040380涉及一種雙鑲嵌結(jié)構(gòu)的制作方法，包括在半導體襯底上依次形成覆蓋層、內(nèi)層介質(zhì)層和阻擋層；刻蝕內(nèi)層介質(zhì)層和阻擋層形成連接孔；在連接孔內(nèi)以及阻擋層上形成第一底部抗反射層；直至阻擋層上的第一底部抗反射層被完全去除；在連接孔內(nèi)以及阻擋層上形成第二底部抗反射層；刻蝕第二底部抗反射層，形成第三底部抗反射層，所述第三底部抗反射層位于連接孔內(nèi)；刻蝕阻擋層和內(nèi)層介質(zhì)層形成溝槽， 溝槽的位置與連接孔的位置對應(yīng)并與連接孔連通；去除阻擋層和第三底部抗反射層，并去除連接孔內(nèi)的覆蓋層直至暴露半導體襯底，形成雙鑲嵌結(jié)構(gòu)。所述方法可以避免在形成金屬布線結(jié)構(gòu)之后覆蓋層和內(nèi)層介質(zhì)層之間發(fā)生剝離現(xiàn)象。中國專利CN200610025649提供了一種雙鑲嵌結(jié)構(gòu)的形成方法，包括提供一表面具有導電結(jié)構(gòu)的半導體襯底，在襯底上形成內(nèi)層介電層；在所述內(nèi)層介電層上形成具有接觸孔圖形的第一光刻膠層；在所述第一光刻膠層上形成具有溝槽開口圖形的第二光刻膠層；刻蝕所述第一光刻膠層和第二光刻膠層的所述圖形，直至露出所述導電結(jié)構(gòu)為止；填充金屬材料形成雙鑲嵌結(jié)構(gòu)。本發(fā)明的雙鑲嵌結(jié)構(gòu)的形成方法省去了形成抗反射層的步驟，將現(xiàn)有技術(shù)中兩到三次刻蝕清洗工藝改進為僅經(jīng)過一次刻蝕清洗便形成雙鑲嵌結(jié)構(gòu)。 本發(fā)明的雙鑲嵌結(jié)構(gòu)的形成方法能夠形成良好的雙鑲嵌結(jié)構(gòu)，并簡化了制造工藝，降低了生產(chǎn)成本。所述雙鑲嵌工藝，按照工藝實現(xiàn)先后方式的不同可分為兩類先溝槽工藝(Trench First)和先通孔工藝(Via First)。先溝槽工藝包括首先在已沉積的層間介質(zhì)層上刻蝕出溝槽圖形，然后再刻蝕出通孔。由于形成通孔的光刻是在形成溝槽之后進行，此時襯底上存在溝槽，襯底表面凸凹不平，使得光刻膠的分布不均勻。先通孔工藝包括首先在層間介質(zhì)層中刻蝕出穿過層間介電層的通孔，然后利用另一層光刻膠定義并形成溝槽。由于由于形成溝槽的光刻是在形成通孔之后進行，此時襯底上存在通孔，必須將通孔填充之后再進行溝槽的光刻。原有工藝中需對通孔或溝槽進行填充，很難進行完美填充，光刻膠表面很難平整。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于提供一種雙鑲嵌結(jié)構(gòu)的形成方法，非常適于實用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。
本發(fā)明提供一種雙鑲嵌結(jié)構(gòu)的形成方法，其具有以下步驟
1)提供一表面具有導電結(jié)構(gòu)的半導體襯底，在襯底上形成層間介質(zhì)層；
2)在所述的層間介質(zhì)層上依次形成氮化硅層、非晶硅層、底部抗反射層、第一光刻膠層、低溫阻隔層和第二光刻膠層；
3)對所述的第二光刻膠層進行溝槽的圖形化；
4)濕法刻蝕溝槽下的低溫阻隔層；
5)對所述的第一光刻膠層進行通孔的圖形化；
6)以所述的非晶硅層和氮化硅層為硬掩膜圖形化層間介質(zhì)層，形成溝槽和通孔；
7)在所述的溝槽和通孔中填充阻擋層材料和導電材料；
8)對所述的阻擋層材料和導電材料進行平坦化處理，形成雙鑲嵌結(jié)構(gòu)。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn) 所述的第一光刻膠層為負性光刻膠或正性光刻膠。所述的第二光刻膠層為負性光刻膠或正性光刻膠。所述的低溫阻隔層為低溫熱氧化硅，厚度為1000 8000埃。所述的低溫阻隔層形成所需的最高溫度不高于光刻中烘焙的溫度。所述的氮化硅層材質(zhì)為氮化硅或碳化硅。在所述的溝槽和通孔中填充的阻擋層材料和導電材料為銅(Cu)。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。圖1繪示本發(fā)明涉及的一種雙鑲嵌結(jié)構(gòu)形成方法的流程圖。圖2至圖8繪示本發(fā)明實施例中雙鑲嵌結(jié)構(gòu)形成方法的剖面示意圖。附圖標記中1為硅襯底，2為層間介質(zhì)層，3為氮化硅層，4為非晶硅層，5為底部抗反射層，6為第一光刻膠層，7為低溫阻隔層，8為第二光刻膠層，9為金屬銅。
具體實施例方式為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的一種制作多晶硅側(cè)墻的方法，詳細說明如下。本發(fā)明的不同實施例將詳述如下，以實施本發(fā)明的不同的技術(shù)特征，可理解的是， 以下所述的特定實施例的單元和配置用以簡化本發(fā)明，其僅為范例而不限制本發(fā)明的范圍。圖2至圖8繪示本發(fā)明實施例中雙鑲嵌結(jié)構(gòu)形成方法的剖面示意圖。如圖2所示，提供一表面具有導電結(jié)構(gòu)的半導體襯底，在襯底上形成層間介質(zhì)層；在所述的層間介質(zhì)層上依次形成氮化硅層、非晶硅層、底部抗反射層、第一光刻膠層、低溫阻隔層和第二光刻膠層。所述的低溫阻隔層，其厚度足夠厚，形成所需的最高溫度不高于光刻中烘焙的溫
5度，第一次曝光時光無法穿透該阻隔層，其可以為低溫熱氧化硅；可選的非晶硅層為APF (advanced pattern film)，可選的氮化硅層也為碳化硅等。如圖3所示，對第二光刻膠層進行溝槽的圖形化。如圖4所示，采用濕法刻蝕溝槽下的低溫阻隔層。如圖5所示，對所述的第一光刻膠層進行通孔的圖形化。如圖6 (a)和圖6 (b)所示，以所述的非晶硅層和氮化硅層為硬掩膜圖形化層間介質(zhì)層，形成溝槽和通孔，溝槽的位置與通孔的位置相對應(yīng)，并與通孔連接。形成溝槽的工藝為現(xiàn)有技術(shù)。如圖7所示，在所述的溝槽和通孔中填充金屬銅作為阻擋層材料和導電材料。如圖8所示，對所述的阻擋層材料和導電材料進行平坦化處理，形成雙鑲嵌結(jié)構(gòu)。 通過說明和附圖，給出了具體實施方式
的特定結(jié)構(gòu)的典型實施例。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內(nèi)容并不作為局限。對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于其具有以下步驟1)提供一表面具有導電結(jié)構(gòu)的半導體襯底，在襯底上形成層間介質(zhì)層；2)在所述的層間介質(zhì)層上依次形成氮化硅層、非晶硅層、底部抗反射層、第一光刻膠層、低溫阻隔層和第二光刻膠層；3)對所述的第二光刻膠層進行溝槽的圖形化；4)濕法刻蝕溝槽下的低溫阻隔層；5)對所述的第一光刻膠層進行通孔的圖形化；6)以所述的非晶硅層和氮化硅層為硬掩膜圖形化層間介質(zhì)層，形成溝槽和通孔；7)在所述的溝槽和通孔中填充阻擋層材料和導電材料；8)對所述的阻擋層材料和導電材料進行平坦化處理，形成雙鑲嵌結(jié)構(gòu)。
2.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于所述的第一光刻膠層為負性光刻膠或正性光刻膠。
3.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于所述的第二光刻膠層為負性光刻膠或正性光刻膠。
4.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于所述的低溫阻隔層為低溫熱氧化硅。
5.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于所述的低溫阻隔層厚度為1000 8000埃。
6.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于所述的低溫阻隔層形成所需的最高溫度不高于光刻中烘焙的溫度。
7.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于所述的氮化硅層材質(zhì)為氮化硅或碳化硅。
8.如權(quán)利要求1所述的一種雙鑲嵌結(jié)構(gòu)的形成方法，其特征在于在所述的溝槽和通孔中填充的阻擋層材料和導電材料為銅(Cu )。
全文摘要
本發(fā)明提供一種雙鑲嵌結(jié)構(gòu)的形成方法，其具有以下步驟1)提供一表面具有導電結(jié)構(gòu)的半導體襯底，在襯底上形成層間介質(zhì)層；2)在層間介質(zhì)層上依次形成氮化硅層、非晶硅層、底部抗反射層、第一光刻膠層、低溫阻隔層和第二光刻膠層；3)對第二光刻膠層進行溝槽的圖形化；4)濕法刻蝕溝槽下的低溫阻隔層；5)對所述的第一光刻膠層進行通孔的圖形化；6)以非晶硅層和氮化硅層為硬掩膜圖形化層間介質(zhì)層，形成溝槽和通孔；7)在溝槽和通孔中填充阻擋層材料和導電材料；8)對阻擋層材料和導電材料進行平坦化處理，形成雙鑲嵌結(jié)構(gòu)。本發(fā)明避免了對通孔或溝槽進行填充，降低了工藝難度；光刻膠表面平整，工藝更加穩(wěn)定，非常適于實用。
文檔編號H01L21/768GK102427060SQ20111038691
公開日2012年4月25日 申請日期2011年11月29日 優(yōu)先權(quán)日2011年11月29日
發(fā)明者傅昶, 周軍 申請人:上海華力微電子有限公司