專利名稱：提高浮體效應(yīng)存儲單元寫入速度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種提高存儲單元寫入速度的方法，尤其涉及一種提高浮體效應(yīng)存儲單元寫入速度的方法。
背景技術(shù)：
嵌入式動態(tài)存儲技術(shù)的發(fā)展已經(jīng)使得大容量動態(tài)隨機(jī)存儲器(DRAM)在目前的系統(tǒng)級芯片(SOC)中非常普遍。大容量嵌入式動態(tài)存儲器(eDRAM)給SoC帶來了諸如改善帶寬和降低功耗等只能通過采用嵌入技術(shù)來實(shí)現(xiàn)的各種好處。傳統(tǒng)嵌入式動態(tài)存儲器(eDRAM) 的每個(gè)存儲單元除了晶體管之外，還需要一個(gè)深溝槽電容器結(jié)構(gòu)，電容器的深溝槽使得存儲單元的高度比其寬度大很多，造成制造工藝?yán)щy。其制作工藝與CMOS超大規(guī)模集成電路工藝非常不兼容，限制了它在嵌入式系統(tǒng)芯片(SOC)中的應(yīng)用。浮體效應(yīng)存儲單元(Floating Body Cell，即FBC)是一種有希望替代eDRAM的動態(tài)存儲器。FBC是利用浮體效應(yīng)(Floating Body Effect，即FBE)的動態(tài)隨機(jī)存儲器單元， 其原理是利用絕緣體上硅(Silicon on Insulator,即SOI)器件中氧埋層(BOX)的隔離作用所帶來的浮體效應(yīng)，將被隔離的浮體(Floating Body)作為存儲節(jié)點(diǎn)，實(shí)現(xiàn)寫“ 1”和寫“0”。 以NMOS為例，在浮體效應(yīng)存儲單元的柵極(G)和漏極(D)端加正偏壓，器件導(dǎo)通，由于橫向電場作用，電子在漏極附近與硅原子碰撞電離，產(chǎn)生電子空穴對，一部分空穴被縱向電場掃入襯底，形成襯底電流，由于有氧埋層的存在，襯底電流無法釋放，使得空穴在浮體積聚，定義為第一種存儲狀態(tài)，可定義為寫“ 1 ” ；在寫“0”的情況下，在柵極上施加正偏壓，在漏極上施加負(fù)偏壓，通過PN結(jié)正向偏置，空穴從浮體發(fā)射出去，定義為第二種存儲狀態(tài)。由于襯底電荷的積聚，會改變器件的閾值電壓(Vt)，可以通過電流的大小感知這兩種狀態(tài)造成閾值電壓的差異，即實(shí)現(xiàn)讀操作。由于浮體效應(yīng)存儲單元去掉了傳統(tǒng)DRAM中的電容器，使得其工藝流程完全與CMOS工藝兼容，同時(shí)可以構(gòu)成密度更高的存儲器，因此有希望替代現(xiàn)有的傳統(tǒng)eDRAM應(yīng)用于嵌入式系統(tǒng)芯片中。浮體效應(yīng)存儲單元在寫“1”時(shí)，載流子一邊在襯底積聚，一邊會從源端慢慢的泄漏。寫“1”的速度由襯底電流的大小和積聚的載流子從源端泄漏的速度共同決定的。提高浮體效應(yīng)存儲單元的襯底電流，就可以提高浮體效應(yīng)存儲單元的寫入速度。此外，減少襯底積聚的載流子從源端泄漏，也可以達(dá)到提高浮體效應(yīng)存儲單元寫入速度的目的。

發(fā)明內(nèi)容
為了提高浮體效應(yīng)存儲單元寫入速度，本發(fā)明的提高浮體效應(yīng)存儲單元寫入速度的方法，包括以下步驟
步驟1，以兩個(gè)所述浮體效應(yīng)存儲單元為一組形成浮體效應(yīng)存儲單元組排列，所述兩個(gè)浮體效應(yīng)存儲單元共用一個(gè)源端，所述浮體效應(yīng)存儲單元組中兩個(gè)浮體效應(yīng)存儲單元的多晶硅柵間的距離小于兩個(gè)所述浮體效應(yīng)存儲單元組之間的距離；步驟2，對所述浮體效應(yīng)存儲單元采用側(cè)墻沉積工藝形成側(cè)墻薄膜；
3步驟3，采用刻蝕工藝蝕刻側(cè)墻沉積后的所述浮體效應(yīng)存儲單元并形成側(cè)墻，所述刻蝕工藝具有密集/隔離效應(yīng)；
步驟4，采用源漏重?fù)诫s以及退火工藝。在本發(fā)明的一個(gè)較佳實(shí)施方式中，所述步驟3中刻蝕工藝采用干法刻蝕。在本發(fā)明的另一個(gè)較佳實(shí)施方式中，所述步驟3中的刻蝕工藝采用次常壓化學(xué)氣相刻蝕法進(jìn)行刻蝕。在本發(fā)明的另一個(gè)較佳實(shí)施方式中，所述步驟3中的刻蝕工藝中的CH2F2氣體的含量大于50%。在本發(fā)明的另一個(gè)較佳實(shí)施方式中，所述步驟2中形成側(cè)墻薄膜的方法為熱氧化或者化學(xué)汽相淀積。在本發(fā)明的另一個(gè)較佳實(shí)施方式中，所述步驟3中形成所述浮體效應(yīng)存儲單元源端的側(cè)墻較寬，漏端側(cè)墻較窄。在本發(fā)明的另一個(gè)較佳實(shí)施方式中，所述步驟4中摻雜工藝采用離子注入法。在本發(fā)明的另一個(gè)較佳實(shí)施方式中，所述步驟1中兩個(gè)所述浮體效應(yīng)存儲單元組之間設(shè)有溝槽隔離。本發(fā)明的提高浮體效應(yīng)存儲單元寫入速度的方法利用現(xiàn)有工藝，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面降低了積聚載流子從源端的泄漏速度，從而提高了浮體效應(yīng)存儲單元的寫入速度。


圖1是本發(fā)明的實(shí)施例的浮體效應(yīng)存儲單元的結(jié)構(gòu)示意圖； 圖2是本發(fā)明的實(shí)施例的側(cè)墻沉積后的結(jié)構(gòu)示意圖3是本發(fā)明的實(shí)施例的刻蝕后的結(jié)構(gòu)示意圖； 圖4是本發(fā)明的實(shí)施例摻雜以及退火工藝后的結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下將結(jié)合附圖和實(shí)施例對本發(fā)明作具體闡釋。本發(fā)明的實(shí)施例的提高浮體效應(yīng)存儲單元寫入速度的方法，包括以下步驟 步驟1，如圖1中所示，以兩個(gè)浮體效應(yīng)存儲單元1為一組形成浮體效應(yīng)存儲單元組排
列。兩個(gè)浮體效應(yīng)存儲單元共用一個(gè)源端2。浮體效應(yīng)存儲單元組中的兩個(gè)浮體效應(yīng)存儲單元1的多晶硅柵11間的距離小于兩個(gè)浮體效應(yīng)存儲單元組之間的距離；兩個(gè)所述浮體效應(yīng)存儲單元組之間設(shè)有溝槽隔離。步驟2，如圖2所示，對浮體效應(yīng)存儲單元1采用側(cè)墻沉積工藝形成側(cè)墻薄膜； 步驟3，如圖3中所示，采用刻蝕工藝蝕刻側(cè)墻沉積后的浮體效應(yīng)存儲單元1?？涛g工
藝具有密集/隔離效應(yīng)。以形成浮體效應(yīng)存儲單元源端的側(cè)墻較寬，漏端側(cè)墻較窄。在刻蝕工藝中，圖案化的線條側(cè)墻寬度往往隨線條在整個(gè)半導(dǎo)體中的分布密度不同而有所差別，導(dǎo)致在線條密度大的區(qū)域(Dense area)的線條側(cè)墻寬度寬，在線條密度小的區(qū)域(ISO area)的線條側(cè)墻寬度窄。本發(fā)明中的浮體效應(yīng)存儲單元組的源端位于距離較近的多晶硅柵之間，即dense區(qū)域；而浮體效應(yīng)存儲單元組的漏端，位于距離較遠(yuǎn)的多晶硅柵之間，相當(dāng)于ISO的區(qū)域。在側(cè)墻薄膜刻蝕過程中，由于刻蝕工藝的ISO/Dense差異化刻蝕效應(yīng)，并因?yàn)閐ense區(qū)域的自由基相對較少，側(cè)向反應(yīng)速率較低，而在距離較近的多晶硅柵之間(dense)形成了較寬的側(cè)墻，即源端側(cè)墻較寬；而ISO區(qū)域自由基濃度較大，側(cè)向反應(yīng)速率較大，故在距離較遠(yuǎn)的多晶硅柵之間(ISO)形成較窄的側(cè)墻，即漏端側(cè)墻較窄。器件的截面如圖3所示；
步驟4，采用源漏重?fù)诫s以及退火工藝。本發(fā)明的實(shí)施例的源漏重?fù)诫s以及退火工藝，由于摻雜離子與器件溝道的距離由側(cè)墻的寬度所決定，因此摻雜后，漏端的摻雜離子與器件溝道的距離被拉近，源端的摻雜離子與器件溝道的距離被拉遠(yuǎn)，即源端的摻雜離子與襯底之間的距離也被拉遠(yuǎn)。因此，如圖4中所示，其中11為柵極，2為源端，3為漏端，一方面，由于漏端3的摻雜離子與器件溝道的距離被拉近，從而提高了漏端溝道中的縱向電場，由橫向電場加速的載流子碰撞產(chǎn)生的電子空穴對，空穴會在更強(qiáng)的縱向電場作用下被掃入襯底，增大了襯底電流；另一方面，源端2的摻雜離子與器件襯底的距離被拉遠(yuǎn)，從而降低了積聚載流子從源端的泄漏速度。從而提高了浮體效應(yīng)存儲器單元的寫入速度。本發(fā)明利用現(xiàn)有工藝，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面降低了積聚載流子從源端的泄漏速度，從而提高了浮體效應(yīng)存儲單元的寫入速度。在本發(fā)明的實(shí)施方式中，步驟3中的刻蝕工藝采用干法刻蝕，可采用次常壓化學(xué)氣相刻蝕法進(jìn)行刻蝕，其中CH2F2氣體的含量大于50%。由于含H氣體與SiN較易反應(yīng)，故該刻蝕工藝中增大含H氣體的比例。此外，在本發(fā)明的實(shí)施方式中，步驟2中形成側(cè)墻薄膜的方法為熱氧化或者化學(xué)汽相淀積。步驟4中摻雜工藝也可采用離子注入法。以上對本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，包括以下步驟步驟1，以兩個(gè)所述浮體效應(yīng)存儲單元為一組形成浮體效應(yīng)存儲單元組排列，所述兩個(gè)浮體效應(yīng)存儲單元共用一個(gè)源端，所述浮體效應(yīng)存儲單元組中兩個(gè)浮體效應(yīng)存儲單元的多晶硅柵間的距離小于兩個(gè)所述浮體效應(yīng)存儲單元組之間的距離；步驟2，對所述浮體效應(yīng)存儲單元采用側(cè)墻沉積工藝形成側(cè)墻薄膜；步驟3，采用刻蝕工藝蝕刻側(cè)墻沉積后的所述浮體效應(yīng)存儲單元并形成側(cè)墻，所述刻蝕工藝具有密集/隔離效應(yīng)；步驟4，采用源漏重?fù)诫s以及退火工藝。
2.如權(quán)利要求1中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟3中刻蝕工藝采用干法刻蝕。
3.如權(quán)利要求1中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟3中的刻蝕工藝采用次常壓化學(xué)氣相刻蝕法進(jìn)行刻蝕。
4.如權(quán)利要求3中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟3中的刻蝕工藝中的CH2F2氣體的含量大于50%。
5.如權(quán)利要求1如權(quán)利要求1中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟2中形成側(cè)墻薄膜的方法為熱氧化或者化學(xué)汽相淀積。
6.如權(quán)利要求1如權(quán)利要求1中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟3中形成所述浮體效應(yīng)存儲單元源端的側(cè)墻較寬，漏端側(cè)墻較窄。
7.如權(quán)利要求1如權(quán)利要求1中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟4中摻雜工藝采用離子注入法。
8.如權(quán)利要求1如權(quán)利要求1中所述的提高浮體效應(yīng)存儲單元寫入速度的方法，其特征在于，所述步驟1中兩個(gè)所述浮體效應(yīng)存儲單元組之間設(shè)有溝槽隔離。
全文摘要
本發(fā)明的提高浮體效應(yīng)存儲單元寫入速度的方法，包括以下步驟對所述浮體效應(yīng)存儲單元采用側(cè)墻沉積工藝形成側(cè)墻薄膜；采用刻蝕工藝蝕刻側(cè)墻沉積后的所述浮體效應(yīng)存儲單元，所述刻蝕工藝具有密集/隔離效應(yīng)；采用源漏重?fù)诫s以及退火工藝。本發(fā)明的提高浮體效應(yīng)存儲單元寫入速度的方法利用現(xiàn)有工藝，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面降低了積聚載流子從源端的泄漏速度，從而提高了浮體效應(yīng)存儲單元的寫入速度。
文檔編號H01L21/8242GK102543881SQ20111034111
公開日2012年7月4日 申請日期2011年11月2日 優(yōu)先權(quán)日2011年11月2日
發(fā)明者俞柳江, 周軍, 李全波 申請人:上海華力微電子有限公司