存儲裝置及選擇寫入數(shù)據(jù)的存儲區(qū)域的方法
【專利說明】存儲裝置及選擇寫入數(shù)據(jù)的存儲區(qū)域的方法
[0001]本申請基于日本專利申請N0.2014-6878號(申請日:2014年I月17日)并要求其優(yōu)先權。該在先申請的全部內(nèi)容通過引用并入此處。
技術領域
[0002]本發(fā)明涉及存儲裝置及選擇寫入數(shù)據(jù)的存儲區(qū)域的方法。
【背景技術】
[0003]近年來，開發(fā)了具備訪問速度及存儲容量不同的多種(例如兩種)非易失性存儲介質(zhì)的存儲裝置。作為此類存儲裝置的代表，已知有混合驅(qū)動器。混合驅(qū)動器通常具備第一非易失性存儲介質(zhì)和第二非易失性存儲介質(zhì)。第二非易失性存儲介質(zhì)是與第一非易失性存儲介質(zhì)相比訪問速度較低且存儲容量較大的存儲介質(zhì)。
[0004]第一非易失性存儲介質(zhì)使用例如NAND閃存那樣的半導體內(nèi)存。公知NAND閃存為每單位容量的單價高但能進行高速訪問非易失性存儲介質(zhì)。第二非易失性存儲介質(zhì)使用例如磁盤那樣的盤介質(zhì)。公知盤介質(zhì)為訪問速度低但每單位容量的單價便宜的非易失性存儲介質(zhì)。因此，混合驅(qū)動器通常使用盤介質(zhì)(更具體地，為包括盤介質(zhì)的盤驅(qū)動器)來作為主要的存儲器，并使用NAND閃存(更具體地，為比盤介質(zhì)訪問速度高的NAND閃存)來作為高速緩存器。這樣，能使混合驅(qū)動器整體的訪問速度高速化。
[0005]NAND閃存的存儲區(qū)域通常分割為一定大小的小區(qū)域(在下面稱為區(qū)塊)來使用。通常，在存儲于區(qū)塊的數(shù)據(jù)標注有糾錯編碼(ECC)。在從區(qū)塊(分區(qū))讀出數(shù)據(jù)時，基于ECC來檢測該數(shù)據(jù)的錯誤，并基于該ECC來糾正錯誤。即使已糾正了錯誤，在糾正位(ECC糾正位)的數(shù)量超過閾值的情況下，有時也將該區(qū)塊作為禁止使用的缺陷區(qū)塊來處理。
[0006]在數(shù)據(jù)讀出中ECC糾正位數(shù)量超過閾值的區(qū)塊(以下稱為第一類型的區(qū)塊)有可能在隨后的數(shù)據(jù)讀出中發(fā)生讀取錯誤。但是，第一類型的區(qū)塊也有可能不引起讀取錯誤。即、第一類型的區(qū)塊還有能使用的可能性。因此，在將第一類型的區(qū)塊作為缺陷區(qū)塊處理的情況下，NAND閃存(即、非易失性存儲介質(zhì))的使用效率下降。

【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的問題是提供能進一步提高非易失性存儲介質(zhì)的使用效率的存儲裝置及選擇寫入數(shù)據(jù)的存儲區(qū)域的方法。
[0008]根據(jù)實施方式，存儲裝置具備:非易失性的第一存儲介質(zhì)、非易失性的第二存儲介質(zhì)和控制器。所述第一存儲介質(zhì)具備包括多個小區(qū)域的存儲區(qū)域。與所述第一存儲介質(zhì)相t匕，所述第二存儲介質(zhì)的訪問速度較低且所述第二存儲介質(zhì)的存儲容量較大。所述控制器將所述第一存儲介質(zhì)的所述存儲區(qū)域的一部分作為高速緩存區(qū)域進行管理，并且訪問所述第一存儲介質(zhì)及所述第二存儲介質(zhì)。所述控制器將高速緩存區(qū)域內(nèi)的所述小區(qū)域分類為第一組、比所述第一組可靠度低的第二組和禁止使用的第三組。所述控制器在所述高速緩存區(qū)域?qū)懭氲谝粩?shù)據(jù)的情況下基于所述第一數(shù)據(jù)是沒有在所述第二存儲介質(zhì)寫入的臟數(shù)據(jù)還是已經(jīng)在所述第二存儲介質(zhì)寫入的非臟數(shù)據(jù)來從所述第一組或所述第二組選擇寫入所述第一數(shù)據(jù)的小區(qū)域。
【附圖說明】
[0009]圖1是表示實施方式涉及的混合驅(qū)動器的典型構成的框圖。
[0010]圖2是表示圖1所示的NAND閃存的存儲區(qū)域的典型格式的概念圖。
[0011]圖3是表示圖1所示的盤的存儲區(qū)域的典型格式的概念圖。
[0012]圖4是表示圖2所示的區(qū)塊管理表的數(shù)據(jù)結構的例子的圖。
[0013]圖5是表示圖2所示的擦除計數(shù)表的數(shù)據(jù)結構的例子的圖。
[0014]圖6是表示圖3所示的數(shù)據(jù)管理表的數(shù)據(jù)結構的例子的圖。
[0015]圖7是表示同一實施方式的區(qū)塊狀態(tài)判斷處理的典型步驟的流程圖。
[0016]圖8是表示在同一實施方式中在NAND內(nèi)存寫入數(shù)據(jù)的寫入動作的典型步驟的流程圖。
【具體實施方式】
[0017]下面參照附圖來說明實施方式。
[0018]圖1是表示一個實施方式涉及的混合驅(qū)動器的典型構成的框圖?；旌向?qū)動器具備訪問速度及存儲容量不同的多種例如兩種非易失性存儲介質(zhì)(即、第一非易失性存儲介質(zhì)及第二非易失性存儲介質(zhì))。在本實施方式中，作為第一非易失性存儲介質(zhì)，使用NAND閃存(以下稱為NAND內(nèi)存)11,作為第二非易失性存儲介質(zhì),使用磁盤介質(zhì)(以下稱為盤)25。盤25的訪問速度及存儲容量與NAND內(nèi)存11的訪問速度及存儲容量相比訪問速度較低且存儲容量較大。
[0019]圖1所示的混合驅(qū)動器的構成包括:固態(tài)驅(qū)動器(SSD)那樣的半導體驅(qū)動器單元10 ;和硬盤驅(qū)動器單元(以下稱為HDD)那樣的盤驅(qū)動器單元20。半導體驅(qū)動器單元10包括NAND內(nèi)存11和內(nèi)存控制器12。
[0020]內(nèi)存控制器12根據(jù)來自盤驅(qū)動器單元20的主控制器22的訪問請求(例如，寫入請求或讀取請求)來控制對NAND內(nèi)存11的訪問。內(nèi)存控制器12根據(jù)第一控制程序來執(zhí)行該控制。在本實施方式中，NAND內(nèi)存11由于從主機裝置(以下稱為主機)對混合驅(qū)動器的訪問的高速化而用作儲存由該主機最近訪問的數(shù)據(jù)用的高速緩存器(高速緩存)。主機將圖1所示的混合驅(qū)動器用作自身的存儲裝置。
[0021]內(nèi)存控制器12包括:快閃ROM(FROM) 121 ;和隨機內(nèi)存(隨機存取存儲器)(RAM) 125。FR0M121是能擦寫的非易失性內(nèi)存，用于儲存所述第一控制程序。RAM122的存儲區(qū)域的一部分用作內(nèi)存控制器12的工作區(qū)域。再有，F(xiàn)ROMl21及RAM122也可裝備于內(nèi)存控制器12的外部。
[0022]盤驅(qū)動器單元20包括盤單元21、主控制器22、FR0M23和RAM24。盤單元21包括所述盤25和頭26。盤25例如在其一個面具備磁記錄數(shù)據(jù)的記錄面。頭26與盤25的記錄面對應地配置。頭26用于向25寫入數(shù)據(jù)和從該盤25讀取數(shù)據(jù)。
[0023]主控制器22經(jīng)主機接口(存儲接口)30與主機連接。主控制器22作為接收從主機傳輸?shù)男盘柌⑾蛑鳈C傳輸信號的主機接口控制器發(fā)揮功能。具體地，主控制器22接收從主機傳輸?shù)脑L問請求(寫入請求、讀取請求等)。此外，主控制器22控制主機和該主控制器22之間的數(shù)據(jù)傳輸。
[0024]主控制器22還作為根據(jù)訪問請求(例如，來自主機的寫入請求或讀取請求)來控制經(jīng)內(nèi)存控制器12對NAND內(nèi)存11的訪問和經(jīng)頭26向盤25訪問的訪問控制器發(fā)揮功能。主控制器22根據(jù)第二控制程序來執(zhí)行上述控制。在本實施方式中，第二控制程序儲存于FR0M23中。RAM24的存儲區(qū)域的一部分用作主控制器22的工作區(qū)域。
[0025]內(nèi)存控制器12及主控制器22構成混合驅(qū)動器整體的控制器100。S卩、在本實施方式中，控制器100的功能在半導體驅(qū)動器單元10及盤驅(qū)動器單元20分別作為內(nèi)存控制器12及主控制器22而分散。但是，控制器100也可從半導體驅(qū)動器單元10及盤驅(qū)動器單元20獨立地具備。
[0026]此外，也可以的是，初始程序裝入程序(IPL)儲存于FR0M23中，第二控制程序儲存于盤25中。在該情況下，在混合驅(qū)動器的電源接通時，只要主控制器22執(zhí)行IPL，從而第二控制程序從盤25加載到例如RAM24中即可。
[0027]圖2是表示圖1所示的NAND內(nèi)存11的存儲區(qū)域的典型格式的概念圖。如圖