專利名稱：分柵閃存單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種分柵閃存單元及其形成方法。
背景技術(shù)：
在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型模擬電路、數(shù)字電路和數(shù)/?；旌想娐?，其中存儲(chǔ)器件是數(shù)字電路中的一個(gè)重要類型。近年來(lái)，在存儲(chǔ)器件中， 閃速存儲(chǔ)器(flash memory，簡(jiǎn)稱閃存單元)的發(fā)展尤為迅速。閃存單元的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息；且具有集成度高、存取速度快、易于擦除和重寫(xiě)等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。在公開(kāi)號(hào)為CN 1606165A的中國(guó)專利中公開(kāi)了一種閃存單元及其形成方法。圖1是現(xiàn)有的一種分柵閃存單元的結(jié)構(gòu)示意圖，包括半導(dǎo)體襯底(未標(biāo)示)；位于半導(dǎo)體襯底表面的源線多晶硅層206 ；依次位于源線多晶硅層206兩側(cè)的半導(dǎo)體襯底表面的浮柵氧化層212、浮柵203 ；位于所述源線多晶硅層206與浮柵氧化層212、浮柵203之間的側(cè)墻介質(zhì)層207 ；位于浮柵氧化層212、浮柵203與源線多晶硅層206背離的側(cè)壁的隧穿氧化層204，所述隧穿氧化層還位于所述側(cè)壁近鄰的半導(dǎo)體襯底表面；位于所述隧穿氧化層204表面的字線多晶硅層205 ；位于所述字線多晶硅層205背離源線多晶硅層206 — 側(cè)的半導(dǎo)體襯底內(nèi)的漏極202 ；位于與源線多晶硅層206正對(duì)的半導(dǎo)體襯底內(nèi)的源極201。但是在實(shí)際應(yīng)用中發(fā)現(xiàn)，上述分柵閃存單元的編程效率不夠高。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種分柵閃存單元及其形成方法，以解決現(xiàn)有分柵閃存單元效率不夠高的問(wèn)題。為解決上述問(wèn)題，本發(fā)明一種分柵閃存單元的形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有源線多晶硅層以及依次位于所述源線多晶硅層兩側(cè)半導(dǎo)體襯底表面的耦合氧化層和浮柵，位于所述浮柵表面，且隔離所述浮柵和源線多晶硅層的側(cè)墻介質(zhì)層，所述半導(dǎo)體襯底內(nèi)形成有與所述源線多晶硅層正對(duì)的源極；在所述側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層一側(cè)的半導(dǎo)體襯底表面形成外延層；在所述外延層表面和側(cè)墻介質(zhì)層的側(cè)壁形成隧穿氧化層；在所述隧穿氧化層的表面形成字線多晶硅層；形成覆蓋所述字線多晶硅層側(cè)壁的字線側(cè)墻，在所述字線側(cè)墻遠(yuǎn)離浮柵一側(cè)的外延層和半導(dǎo)體襯底內(nèi)形成漏極?？蛇x地，形成所述源線多晶硅層與源極的步驟包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，所述隔離介質(zhì)層具有暴露所述半導(dǎo)體襯底的開(kāi)口；形成位于所述開(kāi)口的側(cè)壁和底部的耦合氧化層，以及位于所述耦合氧化層表面的浮柵多晶硅層；刻蝕所述浮柵多晶硅層，形成彼此分離的浮柵，以及覆蓋所述浮柵的側(cè)墻介質(zhì)層；形成位于所述開(kāi)口內(nèi)的源線多晶硅層以及位于與所述源線多晶硅層正對(duì)的半導(dǎo)體襯底內(nèi)的源極，所述側(cè)墻介質(zhì)層電隔離所述源線多晶硅層與浮柵，并去除所述隔離介質(zhì)層?？蛇x地，形成所述浮柵和側(cè)墻介質(zhì)層的步驟包括在所述浮柵多晶硅層表面形成位于所述開(kāi)口側(cè)壁的第一側(cè)墻介質(zhì)層；以所述第一側(cè)墻介質(zhì)層為掩膜刻蝕所述浮柵多晶硅層形成彼此分離的浮柵；形成覆蓋所述浮柵側(cè)壁的第二側(cè)墻介質(zhì)層，所述第一側(cè)墻介質(zhì)層和所述第二側(cè)墻介質(zhì)層構(gòu)成側(cè)墻介質(zhì)層?？蛇x地，所述外延層的厚度大于所述耦合氧化層的厚度，小于所述耦合氧化層與浮柵的厚度之和?？蛇x地，所述外延層的材料是結(jié)晶態(tài)的硅或者結(jié)晶態(tài)的硅鍺?？蛇x地，所述外延層的厚度是250-400埃?？蛇x地，所述浮柵的厚度是400-600埃?？蛇x地，形成所述浮柵的步驟包括先采用干法刻蝕工藝刻蝕所述浮柵多晶硅層；再采用濕法刻蝕工藝刻蝕剩余的浮柵多晶硅層，形成中間薄、邊緣厚的浮柵多晶硅層；接著，在所述中間薄、邊緣厚的浮柵多晶硅層表面形成位于所述開(kāi)口側(cè)壁的第一側(cè)墻介質(zhì)層；最后，以所述第一側(cè)墻介質(zhì)層為掩膜，刻蝕所述浮柵多晶硅層，直至暴露所述半導(dǎo)體襯底，形成浮柵?？蛇x地，所述外延層的形成工藝為選擇性外延工藝。相應(yīng)地，本發(fā)明還提供一種分柵閃存單元，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的源線多晶硅層；位于與源線多晶硅層正對(duì)的半導(dǎo)體襯底內(nèi)的源極；依次位于源線多晶硅層兩側(cè)的半導(dǎo)體襯底表面的耦合氧化層、浮柵； 電隔離所述源線多晶硅層與浮柵的側(cè)墻介質(zhì)層；其特征在于還包括位于所述耦合氧化層遠(yuǎn)離源線多晶硅層的一側(cè)的半導(dǎo)體襯底表面的外延層；位于所述外延層表面和側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層的側(cè)壁的隧穿氧化層；位于所述隧穿氧化層表面的字線多晶硅層；位于字線多晶硅層側(cè)壁的字線側(cè)墻，位于字線側(cè)墻遠(yuǎn)離浮柵一側(cè)的半導(dǎo)體襯底內(nèi)的漏極?？蛇x地，所述浮柵背離半導(dǎo)體襯底的表面是弧形，且所述浮柵靠近源線多晶硅層的一端的厚度小于遠(yuǎn)離源線多晶硅層的一端的厚度?？蛇x地，所述外延層的厚度是250-400埃。可選地，所述外延層的材料是結(jié)晶態(tài)的硅或者結(jié)晶態(tài)的硅鍺?？蛇x地，還包括位于側(cè)墻介質(zhì)層與隧穿氧化層之間的耦合氧化層。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)通過(guò)在浮柵兩側(cè)的半導(dǎo)體襯底表面形成外延層，在所述外延層和半導(dǎo)體襯底內(nèi)形成漏極的方法，減小了源、漏極之間的溝道區(qū)與浮柵之間的高度差，使得在編程的過(guò)程中， 熱電子可以沿著外延層直接注入到浮柵，或者熱電子只需要偏轉(zhuǎn)一個(gè)很小的角度就可以注入到浮柵中，從而可以降低編程所需要的電壓，提高了編程的效率；進(jìn)一步，本發(fā)明的實(shí)施例熱電子的注入路徑包括浮柵與外延層在高度方向上重疊的部分，從而增加了熱電子到浮柵的有效面積，從而使得熱電子越發(fā)容易被注入到浮柵，提高了編程的效率；進(jìn)一步，在本發(fā)明的實(shí)施例中，所述外延層的材料是結(jié)晶態(tài)的硅鍺，因?yàn)殒N的禁帶寬度比較小，所以編程時(shí)，熱電子在從漏極向源極遷移的過(guò)程中，與硅鍺材料的碰撞離化率高，所以有利于增加熱電子的數(shù)量，從而提高編程的效率；再進(jìn)一步，因?yàn)楸景l(fā)明的實(shí)施例中，閃存單元的有效溝道長(zhǎng)度長(zhǎng)，從而減小了編程干擾，并且有利于器件的小型化。


圖1是現(xiàn)有的分柵閃存單元的結(jié)構(gòu)示意圖；圖2是本發(fā)明的實(shí)施例所提供的分柵閃存單元的形成方法的流程示意圖；圖3至圖10是本發(fā)明的實(shí)施例所提供的分柵閃存單元的形成過(guò)程的剖面示意圖。
具體實(shí)施例方式由背景技術(shù)可知，現(xiàn)有的分柵閃存單元的編程效率不夠高。參考圖1，現(xiàn)有分柵閃存單元編程時(shí)，在源線多晶硅層206施加高電位，在所述高電位的作用下，位于漏極202的電子向源極201遷移，所述源極201位于與源線多晶硅層206正對(duì)的半導(dǎo)體襯底內(nèi)；同時(shí)， 所述高電位會(huì)被耦合到浮柵203，所述浮柵203產(chǎn)生一個(gè)耦合電壓，在所述耦合電壓的作用下，電子會(huì)沿著圖1中箭頭所標(biāo)示的路徑由所述浮柵203靠近漏極202的區(qū)域被注入到浮柵203，從而實(shí)現(xiàn)編程。發(fā)明人研究后發(fā)現(xiàn)，因?yàn)槲挥谠礃O201和漏極202之間的溝道區(qū)與浮柵203具有一個(gè)比較大的高度差，所以電子需要偏轉(zhuǎn)一個(gè)比較大的角度才能被注入到浮柵，所以需要一個(gè)比較大的編程電壓，導(dǎo)致編程效率不夠高；同時(shí)，因?yàn)樽⑷肼窂脚c浮柵203正對(duì)的面積近似為圖1中以虛線10所圍成的浮柵203靠近漏極202的一角的面積，所以熱電子注入的效率比較低，導(dǎo)致編程效率不夠高。發(fā)明人針對(duì)上述問(wèn)題進(jìn)行研究，并在本發(fā)明的實(shí)施例中提供一種分柵閃存單元及其形成方法。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。圖2是本發(fā)明的實(shí)施例所提供的分柵閃存單元的形成方法的流程示意圖，包括步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，所述隔離介質(zhì)層具有暴露所述半導(dǎo)體襯底的開(kāi)口；
步驟S102，形成位于所述開(kāi)口的側(cè)壁和底部的耦合氧化層，以及位于所述耦合氧化層表面的浮柵多晶硅層；步驟S103，刻蝕所述浮柵多晶硅層，形成彼此分離的浮柵，以及覆蓋所述浮柵的側(cè)墻介質(zhì)層；步驟S104，形成位于所述開(kāi)口內(nèi)的源線多晶硅層以及位于與所述源線多晶硅層正對(duì)的半導(dǎo)體襯底內(nèi)的源極，所述側(cè)墻介質(zhì)層電隔離所述源線多晶硅層與浮柵，并去除所述隔離介質(zhì)層；步驟S105，在側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層一側(cè)的半導(dǎo)體表面形成外延層；步驟S106，在所述外延層表面和側(cè)墻介質(zhì)層的側(cè)壁形成隧穿氧化層；步驟S107，在所述隧穿氧化層的表面形成字線多晶硅層；步驟S108，在所述字線多晶硅層的側(cè)壁形成字線側(cè)墻，并以所述字線側(cè)墻為掩膜向外延層和半導(dǎo)體襯底摻雜，形成漏極。圖3至圖10是本發(fā)明的實(shí)施例所提供的分柵閃存單元的形成過(guò)程的剖面示意圖。參考圖3，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100表面形成有隔離介質(zhì)層110， 所述隔離介質(zhì)層110具有暴露所述半導(dǎo)體襯底的開(kāi)口 20。本實(shí)施例中，所述隔離介質(zhì)層110的形成步驟包括在所述半導(dǎo)體襯底100表面形成襯墊氧化層，在所述襯墊氧化層表面形成氮化硅層；在所述氮化硅層表面形成具有開(kāi)口的光刻膠層；沿所述開(kāi)口依次各向異性刻蝕所述氮化硅層、襯墊氧化層，直至暴露所述半導(dǎo)體襯底100，形成所述開(kāi)口 20。所述襯墊氧化層和氮化硅層構(gòu)成隔離介質(zhì)層110。形成所述開(kāi)口 20后，還包括沿所述開(kāi)口 20向半導(dǎo)體襯底100注入摻雜離子，形成摻雜阱。本實(shí)施例中，所述摻雜離子為P型摻雜離子。參考圖4，形成位于所述開(kāi)口的側(cè)壁和底部的耦合氧化層120，以及位于所述耦合氧化層120表面的浮柵多晶硅層130。所述耦合氧化層120和浮柵多晶硅層130的形成步驟包括采用高溫沉積二氧化硅工藝形成位于所述開(kāi)口的側(cè)壁和底部的氧化層，和填充滿所述開(kāi)口的多晶硅層；然后對(duì)所述多晶硅層和氧化層進(jìn)行平坦化處理，直至暴露所述隔離介質(zhì)層110 ；之后，采用各向異性干法刻蝕工藝去除部分厚度的多晶硅層，形成浮柵多晶硅層130，本實(shí)施例中，所述浮柵多晶硅層130的厚度為400-600埃。同時(shí)，在所述干法刻蝕工藝中，位于開(kāi)口側(cè)壁的耦合氧化層不可避免地被刻蝕，并因此減小厚度。本實(shí)施例中，所述浮柵多晶硅層130為η型摻雜多晶硅層。在本發(fā)明的其他實(shí)施例中，所述浮柵多晶硅層130還可以是非摻雜多晶硅層，在后續(xù)工藝中對(duì)所述非摻雜多晶硅層進(jìn)行摻雜。優(yōu)選地，在所述干法刻蝕工藝之后，采用各向同性濕法刻蝕工藝再次刻蝕所述浮柵多晶硅層130，形成中間薄、邊緣厚的浮柵多晶硅層130。所述浮柵多晶硅層130具有中間薄、邊緣厚的形狀的好處是浮柵多晶硅層130比較厚的區(qū)域形成一個(gè)尖端30，后續(xù)形成的閃存單元在進(jìn)行擦除操作時(shí)，所述尖端會(huì)發(fā)生放電，從而可以提高擦除的效率。本實(shí)施例中，耦合氧化層120的厚度是80-100埃。參考圖5，刻蝕所述浮柵多晶硅層，形成彼此分離的浮柵140，以及覆蓋所述浮柵 140的側(cè)墻介質(zhì)層。
形成所述浮柵和側(cè)墻介質(zhì)層的步驟包括在所述浮柵多晶硅層130的表面形成第一側(cè)墻介質(zhì)薄膜，然后各向異性刻蝕所述第一側(cè)墻介質(zhì)薄膜直至暴露所述浮柵多晶硅層130，形成位于所述開(kāi)口側(cè)壁的第一側(cè)墻介質(zhì)層150a ；以所述第一側(cè)墻介質(zhì)層150a為掩膜，刻蝕所述浮柵多晶硅層130，直至暴露所述半導(dǎo)體襯底100，形成彼此分離的浮柵140 ；并以所述彼此分離的浮柵140為掩膜，向彼此分離的浮柵140之間的半導(dǎo)體襯底 100注入摻雜離子形成源極(未示出)，本實(shí)施例中，所述摻雜為η型摻雜；形成源極后，在源極表面及第一側(cè)墻介質(zhì)層150a表面形成第二側(cè)墻介質(zhì)薄膜；然后各向異性刻蝕所述第二側(cè)墻介質(zhì)薄膜，直至暴露半導(dǎo)體襯底100，形成位于所述浮柵140 的側(cè)壁的第二側(cè)墻介質(zhì)層150b，所述第一側(cè)墻介質(zhì)層150a和第二側(cè)墻介質(zhì)層150b構(gòu)成側(cè)墻介質(zhì)層。因?yàn)樾纬蓚?cè)墻介質(zhì)層的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再詳述。參考圖6，形成所述側(cè)墻介質(zhì)層后，形成位于所述開(kāi)口內(nèi)的源線多晶硅層160，并去除所述隔離介質(zhì)層110。本實(shí)施例中，所述源線多晶硅層160的形成過(guò)程包括形成所述側(cè)墻介質(zhì)層后，形成填充滿所述開(kāi)口的多晶硅層；對(duì)所述多晶硅層進(jìn)行平坦化處理，在暴露所述隔離介質(zhì)層后，為了避免因?yàn)橛卸嗑Ч铓埩舳斐啥搪?，繼續(xù)對(duì)所述多晶硅層進(jìn)行一定時(shí)間的平坦化處理，形成所述源線多晶硅層160。然后，采用濕法刻蝕工藝去除所述隔離介質(zhì)層，比如采用熱磷酸去除氮化硅層，采用氫氟酸去除襯墊氧化層。參考圖7，在所述側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層160—側(cè)的半導(dǎo)體襯底100表面形成外延層170。所述外延層170的材料是結(jié)晶態(tài)的硅，所述外延層170采用外延工藝形成，所以外延層170會(huì)形成在所述半導(dǎo)體襯底100暴露的表面和源線多晶硅層160的表面，而不會(huì)形成在側(cè)墻介質(zhì)層表面。 本實(shí)施例中，還可以對(duì)所述外延層170進(jìn)行ρ型摻雜，摻雜濃度可以根據(jù)所需要的閾值電壓進(jìn)行調(diào)節(jié)。本實(shí)施例中，所述外延層170的厚度大于所述耦合氧化層120的厚度，小于所述耦合氧化層120與浮柵140的厚度之和。在一個(gè)實(shí)施例中，所述外延層的厚度是250-400 埃。如果所述外延層170的厚度小于所述耦合氧化層120的厚度，熱電子在從溝道區(qū)注入到浮柵140的過(guò)程中，需要發(fā)生的偏轉(zhuǎn)的角度比較大，不利于提高編程效率；如果所述外延層170的厚度大于所述耦合氧化層120與浮柵140的厚度之和，會(huì)影響到擦除的效率。在本實(shí)施例的后續(xù)過(guò)程中，在所述外延層170和半導(dǎo)體襯底100內(nèi)形成漏極。在編程過(guò)程中，熱電子在從漏極向源極遷移的過(guò)程中，在耦合到浮柵的電壓的作用下，被注入到浮柵。因?yàn)槁O的位置被提高，源漏之間的溝道區(qū)的位置也被提高，所以熱電子注入到浮柵的過(guò)程中，需要偏轉(zhuǎn)的角度比較小(參見(jiàn)圖7中用虛線所標(biāo)示熱電子注入路徑)，從而可以提高編程的效率；進(jìn)一步，在本實(shí)施例中，熱電子的注入路徑包括浮柵與外延層在高度的方向重疊的部分，從而增加了熱電子注入浮柵的有效面積(參見(jiàn)圖7中用虛線所示意的熱電子注入路徑與浮柵的正對(duì)面積)，從而使得熱電子越發(fā)容易被注入到浮柵，提高了編程的效率。在本發(fā)明的其他實(shí)施例中，所述外延層170的材料是結(jié)晶態(tài)的硅鍺。外延層170 的材料是結(jié)晶態(tài)的硅鍺的好處是，鍺的禁帶寬度比較小，所以編程時(shí)，熱電子在從漏極向源極遷移的過(guò)程中，與硅鍺材料的碰撞離化率高，所以有利于增加熱電子的數(shù)量，從而有利于提高編程的效率。參考圖8，采用化學(xué)氣相沉積工藝在所述外延層170表面、側(cè)墻介質(zhì)層150a的側(cè)壁，以及耦合氧化層120的側(cè)壁形成隧穿氧化層180。參考圖9，在所述隧穿氧化層180的表面形成字線多晶硅層190。本實(shí)施例中，所述字線多晶硅層190的形成工藝是化學(xué)氣相沉積工藝，所述字線多晶硅層190的材料為η型多晶硅。因?yàn)樵谒泶┭趸瘜?80的拐角處，所述字線多晶硅層 190沿垂直于外延層170和平行于外延層170兩個(gè)方向生長(zhǎng)，所以所形成的字線多晶硅層 190的厚度值最大。參考圖10，刻蝕所述字線多晶硅層190，直至暴露所述外延層170，因?yàn)樗鲎志€多晶硅層各部分的厚度不一樣，所以所述刻蝕過(guò)程可以保留位于隧穿氧化層180的拐角處的隧穿氧化層180和字線多晶硅層190。后續(xù)過(guò)程還包括在所述字線多晶硅層190的側(cè)壁形成字線側(cè)墻，然后以所述字線側(cè)墻為掩膜，向所述外延層170和半導(dǎo)體襯底100注入摻雜離子，形成漏極。本發(fā)明的實(shí)施例所提供的分柵閃存單元形成方法在浮柵兩側(cè)的半導(dǎo)體襯底表面形成外延層，在所述外延層和半導(dǎo)體襯底內(nèi)形成漏極的方法，減小了漏極與浮柵之間的高度差，使得在編程的過(guò)程中，熱電子可以沿著外延層直接注入到浮柵，或者熱電子只需要偏轉(zhuǎn)一個(gè)很小的角度就可以注入到浮柵中，從而可以降低編程所需要的電壓，提高了編程的效率。相應(yīng)地，本發(fā)明還提供一種分柵閃存單元，圖10是本發(fā)明的實(shí)施例所提供的分柵閃存單元的結(jié)構(gòu)示意圖，包括半導(dǎo)體襯底100 ；位于半導(dǎo)體襯底100表面的源線多晶硅層160 ；位于與源線多晶硅層160正對(duì)的半導(dǎo)體襯底內(nèi)的源極；依次位于源線多晶硅層160兩側(cè)的半導(dǎo)體襯底100表面的耦合氧化層120、浮柵 140 ；電隔離所述源線多晶硅層160與浮柵140的側(cè)墻介質(zhì)層；位于所述浮柵140遠(yuǎn)離所述源線多晶硅層160的側(cè)壁的耦合氧化層120 ；位于所述耦合氧化層120遠(yuǎn)離源線多晶硅層160的一側(cè)的半導(dǎo)體襯底100表面的外延層170 ；位于所述外延層170表面和側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層160的側(cè)壁的隧穿氧化層 180 ；位于所述隧穿氧化層180表面的字線多晶硅層190 ；位于字線多晶硅層側(cè)壁的字線側(cè)墻，位于字線側(cè)墻遠(yuǎn)離浮柵一側(cè)的外延層和半導(dǎo)體襯底內(nèi)的漏極。
本實(shí)施例中，所述浮柵140背離半導(dǎo)體襯底100的表面是弧形，且所述浮柵140靠近字線多晶硅層190的一端的厚度大于遠(yuǎn)離字線多晶硅層190的一端的厚度。浮柵具有所述弧形表面可以提高閃存單元的擦除效率。本實(shí)施例中，所述外延層的厚度是250-400埃。所述外延層的材料是結(jié)晶態(tài)的硅或者結(jié)晶態(tài)的硅鍺。本發(fā)明的實(shí)施例所提供的分柵閃存單元的浮柵兩側(cè)的半導(dǎo)體襯底表面形成有外延層，漏極形成在所述外延層和半導(dǎo)體襯底內(nèi)，所述漏極與浮柵之間的高度差小，使得在編程的過(guò)程中，熱電子可以沿著外延層直接注入到浮柵，或者熱電子只需要偏轉(zhuǎn)一個(gè)很小的角度就可以注入到浮柵中，從而可以降低編程所需要的電壓，提高了編程的效率；進(jìn)一步，本發(fā)明的實(shí)施例所提供的分柵閃存單元中，熱電子的注入路徑包括浮柵與外延層在高度的方向重疊的部分，從而增加了熱電子注入浮柵的有效面積，從而使得熱電子越發(fā)容易被注入到浮柵，提高了編程的效率；進(jìn)一步，在本發(fā)明的實(shí)施例所提供的分柵閃存單元中，所述外延層的材料是結(jié)晶態(tài)的硅鍺，因?yàn)殒N的禁帶寬度比較小，所以編程時(shí)，熱電子在從漏極向源極遷移的過(guò)程中， 與硅鍺材料的碰撞離化率高，所以有利于增加熱電子的數(shù)量，從而提高編程的效率；再進(jìn)一步，因?yàn)楸景l(fā)明的實(shí)施例所提供的分柵閃存單元中，閃存單元的有效溝道長(zhǎng)，從而減小了編程干擾，并且有利于器件的小型化。綜上，本發(fā)明所提供的分柵閃存單元及其形成方法有利于提高閃存單元的編程效率，并且有利于實(shí)現(xiàn)器件的小型化。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種分柵閃存單元的形成方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有源線多晶硅層，以及依次位于所述源線多晶硅層兩側(cè)半導(dǎo)體襯底表面的耦合氧化層和浮柵，位于所述浮柵表面，且隔離所述浮柵和源線多晶硅層的側(cè)墻介質(zhì)層，所述半導(dǎo)體襯底內(nèi)形成有與所述源線多晶硅層正對(duì)的源極；在所述側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層一側(cè)的半導(dǎo)體襯底表面形成外延層；在所述外延層表面和側(cè)墻介質(zhì)層的側(cè)壁形成隧穿氧化層；在所述隧穿氧化層的表面形成字線多晶硅層；形成覆蓋所述字線多晶硅層側(cè)壁的字線側(cè)墻，在所述字線側(cè)墻遠(yuǎn)離浮柵一側(cè)的外延層和半導(dǎo)體襯底內(nèi)形成漏極。
2.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，形成所述源線多晶硅層與源極的步驟包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，所述隔離介質(zhì)層具有暴露所述半導(dǎo)體襯底的開(kāi)口；形成位于所述開(kāi)口的側(cè)壁和底部的耦合氧化層，以及位于所述耦合氧化層表面的浮柵多晶娃層；刻蝕所述浮柵多晶硅層，形成彼此分離的浮柵，以及覆蓋所述浮柵的側(cè)墻介質(zhì)層；形成位于所述開(kāi)口內(nèi)的源線多晶硅層以及位于與所述源線多晶硅層正對(duì)的半導(dǎo)體襯底內(nèi)的源極，所述側(cè)墻介質(zhì)層電隔離所述源線多晶硅層與浮柵，并去除所述隔離介質(zhì)層。
3.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，形成所述浮柵和側(cè)墻介質(zhì)層的步驟包括在所述浮柵多晶硅層表面形成位于所述開(kāi)口側(cè)壁的第一側(cè)墻介質(zhì)層；以所述第一側(cè)墻介質(zhì)層為掩膜刻蝕所述浮柵多晶硅層形成彼此分離的浮柵；形成覆蓋所述浮柵側(cè)壁的第二側(cè)墻介質(zhì)層，所述第一側(cè)墻介質(zhì)層和所述第二側(cè)墻介質(zhì)層構(gòu)成側(cè)墻介質(zhì)層。
4.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，所述外延層的厚度大于所述耦合氧化層的厚度，小于所述耦合氧化層與浮柵的厚度之和。
5.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，所述外延層的材料是結(jié)晶態(tài)的硅或者結(jié)晶態(tài)的硅鍺。
6.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，所述外延層的厚度是 250-400 埃。
7.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，所述浮柵的厚度是 400-600 埃。
8.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，形成所述浮柵的步驟包括先采用干法刻蝕工藝刻蝕所述浮柵多晶硅層；再采用濕法刻蝕工藝刻蝕剩余的浮柵多晶硅層，形成中間薄、邊緣厚的浮柵多晶硅層；接著，在所述中間薄、邊緣厚的浮柵多晶硅層表面形成位于所述開(kāi)口側(cè)壁的第一側(cè)墻介質(zhì)層；最后，以所述第一側(cè)墻介質(zhì)層為掩膜，刻蝕所述浮柵多晶硅層，直至暴露所述半導(dǎo)體襯底，形成浮柵。
9.依據(jù)權(quán)利要求1所述的分柵閃存單元的形成方法，其特征在于，所述外延層的形成工藝為選擇性外延工藝。
10.一種分柵閃存單元，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的源線多晶硅層；位于與源線多晶硅層正對(duì)的半導(dǎo)體襯底內(nèi)的源極；依次位于源線多晶硅層兩側(cè)的半導(dǎo)體襯底表面的耦合氧化層、浮柵；電隔離所述源線多晶硅層與浮柵的側(cè)墻介質(zhì)層；其特征在于還包括位于所述耦合氧化層遠(yuǎn)離源線多晶硅層的一側(cè)的半導(dǎo)體襯底表面的外延層；位于所述外延層表面和側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層的側(cè)壁的隧穿氧化層；位于所述隧穿氧化層表面的字線多晶硅層；位于字線多晶硅層側(cè)壁的字線側(cè)墻，位于字線側(cè)墻遠(yuǎn)離浮柵一側(cè)的外延層和半導(dǎo)體襯底內(nèi)的漏極。
11.依據(jù)權(quán)利要求10所述的分柵閃存單元，其特征在于，所述浮柵背離半導(dǎo)體襯底的表面是弧形，且所述浮柵靠近源線多晶硅層的一端的厚度小于遠(yuǎn)離源線多晶硅層的一端的厚度。
12.依據(jù)權(quán)利要求10所述的分柵閃存單元，其特征在于，所述外延層的厚度是250-400埃。
13.依據(jù)權(quán)利要求10所述的分柵閃存單元，其特征在于，所述外延層的材料是結(jié)晶態(tài)的硅或者結(jié)晶態(tài)的硅鍺。
14.依據(jù)權(quán)利要求10所述的分柵閃存單元，其特征在于，還包括位于側(cè)墻介質(zhì)層與隧穿氧化層之間的耦合氧化層。
全文摘要
一種分柵閃存單元及其形成方法，所述分柵閃存單元包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的源線多晶硅層；位于與源線多晶硅層正對(duì)的半導(dǎo)體襯底內(nèi)的源極；依次位于源線多晶硅層兩側(cè)的半導(dǎo)體襯底表面的耦合氧化層、浮柵；電隔離所述源線多晶硅層與耦合氧化層、浮柵的側(cè)墻介質(zhì)層；位于所述浮柵遠(yuǎn)離所述源線多晶硅層的側(cè)壁的耦合氧化層；位于所述耦合氧化層遠(yuǎn)離源線多晶硅層的一側(cè)的半導(dǎo)體襯底表面的外延層；位于所述外延層表面和側(cè)墻介質(zhì)層遠(yuǎn)離源線多晶硅層的側(cè)壁的隧穿氧化層；位于所述隧穿氧化層表面的字線多晶硅層；位于字線多晶硅層遠(yuǎn)離浮柵一側(cè)的外延層和半導(dǎo)體襯底內(nèi)的漏極。本發(fā)明可以提高分柵閃存單元的編程效率，并有利于小型化。
文檔編號(hào)H01L27/115GK102347281SQ20111033565
公開(kāi)日2012年2月8日 申請(qǐng)日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者高超 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司