專利名稱：用于高、低壓器件的多晶硅柵電極集成工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體工藝，尤其涉及一種用于高、低壓器件的多晶硅柵電極集成工藝。
背景技術(shù)：
隨著集成電路制造工藝的不斷進(jìn)步，半導(dǎo)體器件的體積正變得越來越小，為提高邏輯器件的運行速度及控制線寬的高寬比防止柵電極圖形發(fā)生傾倒，多晶硅材料的厚度會不斷降低。由于不同材料抵御注入的能力是不同的，為防止器件被注入離子穿透導(dǎo)致器件實效，多晶硅厚度的降低也影響到器件注入能量。對于非純邏輯器件而言，這就產(chǎn)生了矛盾。一方面需要確保器件的運行速度而不斷減少多晶硅的厚度，另一方面由于驅(qū)動能力、耐壓能力等的要求需要大能量、大劑量的注入，要解決這一問題就需要針對不同的高低壓器件工作區(qū)域采用不同的柵極厚度。此外，由于柵極厚度不同導(dǎo)致接觸孔的絕緣層厚度也存在較大的差異，這也給后續(xù)接觸孔刻蝕造成
一定難度。
發(fā)明內(nèi)容
本發(fā)明公開了一種用于高、低壓器件的多晶硅柵電極集成工藝，用以解決現(xiàn)有技術(shù)中一方面需要確保器件的運行速度而不斷減少多晶硅的厚度，另一方面由于驅(qū)動能力、 耐壓能力等的要求需要大能量、大劑量的注入的問題。本發(fā)明的上述目的是通過以下技術(shù)方案實現(xiàn)的
一種用于高、低壓器件的多晶硅柵電極集成工藝，其中，包括以下步驟 步驟a:在一硅片襯底上形成一柵氧化層，并在襯底及柵氧化層內(nèi)形成一器件絕緣區(qū)域?qū)⒁r底及柵氧化層分割成低壓器件區(qū)域和高壓器件區(qū)域； 步驟b 在柵氧化層上依次淀積一多晶硅層和一硬掩模層；
步驟c 刻蝕去除部分硬掩模，保留在高壓器件區(qū)域上方的部分硬掩模作為高壓器件的多晶硅柵硬掩模；
步驟d 刻蝕去除部分晶體管多晶硅柵，保留多晶硅柵硬掩模下方的多晶硅柵，以在高壓器件區(qū)域形成高壓器件多晶硅柵，且保留低壓器件區(qū)域的部分多晶硅柵以形成低壓器件多晶娃柵；
步驟e 在高壓器件多晶硅柵和低壓器件多晶硅柵的側(cè)面均形成器件側(cè)墻； 步驟f 在襯底上由下到上依次淀積一層接觸孔刻蝕阻擋層和一接觸孔絕緣柵氧化層薄膜，將襯底及襯底上的高壓器件多晶硅柵和低壓器件多晶硅柵覆蓋；
步驟g 刻蝕接觸孔絕緣柵氧化層薄膜以及接觸孔刻蝕阻擋層形成多個接觸孔。如上所述的用于高、低壓器件的多晶硅柵電極集成工藝，其中，步驟b中淀積厚度為IOOOnm的多晶硅柵。
如上所述的用于高、低壓器件的多晶硅柵電極集成工藝，其中，步驟b中淀積硬掩模的厚度控制在廣lOOOnm。如上所述的用于高、低壓器件的多晶硅柵電極集成工藝，其中，步驟b中淀積鎢、 鈦、鉭、氮化鈦、氮化鉭、氧化鈦或氧化鉭形成硬掩模。如上所述的用于高、低壓器件的多晶硅柵電極集成工藝，其中，步驟a中高壓器件區(qū)域的柵氧化層的厚度大于低壓器件區(qū)域的厚度。如上所述的用于高、低壓器件的多晶硅柵電極集成工藝，其中，步驟g中刻蝕形成的多個接觸孔穿過絕緣柵氧化層薄膜以及接觸孔刻蝕阻擋層分別止于襯底、低壓器件多晶硅柵或殘留的多晶硅硬掩模層多晶硅柵硬掩模。如上所述的用于高、低壓器件的多晶硅柵電極集成工藝，其中，步驟e中形成側(cè)墻的具體工藝為在柵氧化層、低壓器件多晶硅柵以及高壓器件多晶硅柵上淀積一側(cè)墻層，并對側(cè)墻層進(jìn)行刻蝕，僅保留覆蓋在低壓器件多晶硅柵兩側(cè)的側(cè)墻層以及同時覆蓋在高壓器件多晶硅柵的側(cè)壁上和多晶硅柵硬掩模側(cè)墻層作為器件側(cè)墻。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝解決了現(xiàn)有技術(shù)中一方面需要確保器件的運行速度而不斷減少多晶硅的厚度，另一方面由于驅(qū)動能力、耐壓能力等的要求需要大能量、大劑量的注入的問題，公開了一種通過硬掩膜對高、低壓器件進(jìn)行區(qū)分，依靠硬掩膜的抗注入能力，實現(xiàn)高壓區(qū)域的大能量、劑量注入并防止摻雜離子穿透多晶硅柵電極。
通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更明顯。圖1是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的柵氧化層形成后的結(jié)構(gòu)剖視圖2是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的淀積多晶硅后的結(jié)構(gòu)剖視
圖3是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的淀積硬掩模后的結(jié)構(gòu)剖視
圖4是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的刻蝕去除部分硬掩模后的結(jié)構(gòu)剖視圖5是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的刻蝕去除部分多晶硅柵極后的結(jié)構(gòu)剖視圖6是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的淀積接觸孔絕緣層后的結(jié)構(gòu)剖視圖7是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的刻蝕形成接觸孔后的結(jié)構(gòu)剖視圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
作進(jìn)一步的說明一種用于高、低壓器件的多晶硅柵電極集成工藝，其中，包括以下步驟 圖1是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的柵氧化層形成后的結(jié)構(gòu)剖視圖，請參見圖1，步驟a 在一硅片襯底4上形成一柵氧化層3，并在襯底及柵氧化層3內(nèi)形成一器件絕緣區(qū)域1將襯底及柵氧化層3分割成低壓器件區(qū)域120和高壓器件區(qū)域110， 用于分別在兩區(qū)域內(nèi)形成低壓器件和高壓器件；
其中，步驟a中高壓器件區(qū)域110的柵氧化層3的厚度大于低壓器件區(qū)域120的厚度。圖2是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的淀積多晶硅后的結(jié)構(gòu)剖視圖，圖3是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的淀積硬掩模后的結(jié)構(gòu)剖視圖，請參見圖2、圖3，步驟b 在柵氧化層3上依次淀積一多晶硅層2和一硬掩模層，將柵氧化層3完全覆蓋，也就是說多晶硅層2和硬掩模層將低壓器件區(qū)域120和高壓器件區(qū)域110覆蓋；
其中，步驟b中淀積厚度為IOOOnm的多晶硅柵。其中，步驟b中淀積硬掩模的厚度可以控制在廣lOOOnm，較優(yōu)的，將硬掩模的厚度控制在20nm。進(jìn)一步的，步驟b中淀積鎢、鈦、鉭、氮化鈦、氮化鉭、氧化鈦或氧化鉭形成硬掩模。圖4是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的刻蝕去除部分硬掩模后的結(jié)構(gòu)剖視圖，請參見圖4，步驟c 刻蝕去除部分硬掩模，將覆蓋在低壓器件區(qū)域120及器件絕緣區(qū)域1上方的硬掩模完全去除，僅保留在高壓器件區(qū)域110上方的部分硬掩模作為高壓器件的多晶硅柵硬掩模，以在后續(xù)工藝中利用多晶硅柵硬掩模對高壓器件和低壓器件進(jìn)行區(qū)分；
圖5是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的刻蝕去除部分多晶硅柵極后的結(jié)構(gòu)剖視圖，請參見圖5，步驟d:刻蝕去除部分晶體管多晶硅柵，保留多晶硅柵硬掩模下方的多晶硅柵，以在高壓器件區(qū)域110形成高壓器件多晶硅柵15，使得高壓器件區(qū)域110的多晶硅柵上覆蓋有多晶硅柵硬掩模，從而可以在后續(xù)工藝中利用硬掩模的抗注入能力實現(xiàn)高壓區(qū)域的大能量、大劑量注入，并能夠有效防止摻雜離子穿透多晶硅柵電極，且保留低壓器件區(qū)域120的部分多晶硅柵2以形成低壓器件多晶硅柵2 ；
圖6是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的淀積接觸孔絕緣層后的結(jié)構(gòu)剖視圖，請參見圖6，步驟e 在高壓器件多晶硅柵15和低壓器件多晶硅柵的側(cè)面均形成器件側(cè)墻5 ；
其中，在步驟e中形成側(cè)墻的具體工藝為在柵氧化層3、低壓器件多晶硅柵以及高壓器件多晶硅柵15上淀積一側(cè)墻層，并對側(cè)墻層進(jìn)行刻蝕，僅保留覆蓋在低壓器件多晶硅柵兩側(cè)的側(cè)墻層以及同時覆蓋在高壓器件多晶硅柵15的側(cè)壁上和多晶硅柵硬掩模側(cè)墻層作為器件側(cè)墻5。步驟f 在襯底上由下到上依次淀積一層接觸孔刻蝕阻擋層6和一接觸孔絕緣氧化層薄膜7，將襯底及襯底上的高壓器件多晶硅柵15和低壓器件多晶硅柵覆蓋，同時將高壓器件多晶硅柵15和低壓器件多晶硅柵側(cè)壁上的側(cè)壁層覆蓋；
圖7是本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝的刻蝕形成接觸孔后的結(jié)構(gòu)剖視圖，請參見圖7，步驟g 刻蝕接觸孔絕緣氧化層薄膜7以及接觸孔刻蝕阻擋層6形成多個接觸孔10。
其中步驟g中刻蝕形成的多個接觸孔10穿過絕緣柵氧化層3薄膜以及接觸孔刻蝕阻擋層6分別止于襯底、低壓器件多晶硅柵或殘留的多晶硅柵硬掩模14。綜上所述，本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝解決了現(xiàn)有技術(shù)中一方面需要確保器件的運行速度而不斷減少多晶硅的厚度，另一方面由于驅(qū)動能力、耐壓能力等的要求需要大能量、大劑量的注入的問題，公開了一種通過硬掩膜對高、低壓器件進(jìn)行區(qū)分，依靠硬掩膜的抗注入能力，實現(xiàn)高壓區(qū)域的大能量、劑量注入并防止摻雜離子穿透多晶硅柵電極。以上對本發(fā)明的具體實施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，包括以下步驟 步驟a:在一硅片襯底上形成一柵氧化層，并在襯底及柵氧化層內(nèi)形成一器件絕緣區(qū)域?qū)⒁r底及柵氧化層分割成低壓器件區(qū)域和高壓器件區(qū)域； 步驟b 在柵氧化層上依次淀積一多晶硅層和一硬掩模層；步驟c 刻蝕去除部分硬掩模，保留在高壓器件區(qū)域上方的部分硬掩模作為高壓器件的多晶硅柵硬掩模；步驟d 刻蝕去除部分晶體管多晶硅柵，保留多晶硅柵硬掩模下方的多晶硅柵，以在高壓器件區(qū)域形成高壓器件多晶硅柵，且保留低壓器件區(qū)域的部分多晶硅柵以形成低壓器件多晶娃柵；步驟e 在高壓器件多晶硅柵和低壓器件多晶硅柵的側(cè)面均形成器件側(cè)墻； 步驟f 在襯底上由下到上依次淀積一層接觸孔刻蝕阻擋層和一接觸孔絕緣柵氧化層薄膜，將襯底及襯底上的高壓器件多晶硅柵和低壓器件多晶硅柵覆蓋；步驟g 刻蝕接觸孔絕緣柵氧化層薄膜以及接觸孔刻蝕阻擋層形成多個接觸孔。
2.根據(jù)權(quán)利要求1所述的用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，步驟b中淀積厚度為IOOOnm的多晶硅柵。
3.根據(jù)權(quán)利要求1所述的用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，步驟b中淀積硬掩模的厚度控制在廣lOOOnm。
4.根據(jù)權(quán)利要求1所述的用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，步驟b中淀積鎢、鈦、鉭、氮化鈦、氮化鉭、氧化鈦或氧化鉭形成硬掩模。
5.根據(jù)權(quán)利要求1所述的用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，步驟a中高壓器件區(qū)域的柵氧化層的厚度大于低壓器件區(qū)域的厚度。
6.根據(jù)權(quán)利要求1所述的用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，步驟g中刻蝕形成的多個接觸孔穿過絕緣柵氧化層薄膜以及接觸孔刻蝕阻擋層分別止于襯底、低壓器件多晶硅柵或殘留的多晶硅硬掩模層。
7.根據(jù)權(quán)利要求1所述的用于高、低壓器件的多晶硅柵電極集成工藝，其特征在于，步驟e中形成側(cè)墻的具體工藝為在柵氧化層、低壓器件多晶硅柵以及高壓器件多晶硅柵上淀積一側(cè)墻層，并對側(cè)墻層進(jìn)行刻蝕，僅保留覆蓋在低壓器件多晶硅柵兩側(cè)的側(cè)墻層以及同時覆蓋在高壓器件多晶硅柵的側(cè)壁上和多晶硅柵硬掩模側(cè)墻層作為器件側(cè)墻。
全文摘要
本發(fā)明用于高、低壓器件的多晶硅柵電極集成工藝解決了現(xiàn)有技術(shù)中一方面需要確保器件的運行速度而不斷減少多晶硅的厚度，另一方面由于驅(qū)動能力、耐壓能力等的要求需要大能量、大劑量的注入的問題，公開了一種通過硬掩膜對高、低壓器件進(jìn)行區(qū)分，依靠硬掩膜的抗注入能力，實現(xiàn)高壓區(qū)域的大能量、劑量注入并防止摻雜離子穿透多晶硅柵電極。
文檔編號H01L21/768GK102543705SQ20111019422
公開日2012年7月4日 申請日期2011年7月12日 優(yōu)先權(quán)日2011年7月12日
發(fā)明者張旭昇, 朱駿 申請人:上海華力微電子有限公司