技術(shù)編號：7005420
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體工藝，尤其涉及一種用于高、低壓器件的多晶硅柵電極集成工藝。背景技術(shù)隨著集成電路制造工藝的不斷進步，半導(dǎo)體器件的體積正變得越來越小，為提高邏輯器件的運行速度及控制線寬的高寬比防止柵電極圖形發(fā)生傾倒，多晶硅材料的厚度會不斷降低。由于不同材料抵御注入的能力是不同的，為防止器件被注入離子穿透導(dǎo)致器件實效，多晶硅厚度的降低也影響到器件注入能量。對于非純邏輯器件而言，這就產(chǎn)生了矛盾。一方面需要確保器件的運行速度而不斷減少多晶硅的厚度，另一方面由于驅(qū)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。