半導(dǎo)體元件及制造半導(dǎo)體元件的方法
【專利摘要】提供一種半導(dǎo)體元件和制造半導(dǎo)體元件的方法。半導(dǎo)體元件包括具有溝槽的有源區(qū)、在有源區(qū)外側(cè)的端子區(qū)、設(shè)置在有源區(qū)和端子區(qū)之間的過渡區(qū)，過渡區(qū)包括內(nèi)側(cè)溝槽，其中，中心多晶硅電極設(shè)置在有源區(qū)的溝槽中的至少一個溝槽的內(nèi)，至少兩個柵極多晶硅電極鄰近于中心多晶硅電極的上部設(shè)置，p-本體區(qū)設(shè)置在溝槽的上部之間，源區(qū)設(shè)置在柵極多晶硅電極的側(cè)面。
【專利說明】半導(dǎo)體元件及制造半導(dǎo)體元件的方法
[0001]本申請要求于2013年9月12日在韓國知識產(chǎn)權(quán)局提交的第10-2013-0109440號韓國專利申請的權(quán)益，該申請的全部公開通過各種目的的引用包含于此。

【技術(shù)領(lǐng)域】
[0002]下面的描述涉及一種半導(dǎo)體元件和一種制造該半導(dǎo)體元件的方法，并且涉及一種三多晶娃(triple poly)結(jié)構(gòu)的半導(dǎo)體元件和一種制造該半導(dǎo)體元件的方法。

【背景技術(shù)】
[0003]三多晶娃結(jié)構(gòu)的半導(dǎo)體兀件在一個溝槽中具有多個柵極多晶娃(gate poly)和一個中心多晶娃(center poly)。
[0004]由于在對中心多晶娃的上部和p_本體區(qū)(p-body reg1n)的上部進行接觸蝕刻的工藝過程中，在利用單獨的掩模形成通孔之后，通孔可以與頂部金屬連接，因此這種半導(dǎo)體元件和制造該半導(dǎo)體元件的方法的局限性在于整個工藝復(fù)雜。
[0005]此外，如果照例通過單獨的掩模對上部金屬執(zhí)行接觸工藝，則發(fā)生因此導(dǎo)致的嚴重的金屬差異，因此，可能會對后續(xù)工藝之后進行的工藝帶來大量的困難。


【發(fā)明內(nèi)容】

[0006]本
【發(fā)明內(nèi)容】
用于以簡化的形式介紹下面在【具體實施方式】中進一步描述的概念的選擇。本
【發(fā)明內(nèi)容】
不意圖確定要求保護的主題的關(guān)鍵特征或重要特征，也不意圖用于幫助確定要求保護的主題的范圍。
[0007]在一個總體方面，半導(dǎo)體元件包括具有溝槽的有源區(qū)、在有源區(qū)外側(cè)的端子區(qū)、設(shè)置在有源區(qū)和端子區(qū)之間的過渡區(qū)，過渡區(qū)包括內(nèi)側(cè)溝槽，其中，中心多晶硅電極設(shè)置在有源區(qū)的溝槽中的至少一個溝槽內(nèi)，至少兩個柵極多晶硅電極鄰近于中心多晶硅電極的上部設(shè)置，P-本體區(qū)設(shè)置在溝槽的上部之間，源區(qū)設(shè)置在柵極多晶硅電極的側(cè)面。
[0008]有源區(qū)、過渡區(qū)和端子區(qū)可以設(shè)置在基底中，端子區(qū)可以不包括溝槽。
[0009]半導(dǎo)體元件的總體方面還可以包括從過渡區(qū)的內(nèi)側(cè)溝槽延伸到端子區(qū)的延伸的柵極多晶硅電極。
[0010]源極金屬可以電連接中心多晶硅電極和源區(qū)。柵極金屬可以電連接延伸的柵極多晶硅電極。源極金屬可以大體上與柵極金屬共面。
[0011 ] 源極金屬可以通過通孔電連接中心多晶硅電極和源區(qū)。
[0012]源極金屬可以包括鋁，通孔可以包含鎢，包括鈦或氮化鈦的勢壘金屬可以設(shè)置在源極金屬和通孔的底表面處。
[0013]包括高溫低壓沉積(HLD)氧化物膜和硼磷硅酸鹽(BPSG)膜的絕緣膜可以設(shè)置在通孔之間。
[0014]等電位環(huán)金屬可以設(shè)置成在端子區(qū)的外圍處與源極金屬和柵極金屬大體上共面。
[0015]溝道阻絕區(qū)可以設(shè)置在基底的位于等電位環(huán)金屬下方的表面處。
[0016]等電位環(huán)金屬可以被構(gòu)造成通過經(jīng)由貫穿溝道阻絕區(qū)的通孔與基底連接來等電位。
[0017]溝道阻絕區(qū)可以是η+區(qū)。
[0018]氧化物層可以設(shè)置在延伸的柵極多晶硅電極下。
[0019]氧化物層可以從有源區(qū)的溝槽中的至少一個溝槽處延伸到端子區(qū)。
[0020]中心多晶硅電極可以設(shè)置在過渡區(qū)的內(nèi)側(cè)溝槽中，柵極多晶硅電極設(shè)置在過渡區(qū)的在比端子區(qū)更靠近有源區(qū)的區(qū)域中的內(nèi)側(cè)溝槽中。
[0021]源區(qū)可以沒有設(shè)置在與形成在內(nèi)側(cè)溝槽中的柵極多晶硅電極共享的P-本體區(qū)處。
[0022]ρ+區(qū)可以設(shè)置在通孔的底表面處。
[0023]保護層可以設(shè)置在源極金屬、柵極金屬和等電位環(huán)金屬上。
[0024]保護層可以包括氮化物膜。
[0025]柵極絕緣膜可以設(shè)置在溝槽的側(cè)面和柵極多晶硅電極中的至少一個柵極多晶硅電極之間以及柵極多晶硅電極和中心多晶硅電極之間，柵極絕緣膜在柵極多晶硅電極和中心多晶硅電極之間可以比在溝槽的側(cè)面和至少一個柵極多晶硅電極之間厚。
[0026]P-本體區(qū)的底部可以設(shè)置在柵極多晶硅電極的底表面上。
[0027]中心多晶硅電極和柵極多晶硅電極的上表面可以大體上彼此共面。
[0028]過渡區(qū)中的內(nèi)側(cè)溝槽的深度可以比形成在有源區(qū)中的溝槽的深度深。
[0029]柵極多晶硅電極的底表面可以朝著設(shè)置在柵極多晶硅電極之間的中心多晶硅電極傾斜。
[0030]柵極多晶硅電極的靠近于中心多晶硅電極的底部可以比柵極多晶硅電極的遠離中心多晶硅電極的底部深。
[0031]在另一總體方面，一種制造半導(dǎo)體元件的方法包括下述步驟:形成有源區(qū)、不同于有源區(qū)的端子區(qū)以及過渡區(qū)，使得有源區(qū)包括溝槽，在有源區(qū)和端子區(qū)之間的過渡區(qū)包括內(nèi)側(cè)溝槽，其中，有源區(qū)的形成步驟包括:在有源區(qū)中的每個溝槽的中心部分處形成中心多晶硅電極；在中心多晶硅電極的上部的兩個側(cè)面處形成柵極多晶硅電極；在中心多晶硅電極和柵極多晶硅電極上方形成絕緣膜；同時形成通過絕緣膜的多個通孔，以電連接中心多晶硅電極和柵極多晶硅電極。
[0032]柵極多晶硅電極的形成步驟可以包括:向有源區(qū)中的溝槽的側(cè)面和中心多晶硅電極的上部注入雜質(zhì)；通過使注入有雜質(zhì)的溝槽的側(cè)面和中心多晶硅電極氧化來形成柵極絕緣膜；以及在沉積柵極多晶硅之后蝕刻柵極絕緣膜的上部。
[0033]所述方法還可以包括在通孔的側(cè)表面和底表面上形成包括氮化鈦或鈦的勢壘金屬。
[0034]所述方法還可以包括形成與中心多晶硅電極連接的源極金屬和與柵極多晶硅電極連接的柵極金屬，源極金屬和柵極金屬大體上共面。
[0035]中心多晶硅電極和柵極多晶硅電極的形成的特征可以在于，中心多晶硅電極的上表面和柵極多晶硅電極的上表面大體上彼此共面。
[0036]絕緣膜可以包括高溫低壓沉積(HLD)氧化物膜和硼磷硅酸鹽玻璃(BPSG)膜。
[0037]其他特征和方面將通過下面的具體實施方法、附圖和權(quán)利要求而清楚。

【專利附圖】

【附圖說明】
[0038]圖1至圖9示出了制造半導(dǎo)體元件的方法的示例。
[0039]圖10示出了通過圖1至圖9中示出的方法得到的半導(dǎo)體元件的示例的剖視圖。
[0040]圖11示出了根據(jù)圖10中示出的半導(dǎo)體元件的示例的溝槽的上部的放大剖視圖。
[0041]圖12示出了半導(dǎo)體元件的示例的平面圖。
[0042]圖13示出了沿圖12中的線A-A’截取的溝槽的示例的剖視圖。
[0043]圖14示出了沿圖12中的線B-B’截取的柵極多晶硅電極的示例的剖視圖。
[0044]圖15示出了沿圖12中的線C-C’截取的中心多晶硅的示例的剖視圖。
[0045]圖16示出了沿圖12中的線D-D’截取的在有源區(qū)外部的P-本體區(qū)的示例的剖視圖。
[0046]在整個附圖和【具體實施方式】中，除非另外描述或提供，否則相同的附圖標記將被理解為指示相同的元件、特征和結(jié)構(gòu)。附圖可以不是按比例繪制的，并且為了清楚示出和方便起見，可能夸大附圖中元件的描繪、比例和相對尺寸。

【具體實施方式】
[0047]提供下面的詳細描述以有助于讀者全面理解在此描述的方法、設(shè)備和/或系統(tǒng)。然而，這里描述的系統(tǒng)、設(shè)備和/或方法的各種改變、修改和等同物對本領(lǐng)域的普通技術(shù)人員而言將是清楚的。描述的操作和/或工藝步驟的進程是示例；然而，除了必須以一定的順序發(fā)生的步驟和/或操作以外，步驟和/或操作的順序不限于這里闡述的順序，并且可以如本領(lǐng)域所知的被改變。另外，為了增加清楚性和簡潔性，可以省略對于本領(lǐng)域普通技術(shù)人員而言公知的功能和構(gòu)造的描述。
[0048]這里描述的特征可以以不同的形式實現(xiàn)，并且不被解釋為局限于這里描述的示例。相反，已經(jīng)提供了這里描述的示例，使得本公開將是徹底的和完全的，并且這里描述的示例將向本領(lǐng)域普通技術(shù)人員傳達本公開的完整范圍。
[0049]除非另外指出，否則第一層“在”第二層或基底“上”的表述將被解釋為覆蓋下面兩種情況，一種情況是第一層直接接觸第二層或基底，一種情況是一個或更多個其他層設(shè)置在第一層與第二層或基底之間。
[0050]可以使用諸如“在……之下”、“在……下方”、“下面的”、“在……上方”、和“上面的”
等空間相對術(shù)語來方便地描述一個裝置或元件與其他裝置或元件的關(guān)系。空間相對術(shù)語應(yīng)該被理解為包括附圖中示出的方向以及裝置在使用或操作中的其他方向。另外，裝置可以被定位為其他方向，因此，空間相對術(shù)語的解釋是基于方位的。
[0051 ] 這里使用的諸如“第一導(dǎo)電型”和“第二導(dǎo)電型”的表述可以指彼此相對的導(dǎo)電型(諸如η型或P型)，這里解釋并舉例說明的示例包括其的補充示例。
[0052]在下文中，將參照附圖詳細描述本公開的各種實施例。
[0053]根據(jù)一些示例，用于形成半導(dǎo)體元件的方法包括在絕緣膜處同時形成各種通孔，從而分別電連接中心多晶硅電極和柵極多晶硅電極。
[0054]另外，一些示例涉及一種半導(dǎo)體元件和用于制造該半導(dǎo)體元件的方法，該半導(dǎo)體元件形成與柵極多晶硅電極連接的柵極金屬和通過多個通孔與中心多晶硅電極連接的源極金屬，源極金屬和柵極金屬大體上彼此共面。
[0055]圖1至圖9示出了在制造半導(dǎo)體元件的方法的示例期間半導(dǎo)體元件的剖視圖。圖10示出了通過圖1至圖9中示出的方法得到的半導(dǎo)體元件的示例。圖11示出了在圖10中示出的半導(dǎo)體元件的溝槽的上部的放大剖視圖。
[0056]參照圖10,根據(jù)示例的半導(dǎo)體元件包括:基底10 ;有源區(qū)100,包括形成在基底10上的多個溝槽11 ;端子區(qū)200，不同于有源區(qū)100 ;過渡區(qū)300，包括形成在有源區(qū)100和端子區(qū)200之間的至少一個溝槽11。有源區(qū)100的多個溝槽11在其中包括形成在溝槽的中心處的中心多晶硅電極13以及形成在中心多晶硅電極13的上部的側(cè)面的至少兩個柵極多晶硅電極16。P-本體區(qū)18的上部形成在多個溝槽11的上部之間。另外，為了電連接中心多晶硅電極13和形成在柵極多晶硅電極16的側(cè)面的源區(qū)22，形成了多個通孔23c。另外，延伸的柵極多晶硅電極20從溝槽11延伸到端子區(qū)200。多晶硅可以用作用于形成柵極多晶硅電極16和中心多晶硅電極13的材料。
[0057]電連接中心多晶硅電極13和源區(qū)22的源極金屬24c以及電連接延伸的柵極多晶硅電極20的柵極金屬24b形成為大體上彼此共面。
[0058]源極金屬24c通過各種通孔23c電連接中心多晶硅電極13和源區(qū)22。
[0059]源極金屬24c和通孔23c分別由鋁(Al)和鎢(W)構(gòu)成。包括鈦、氮化鈦或它們的組合(Ti/TiN)的勢魚金屬(barrier metal)設(shè)置在通孔23c和源極金屬24c的底部和側(cè)面。包括高溫低壓沉積(HLD)氧化物膜和硼磷硅酸鹽(BPSG)膜的絕緣膜設(shè)置在通孔之間。
[0060]ρ-本體區(qū)18的底部位于柵極多晶硅電極16的底部和中心多晶硅電極13的底部之間。
[0061]ρ+區(qū)位于通孔23c的底部處。
[0062]等電位環(huán)(EQR)金屬24a在端子區(qū)200的外角(例如，外圍)處形成為與源極金屬24c和柵極金屬24b大體上共面。
[0063]氧化物層12設(shè)置在延伸的柵極多晶硅電極20的底部。
[0064]氧化物層12可以從形成在有源區(qū)100的各個溝槽11的表面延伸到端子區(qū)200。
[0065]過渡區(qū)300包括形成在有源區(qū)100和端子區(qū)200之間的至少一個溝槽。過渡區(qū)300的內(nèi)側(cè)溝槽11在其內(nèi)包括中心多晶硅電極13，柵極多晶硅電極16形成在以中心多晶硅電極13作為中心的對稱結(jié)構(gòu)中靠近有源區(qū)100的內(nèi)側(cè)溝槽11的上部的側(cè)面處。在這個示例中，柵極多晶硅電極16沒有設(shè)置在靠近端子區(qū)200的內(nèi)側(cè)溝槽11的側(cè)面處。
[0066]保護層25形成在源極金屬24c、柵極金屬24b和等電位環(huán)金屬24a的上部上方。保護層25包括氮化物膜。
[0067]圖11示出了在圖10中示出的溝槽的上部的放大剖視圖。參照圖11，柵極絕緣膜27b位于溝槽11的側(cè)面和柵極多晶硅電極16之間，柵極絕緣膜27a位于柵極多晶硅電極16和中心多晶硅電極13之間，位于柵極多晶硅電極16和中心多晶硅電極13之間的柵極絕緣膜27a的寬度A可以比位于溝槽11的側(cè)面和柵極多晶硅電極16之間柵極絕緣膜27b的寬度B厚。
[0068]返回參照圖10，源區(qū)22可以不存在于以對稱結(jié)構(gòu)形成的柵極多晶硅電極16共享的P-本體區(qū)18處。
[0069]溝道阻絕區(qū)26還進一步存在于等電位環(huán)金屬24a的底部的基底10的表面處。
[0070]等電位環(huán)金屬24a通過穿過與溝道阻絕區(qū)26接觸的通孔23d與基底10連接來變得等電位。
[0071]通孔23d能夠通過穿過溝道阻絕區(qū)26與基底連接，并且能夠另外注入P+離子以減小與通孔23d的底部的基板的接觸電阻。
[0072]P-本體區(qū)18的底部存在于柵極多晶硅電極16的底部下方。
[0073]溝道阻絕區(qū)26是N+區(qū)。
[0074]中心多晶硅電極13的上部和柵極多晶硅電極16的上部與基底10的表面大體上共面。
[0075]形成在有源區(qū)100和端子區(qū)200之間的溝槽11的深度可以比形成在有源區(qū)100中的溝槽11的深度深。
[0076]柵極多晶硅電極16的底部可以利用中心多晶硅電極13作為中心形成為傾斜表面。例如，靠近于中心多晶硅電極13的柵極多晶硅電極16的底部可以比遠離中心多晶硅電極13的柵極多晶硅電極16的底部深，如圖11中所示。
[0077]用于制造半導(dǎo)體元件的方法的示例包括:形成包括形成在基底10上的各個溝槽11的有源區(qū)100、不同于有源區(qū)100的端子區(qū)200以及包括形成在有源區(qū)100和端子區(qū)200之間的至少一個溝槽的過渡區(qū)300。形成包括多個溝槽11的有源區(qū)100的工藝可以包括:在形成在有源區(qū)100處的每個溝槽11的中心部分處形成中心多晶硅電極13 ;在中心多晶硅電極13的兩側(cè)的上部處形成柵極多晶硅電極16 ;在形成的中心多晶硅電極13和柵極多晶硅電極16的上部處形成絕緣膜23 ;在絕緣膜23處同時形成各個通孔23a、23b、23c、23d，從而電連接中心多晶硅電極13和柵極多晶硅電極16中的每個。
[0078]另外，柵極多晶硅電極16的形成可以包括:在各個溝槽11的側(cè)面和中心多晶硅電極13的上部處注入雜質(zhì)；通過使中心多晶硅電極13和注入有雜質(zhì)的溝槽11的側(cè)面氧化來形成柵極絕緣膜27a、27b ;在沉積柵極多晶硅之后在柵極絕緣膜27a、27b的上部進行蝕刻。
[0079]所述方法可以進一步包括在各個通孔23a、23b、23c、23d的底部和側(cè)面處形成包含Ti/TiN的勢壘金屬。
[0080]所述方法還可以進一步包括形成通過各個通孔23a、23b、23c、23d與中心多晶硅電極13連接的源極金屬24c和與柵極多晶硅電極16連接的柵極金屬24b。如圖10中所示，源極金屬24c和柵極金屬24b可以大體上共面。
[0081]中心多晶硅電極13和柵極多晶硅電極16的形成的特征在于，中心多晶硅電極13的上部和柵極多晶硅電極16的上部可以與基底10的表面大體上共面。
[0082]絕緣膜23包括高溫低壓沉積(HLD)氧化物膜和硼磷硅酸鹽玻璃(BPSG)膜。
[0083]下面將參照圖1至圖9來描述用于制造具有上述構(gòu)造的半導(dǎo)體元件的方法的示例。
[0084]參照圖1，在基底10的一側(cè)的有源區(qū)100中形成溝槽11。
[0085]例如，設(shè)置η型外延片基底10，利用溝槽掩模對基底10執(zhí)行深溝槽硬掩模工藝。此時，由于光致抗蝕劑(PR)自身可能不能經(jīng)受后續(xù)會執(zhí)行的干法蝕刻工藝(諸如深溝槽蝕刻工藝)，因此通過利用氮化(NIT)硅和氧化硅的堆疊層作為硬掩模來執(zhí)行蝕刻工藝。
[0086]在蝕刻工藝之后，通過執(zhí)行深溝槽光刻和溝槽蝕刻(deep trench photo andtrench etch)來形成多個溝槽11。執(zhí)行溝槽蝕刻的方法可以是各向異性干法蝕刻工藝。
[0087]然后，利用犧牲氧化物膜來氧化基底10。此時，當(dāng)要形成第一犧牲氧化物膜時，利用犧牲氧化物膜氧化執(zhí)行溝槽蝕刻時產(chǎn)生的硅基底10的表面(即，在執(zhí)行內(nèi)側(cè)溝槽11的溝槽蝕刻時帶來的等離子體損壞區(qū))，然后去除蝕刻，從而去除溝槽11的表面的等離子體損壞區(qū)。
[0088]然后，如圖2中所示，形成氧化物層12和中心多晶硅電極13。
[0089]氧化物層12可以包括第二犧牲氧化物層或場氧化物層。
[0090]如果基底10的表面被氧化，則可以通過因氧化物層12而分布的電場來實現(xiàn)較高的額定電壓(BVDSS)。由于氧化物層12可以起降低表面場效應(yīng)(RESURF效應(yīng))的作用，因此可以實現(xiàn)較高的額定電壓(BVDSS)，從而可以在溝槽之間支持充足的電場，因此可以得到較高的電場形成。
[0091 ] 通過按順序地進行摻雜的多晶硅的形成、多晶硅氧化、多晶硅回蝕來執(zhí)行中心多晶硅電極13的形成。中心多晶硅電極13是在最終工藝之后形成在一個溝槽11中的三個多晶硅電極中的中間電極，并且與兩個不同的右側(cè)/左側(cè)多晶硅電極不同，中心多晶硅電極13是通過穿過源極金屬的后續(xù)工藝與源極接觸的多晶硅電極。
[0092]為了形成摻雜的多晶硅，形成了用于提高多晶硅電極的導(dǎo)電性的由雜質(zhì)(B卩，摻雜劑)摻雜的中心多晶硅電極13。
[0093]為了使多晶硅氧化，只要在溝槽11中形成中心多晶硅電極13，則氧化多晶硅的上部，從而使由中心多晶硅電極13的中心部分引起的形成結(jié)構(gòu)變平，中心多晶硅電極13的中心部通過溝槽結(jié)構(gòu)形成為在中間凹陷。
[0094]為了執(zhí)行多晶硅回蝕，則將中心多晶硅電極13蝕刻至氧化物層12的上部。
[0095]然后，在執(zhí)行多晶硅蝕刻時，通過氧化去除在中心多晶硅電極13的上部處產(chǎn)生的等離子體損壞區(qū)。通過工藝預(yù)先去除由中心多晶硅電極13引起的泄漏電流的形成。因此，可以提高裝置的可靠性。
[0096]然后，參照圖3，通過利用光致抗蝕劑掩模14在端子區(qū)中僅僅蝕刻溝道阻絕區(qū)26(圖3中未示出)的氧化物層12和有源區(qū)100的氧化物層12，來去除形成在有源區(qū)100中的溝槽11的側(cè)面和有源區(qū)100的基底10以及阻絕區(qū)26的上部上的氧化物層12。
[0097]在去除之后，參照圖4，在去除氧化物層12的局部部分并去除光致抗蝕劑掩模之后，在基底10的整個面上沉積柵極多晶硅。
[0098]所述方法還可以包括在沉積柵極多晶硅之前形成柵極絕緣膜27a、27b。參照圖11，所述方法還可以包括:當(dāng)形成柵極絕緣膜27a、27b時，在去除掩模之后在形成柵極絕緣膜27a、27b之前將雜質(zhì)離子注入到整個面。因此，柵極多晶硅電極16和中心多晶硅電極13之間的柵極絕緣膜27a的厚度A可以比將形成的溝槽11的側(cè)面和柵極多晶硅電極16之間的柵極絕緣膜27b的厚度B厚。如上所述，可以通過利用柵極多晶硅電極16和中心多晶硅電極13降低寄生電容來使高速開關(guān)可行。
[0099]然后參照圖5，通過利用P-本體區(qū)掩模在溝槽11之間形成ρ-本體區(qū)18。通過注入P型摻雜劑并且P型摻雜劑作為P講散布在η型外延片基底10中來形成P-本體區(qū)18。
[0100]接下來，參照圖6，在端子區(qū)200處形成等電位環(huán)電極19和延伸的柵極多晶硅電極20，通過利用多晶硅掩模選擇性地蝕刻柵極多晶硅電極16，在有源區(qū)100的內(nèi)側(cè)溝槽11處形成柵極多晶硅電極16。
[0101]接下來，參照圖7，在P-本體區(qū)18的上部處形成源區(qū)22，同時通過源極掩模在端子區(qū)200處形成溝道阻絕區(qū)26?？梢酝ㄟ^注入η型摻雜劑在內(nèi)側(cè)P-本體區(qū)18的上部處形成源區(qū)22。
[0102]等電位環(huán)金屬24a通過經(jīng)由溝道阻絕區(qū)26和通孔23d來進行連接而變得等電位。另外，與溝道阻絕區(qū)26連接的通孔23d可以通過穿過溝道阻絕區(qū)26與基底10連接而等電位。溝道阻絕區(qū)26可以是N+區(qū)。
[0103]溝道阻絕區(qū)26包括當(dāng)允許P-N反向偏壓時延伸的耗盡層，并且通過執(zhí)行N+或P+摻雜，溝道阻絕區(qū)26起防止耗盡層進一步延伸的作用，從而耗盡層將不會相應(yīng)地延伸到芯片邊緣。
[0104]接下來，參照圖8，在形成源區(qū)22之后，在基底的整個面上形成絕緣膜區(qū)23。絕緣膜23可以形成為包括高溫低壓沉積(HLD)氧化物膜和硼磷硅酸鹽玻璃(BPSG)膜的雙層，通過蝕刻絕緣膜區(qū)23將相應(yīng)的通孔23a、23b、23c、23d形成在等電位環(huán)電極19、延伸的柵極多晶硅電極20、中心多晶硅電極13和P-本體區(qū)18的上部。
[0105]將在后續(xù)工藝中利用層間電介質(zhì)(ILD)執(zhí)行絕緣膜區(qū)23使柵電極和頂部金屬絕緣。此時，通過利用接觸式光刻和蝕刻(contact photo and etch)的工藝蝕刻絕緣膜區(qū)23，在溝道阻絕區(qū)26、等電位環(huán)電極19、延伸的柵極多晶硅電極20、柵極多晶硅電極16、中心多晶硅電極13和P-本體區(qū)18的相應(yīng)部分處分別形成通孔23a、23b、23c、23d。
[0106]通過經(jīng)由相應(yīng)的通孔23a、23b、23c、23d在p-本體區(qū)18中注入p型雜質(zhì)并進行退火來形成P+區(qū)。在這點上，可以通過在反向電流通過時在P-本體區(qū)18中簡單地通過降低NPN寄生晶體管的基極電阻(Rb)抑制導(dǎo)通(turn-on)來防止円鎖效應(yīng)(latch-up)。
[0107]接下來，參照圖9，在絕緣膜區(qū)23的上部處分別形成等電位環(huán)金屬24a、柵極金屬24b和源極金屬24c。
[0108]通過相應(yīng)的通孔23a、23b、23c、23d對應(yīng)于等電位環(huán)電極19、柵極多晶硅電極20、中心多晶娃電極13和p-本體區(qū)18,等電位環(huán)金屬24a、柵極金屬24b和源極金屬24c在半導(dǎo)體元件的相應(yīng)部分處形成為金屬層。因此，上述金屬層24a、24b、24c由等電位環(huán)金屬層24a、柵極金屬層24b和源極金屬層24c構(gòu)成。
[0109]對于絕緣膜區(qū)23，為了防止鋁刺突(spike)，應(yīng)用了勢壘金屬濺射法。勢壘金屬由Ti/TiN構(gòu)成，然后在利用W栓塞(W-plug)填充接觸區(qū)(這里，通孔)之后，通過經(jīng)鋁濺射形成金屬層來形成等電位環(huán)金屬層24a、柵極金屬層24b和源極金屬層24c。
[0110]然后，參照圖10，通過在每個金屬層24a、24b、24c的上部上方形成保護層25，可以制造根據(jù)示例實施例的半導(dǎo)體元件。在這個實施例中，保護層25可以由包含用于保護芯片的氮化物膜的材料形成并位于每個金屬層24a、24b、24c上。
[0111]圖12示出了半導(dǎo)體元件的示例的平面圖。圖13示出了沿圖12中的線A-A’截取的溝槽的示例的剖視圖。圖14示出了沿圖12中的線B-B’截取的柵極多晶硅的示例的剖視圖。圖15示出了沿圖12中的線C-C’截取的中心多晶硅的示例的剖視圖。圖16示出了沿圖12中的線D-D’的截取的除了有源區(qū)以外的P-本體區(qū)的示例的剖視圖。
[0112]參照圖10，在半導(dǎo)體元件的示例中，中間的中心多晶硅電極13通過僅在芯片中的一側(cè)內(nèi)設(shè)計柵極多晶硅電極16來與等電位環(huán)金屬層24a、柵極金屬層24b以及源極金屬層24c連接。
[0113]因此，這里提供了在一個溝槽11中具有兩個柵極多晶硅電極16和一個中心多晶硅電極13的三多晶硅結(jié)構(gòu)的半導(dǎo)體元件，并且可以省略用于連接中心多晶硅的額外的掩模工藝。因此，可以通過同時執(zhí)行中心多晶硅電極13的上部的接觸蝕刻工藝和P-本體區(qū)18的接觸蝕刻工藝來簡化整個工藝，從而同時形成通孔并且從而與頂部金屬層24a、24b、24c連接。
[0114]盡管本公開包括具體示例，但是對于本領(lǐng)域普通技術(shù)人員將清楚的是，在不脫離權(quán)利要求及其等同物的精神和范圍的情況下，可以在這些示例中進行形式和細節(jié)上的各種改變。這里描述的示例將僅以描述性含義被考慮，而不出于限制的目的。在每個示例中的多個特征或方面的描述將被看做可適用于其他示例中的其他相似特征或方面。如果以不同的順序執(zhí)行描述的技術(shù)，和/或如果描述的系統(tǒng)、體系結(jié)構(gòu)、裝置或電路中的組件以不同的方式組合和/或被其他組件或它們的等同物取代或補充，則可以獲得適當(dāng)?shù)慕Y(jié)果。因此，公開的范圍并不受詳細描述的限制，而是通過權(quán)利要求及其等同物進行限定，并且權(quán)利要求及其等同物的范圍內(nèi)的各種修改被解釋為被包括在本公開中。
【權(quán)利要求】
1.一種半導(dǎo)體元件,所述半導(dǎo)體元件包括: 有源區(qū)，包括溝槽； 端子區(qū)，在有源區(qū)外側(cè)； 過渡區(qū)，設(shè)置在有源區(qū)和端子區(qū)之間，過渡區(qū)包括內(nèi)側(cè)溝槽， 其中，中心多晶硅電極設(shè)置在有源區(qū)的溝槽中的至少一個溝槽內(nèi)； 至少兩個柵極多晶硅電極鄰近于中心多晶硅電極的上部設(shè)置； P-本體區(qū)設(shè)置在溝槽的上部之間；以及 源區(qū)設(shè)置在柵極多晶硅電極的側(cè)面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，有源區(qū)、過渡區(qū)和端子區(qū)設(shè)置在基底中，端子區(qū)不包括溝槽。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，所述半導(dǎo)體元件還包括從過渡區(qū)的所述內(nèi)側(cè)溝槽延伸到端子區(qū)的延伸的柵極多晶硅電極。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件，其中，源極金屬電連接中心多晶硅電極和源區(qū)， 柵極金屬電連接延伸的柵極多晶硅電極，以及 源極金屬大體上與柵極金屬共面。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體元件，其中，源極金屬通過通孔電連接中心多晶硅電極和源區(qū)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其中，源極金屬包括鋁，通孔包含鎢，包括鈦或氮化鈦的勢壘金屬設(shè)置在源極金屬和通孔的底表面處。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其中，包括高溫低壓沉積氧化物膜和硼磷硅酸鹽膜的絕緣膜設(shè)置在通孔之間。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體元件，其中，等電位環(huán)金屬設(shè)置成在端子區(qū)的外圍處與源極金屬和柵極金屬大體上共面。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件，其中，溝道阻絕區(qū)設(shè)置在基底的位于等電位環(huán)金屬下方的表面處。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件，其中，等電位環(huán)金屬被構(gòu)造成通過經(jīng)由貫穿溝道阻絕區(qū)的通孔與基底連接來等電位。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件，其中，溝道阻絕區(qū)是η+區(qū)。
12.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件，其中，氧化物層設(shè)置在延伸的柵極多晶硅電極下方。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件，其中，氧化物層從有源區(qū)中的溝槽中的至少一個溝槽處延伸到端子區(qū)。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，中心多晶硅電極設(shè)置在過渡區(qū)的內(nèi)側(cè)溝槽中，柵極多晶硅電極設(shè)置在過渡區(qū)的在比端子區(qū)更靠近有源區(qū)的區(qū)域中的內(nèi)側(cè)溝槽中。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件，其中，源區(qū)沒有設(shè)置在與形成在內(nèi)側(cè)溝槽中的柵極多晶硅電極共享的P-本體區(qū)處。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，P+區(qū)設(shè)置在通孔的底表面處。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體元件，其中，保護層設(shè)置在源極金屬、柵極金屬和等電位環(huán)金屬上。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體元件，其中，保護層包括氮化物膜。
19.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，柵極絕緣膜設(shè)置在溝槽的側(cè)面和柵極多晶硅電極中的至少一個柵極多晶硅電極之間以及柵極多晶硅電極和中心多晶硅電極之間，其中，柵極絕緣膜在柵極多晶硅電極和中心多晶硅電極之間比在溝槽的側(cè)面和所述至少一個柵極多晶硅電極之間厚。
20.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，P-本體區(qū)的底部設(shè)置在柵極多晶硅電極的底表面上。
21.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件，其中，中心多晶硅電極和柵極多晶硅電極的上表面大體上彼此共面。
22.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，在過渡區(qū)中的內(nèi)側(cè)溝槽的深度比形成在有源區(qū)中的溝槽的深度深。
23.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，柵極多晶硅電極的底表面朝著設(shè)置在柵極多晶硅電極之間的中心多晶硅電極傾斜。
24.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中，柵極多晶硅電極的靠近于中心多晶硅電極的底部比柵極多晶硅電極的遠離中心多晶硅電極的底部深。
25.一種制造半導(dǎo)體元件的方法，所述方法包括下述步驟: 形成有源區(qū)、不同于有源區(qū)的端子區(qū)以及過渡區(qū)，使得有源區(qū)包括溝槽，在有源區(qū)和端子區(qū)之間的過渡區(qū)包括內(nèi)側(cè)溝槽， 其中，有源區(qū)的形成步驟包括: 在有源區(qū)中的每個溝槽的中心部分處形成中心多晶硅電極； 在中心多晶硅電極的上部的兩個側(cè)面處形成柵極多晶硅電極； 在中心多晶硅電極和柵極多晶硅電極上方形成絕緣膜； 同時形成穿過絕緣膜的多個通孔，以電連接中心多晶硅電極和柵極多晶硅電極。
26.根據(jù)權(quán)利要求25所述的方法，其中，柵極多晶硅電極的形成步驟包括: 向有源區(qū)中的溝槽的側(cè)面和中心多晶硅電極的上部注入雜質(zhì)； 通過使注入有雜質(zhì)的溝槽的側(cè)面和中心多晶硅電極氧化來形成柵極絕緣膜；以及 在沉積柵極多晶硅之后蝕刻柵極絕緣膜的上部。
27.根據(jù)權(quán)利要求25所述的方法，所述方法還包括在通孔的側(cè)表面和底表面上形成包括氮化鈦或鈦的勢壘金屬。
28.根據(jù)權(quán)利要求27所述的方法，所述方法還包括形成與中心多晶硅電極連接的源極金屬和與柵極多晶硅電極連接的柵極金屬，源極金屬和柵極金屬大體上共面。
29.根據(jù)權(quán)利要求25所述的方法，其中，中心多晶硅電極和柵極多晶硅電極的形成的特征在于，中心多晶硅電極的上表面和柵極多晶硅電極的上表面大體上彼此共面。
30.根據(jù)權(quán)利要求25所述的方法，其中，絕緣膜包括高溫低壓沉積氧化物膜和硼磷硅酸鹽玻璃膜。
【文檔編號】H01L29/78GK104465764SQ201410332343
【公開日】2015年3月25日 申請日期:2014年7月11日 優(yōu)先權(quán)日:2013年9月12日
【發(fā)明者】金榮載 申請人:美格納半導(dǎo)體有限公司