專利名稱：半導體結構及其制造方法
技術領域：
本發(fā)明涉及半導體結構及其制造方法，特別是涉及具有接觸窗的半導體結構及其制造方法。
背景技術：
隨著集成電路的發(fā)展，從大型集成電路(large scale integration)、超大型集成電！？各(very large scale integration)/^ ! ^ ^)(ultra largescale integration)，半導體元件尺寸皆大幅縮小，以配合日益縮減的集成電路面積。集成度的提升為半導體制作工藝帶來許多的挑戰(zhàn)。隨著微縮化的趨勢，技術的發(fā)展方向主要是集中在使用淺接面(shallow)制作工藝以避免崩潰(breakdown)/漏電(leakage)的問題。因此一般的接觸窗設計成具有相同的高度，且其深度不會超過半導體基底。因此接觸窗與通過隔離層而與接觸窗相隔的半導體元件之間的路徑是長的。此路徑會對通過接觸窗所施予的電壓產生大的電壓降，造成RC 延遲與半導體元件操作速度變慢的問題。

發(fā)明內容
本發(fā)明的目的在于提供一種半導體結構及其制造方法。半導體結構中的接觸窗 (contact)由電阻非常低的金屬形成，且接觸窗從半導體基底上方的隔離層中延伸至半導體基底的基底上表面的下方，因此接觸窗與半導體元件之間的距離小，且當電壓經由接觸窗傳送至半導體元件時，之間產生的電壓降也小。這能幫助減少RC延遲并提升半導體元件的操作速度。根據本發(fā)明的目的，提出一種半導體結構。半導體結構包括一半導體基底、一隔離層、一第一金屬層與一第二金屬層。半導體基底包括一基底上表面與一半導體元件。半導體元件在基底上表面下。隔離層具有相對的一第一側邊與一第二側邊。第一金屬層設置于基底上表面上。第一金屬層與第二金屬層分別在第一側邊與第二側邊上。第二金屬層的下表面在基底上表面的下方。根據本發(fā)明的目的，還提出一種半導體結構的制造方法。制造方法包括以下步驟。 提供一半導體基底。半導體基底包括一基底上表面。在半導體基底中形成一淺溝槽隔離。 在半導體基底中形成一半導體元件。半導體元件在基底上表面下。在淺溝槽隔離上形成一層間介電層。淺溝槽隔離與層間介電層形成一隔離層。隔離層具有相對的一第一側邊與一第二側邊。在基底上表面上形成一第一金屬層。以及，形成一第二金屬層。第一金屬層與第二金屬層分別在第一側邊與第二側邊上。第二金屬層的下表面在基底上表面的下方。為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作詳細說明如下


圖1繪示本發(fā)明第一實施例的半導體結構；圖2至圖8繪示如圖1所示的第一實施例的半導體結構的制作工藝；圖9繪示本發(fā)明第二實施例的半導體結構；圖10繪示本發(fā)明第三實施例的半導體結構；圖11至圖18繪示如圖10所示的第三實施例的半導體結構的制作工藝；圖19繪示第四實施例的半導體結構制作工藝的一步驟；圖20繪示本發(fā)明第四實施例的半導體結構；圖21繪示本發(fā)明第五實施例的半導體結構；圖22繪示本發(fā)明第六實施例的半導體結構。主要元件符號說明2、50、60、94、102、122 半導體結構3、66:半導體基底4、56、68、114 半導體層8:隔離層10、16、51、75、86、104、124 半導體元件12 第一金屬層14,57 第二金屬層14a、82 第一金屬部分14b,84 第二金屬部分18、64、67、77 淺溝槽隔離20、65、88 層間介電層22、24、52、53、54、62、70、72、106、108、110、126、128、130、134 半導體部分26,58 第二金屬層的下表面28、59:基底上表面30、76 金屬硅化層32、79 淺溝槽隔離的下表面34 第一金屬部分的第三側邊36 第一金屬部分的第四側邊38 第二金屬部分的第五側邊40 第二金屬部分的第六側邊41 隔離層的第一側邊43:隔離層的第二側邊44、45、46、74、78、82、90 開口63、92:蝕刻停止層D11、D41:第一距離D21、D42:第二距離D31 第三距離D32:第四距離
具體實施例方式第一實施例圖1繪示本發(fā)明第一實施例的半導體結構。請參照圖1，半導體結構2包括例如半導體基底3、隔離層8、第一金屬層12、第二金屬層14與半導體元件16。半導體基底3可包括例如多晶硅的硅材料。半導體基底3具有一基底上表面觀。半導體基底3包括例如半導體層4與半導體元件10。請參照圖1，隔離層8包括例如淺溝槽隔離18與層間介電層20。淺溝槽隔離18 可為雙淺溝槽隔離(dual STI)。隔離層8具有相對的一第一側邊41與一第二側邊43。第一金屬層12與第二金屬層14分別設置在第一側邊41與一第二側邊43上。第二金屬層14 包括例如第一金屬部分Ha與第二金屬部分14b。第二金屬部分14b設置于第一金屬部分 14a上。第一金屬層12與第二金屬層14包括例如鎢。半導體結構2也可包括金屬硅化層 30，設置于半導體基底3與第一金屬層12之間，或設置于半導體基底3與第二金屬層14之間。在一些實施例中，可不設置金屬硅化層30。請參照圖1，在第二金屬層14中，第一金屬部分Ha相對的第三側邊34與第四側邊36之間的第一距離Dll可小于第二金屬部分14b相對的第五側邊38與第六側邊40之間的第二距離D21。第三側邊34與第五側邊38可為對齊的，如圖1所示。第二金屬層14 的下表面沈可位于基底上表面觀的下方。在實施例中，基底上表面觀與第二金屬層14 的下表面沈之間的第三距離D31可大于1000埃?；咨媳砻?8與淺溝槽隔離18的下表面32之間的第四距離D41可為500埃至4000埃。第三距離D31減掉第四距離D41可等于-1500埃至3000埃。請參照圖1，在此實施例中，半導體元件10是一二極管，且可包括不同導電型的半導體部分22與半導體部分M。在一實施例中，舉例來說，半導體部分22具有N導電型，半導體部分M具有P+導電型，半導體層4具有P-導電型。半導體元件16可包括存儲器例如相變化存儲器(PCM)、電阻隨機存取存儲器(RRAM)、非易失性存儲器(NVM)等等。由于電阻非常小的第二金屬層14的下表面沈位于基底上表面觀的下方，換句話說，第二金屬層 14與半導體元件10是相近的，且因此之間的電阻是小的。因此，外部電壓能有效率地通過第二金屬層14傳送至半導體元件10例如二極管以驅動半導體元件16，并提升操作速度。圖2至圖8繪示如圖1所示的第一實施例的半導體結構2的制作工藝。請參照圖 2，在半導體基底3上形成淺溝槽隔離18。請參照圖3，以注入摻雜質的方式在半導體基底 3中形成半導體層4與半導體部分22。請參照圖4，以注入摻雜質的方式在半導體部分22 上的半導體基底3中形成半導體部分M。請參照圖5，在淺溝槽隔離18上形成層間介電層 20，并在層間介電層20中形成開口 44與開口 45。接著，移除開口 45露出的半導體部分M與半導體部分22以形成如圖6所示的開口 46。請參照圖7，利用自對準金屬硅化方法，在開口 44與開口 46露出的半導體基底3的表面形成金屬硅化層30。在一些實施例中，金屬硅化層30的形成步驟是被省略的。請參照圖8，接著，在開口 44中形成第一金屬層12，并在開口 46中形成第二金屬層14。然后，在第一金屬層12上形成半導體元件16以形成如圖1所示的半導體結構2。第二實施例圖9繪示本發(fā)明第二實施例的半導體結構。圖9與圖1的半導體結構的不同處在于，半導體結構50的半導體元件51是一雙極接面晶體管，且可包括半導體部分52、半導體部分53與半導體部分M。在一實施例中，舉例來說，半導體部分52、半導體部分M具有N 導電型，半導體部分53具有P+導電型，半導體層56具有P-導電型。請參照圖9，由于電阻非常小的第二金屬層57的下表面58是在基底上表面59下方，換句話說，第二金屬層57與半導體元件51是相近的，且因此之間的電阻是小的，亦即， 第二金屬層57與半導體元件51之間的電壓降可為小的。因此，外部電壓能有效率地通過第二金屬層57傳送至半導體元件51例如雙極接面晶體管以驅動半導體元件75，并提升操作速度。在實施例中，基底上表面59與第二金屬層57的下表面58之間的第三距離D32可大于1000埃。基底上表面59與淺溝槽隔離77的下表面79之間的第四距離D42可為500 埃至4000埃。第三距離D32減掉第四距離D42可等于-1500埃至3000埃。第三實施例圖10繪示本發(fā)明第三實施例的半導體結構。圖10與圖1的半導體結構的不同處在于，半導體結構60具有半導體部分62。半導體部分62是在第二金屬層84的下方。在一實施例中，舉例來說，半導體部分62與半導體部分70為N導電型，且半導體部分62的摻雜濃度(N+)是大于半導體部分70的摻雜濃度(N)。此外，半導體結構60也具有蝕刻停止層63，設置于淺溝槽隔離64與層間介電層65之間。蝕刻停止層63可包括氮化硅或氮氧化娃。圖11至圖18繪示如圖10所示的第三實施例的半導體結構60的制作工藝。請參照圖11，在半導體基底66上形成淺溝槽隔離67。請參照圖12，以注入摻雜質的方式在半導體基底66中形成半導體層68與半導體部分70。請參照圖13，以注入摻雜質的方式在半導體部分70上的半導體基底66中形成半導體部分72。請參照圖14，移除部分半導體基底 66以形成開口 74，并以注入摻雜質的方式在開口 74露出的半導體基底66中形成半導體部分62。請參照圖15，在半導體基底66露出的的表面形成金屬硅化層76。請參照圖16，在半導體基底66與淺溝槽隔離67上形成蝕刻停止層63。請參照圖17，在蝕刻停止層63上形成層間介電層65。請參照圖18，移除部分的層間介電層65以形成開口 78與開口 80，然后移除開口 78與開口 80露出的蝕刻停止層63。在移除層間介電層65的步驟中，蝕刻停止層63可避免其下方的材料受到損壞。在實施例中，是以非等向蝕刻法移除蝕刻停止層63，且蝕刻停止層63于垂直方向的蝕刻速度是大于水準方向的蝕刻速度。因此，在蝕刻步驟之后，開口 78 中位于淺溝槽隔離67側壁上的蝕刻停止層63可被保留。然后，分別于開口 80與開口 78 中形成第一金屬層82與第二金屬層84，并在第一金屬層82上形成半導體元件86，以完成如圖10所示的半導體結構60。第四實施例第四實施例的半導體結構的制造方式是與第三實施例大致上類似。其中由于半導體結構具有蝕刻停止層，因此在層間介電層中形成開口的步驟可容許較大的誤差，而不會產生對產品有嚴重影響的缺陷。請參照圖19，在一些實施例中，舉例來說，移除層間介電層 88的蝕刻制作工藝誤差導致開口 90的位置偏移。蝕刻停止層92可保護其下方的材料不被蝕刻損壞。因此最后可形成如圖20所示的半導體結構94。
7
第五實施例圖21繪示本發(fā)明第五實施例的半導體結構。圖21與圖10的半導體結構的不同處在于，半導體結構102的半導體元件104是一雙極接面晶體管，且可包括半導體部分106、 半導體部分108與半導體部分110。在一實施例中，舉例來說，半導體部分106與半導體部分110具有N導電型，半導體部分108具有P+導電型，半導體層114具有P-導電型。第六實施例圖22繪示本發(fā)明第六實施例的半導體結構。圖22與圖20的半導體結構的不同處在于，半導體結構122的半導體元件1 是一雙極接面晶體管，且可包括半導體部分126、 半導體部分128與半導體部分130。在一實施例中，舉例來說，半導體部分126與半導體部分130具有N導電型，半導體部分1 具有P+導電型，半導體層134具有P-導電型。上述半導體元件可視情況適當地調變。舉例來說，二極管可為PN或NP 二極管。雙極接面晶體管可為PNP或NPN雙極接面晶體管。第二金屬層也可與薄膜晶體管(TFT)搭配應用。在本發(fā)明的實施例中，接觸窗是由電阻非常小的第二金屬層形成，第二金屬層的下表面位于半導體基底的基底上表面的下方。因此，第二金屬層與半導體元件之間能產生小的電壓降，故輸入的電壓能有效率地從第二金屬傳送至二極管或雙極接面晶體管以驅動存儲器，并提升操作速度。在制造半導體結構的過程中，可在形成層間介電層之前形成蝕刻停止層。蝕刻停止層可避免其下方的材料受到損壞。因此在層間介電層中形成開口的步驟可容許較大的誤差，且不會對產品有不良的影響。雖然結合以上較佳實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范圍內，可做些許更動與潤飾。因此本發(fā)明的保護范圍應以附上的權利要求所界定的為準。
8
權利要求
1.一種半導體結構，包括半導體基底，包括基底上表面與半導體元件，該半導體元件在該基底上表面下；隔離層，具有相對的一第一側邊與一第二側邊；第一金屬層，設置于該基底上表面上；以及第二金屬層，該第一金屬層與該第二金屬層分別在該第一側邊與該第二側邊上，該第二金屬層的下表面在該基底上表面的下方。
2.如權利要求1所述的半導體結構，其中該第二金屬層包括第一金屬部分與第二金屬部分，該第二金屬部分在該第一金屬部分上，該第一金屬部分具有相對的一第三側邊與一第四側邊，該第二金屬部分具有相對的一第五側邊與一第六側邊，該第三側邊與該第四側邊之間的一第一距離小于該第五側邊與該第六側邊之間的一第二距離。
3.如權利要求1所述的半導體結構，其中該第三側邊與該第五側邊是對齊的。
4.如權利要求1所述的半導體結構，其中，該隔離層包括淺溝槽隔離與層間介電層，該層間介電層設置于該淺溝槽隔離上，該基底上表面與該第二金屬層的下表面之間的一第三距離大于1000埃，該基底上表面與淺溝槽隔離的下表面之間的一第四距離是500埃至4000 埃，該第三距離減掉該第四距離等于-1500埃至3000埃。
5.如權利要求1所述的半導體結構，還包括一金屬硅化層，設置于該半導體基底與該第一金屬層之間，或設置于該半導體基底與該第二金屬層之間。
6.如權利要求1所述的半導體結構，其中該隔離層包括淺溝槽隔離與層間介電層，該半導體結構還包括蝕刻停止層，設置該淺溝槽隔離與該層間介電層之間。
7.一種半導體結構的制造方法，包括提供一半導體基底，該半導體基底包括一基底上表面；在該半導體基底中形成一淺溝槽隔離；在該半導體基底中形成一半導體元件，該半導體元件在該基底上表面下；在該淺溝槽隔離上形成一層間介電層，該淺溝槽隔離與該層間介電層形成一隔離層， 該隔離層具有相對的一第一側邊與一第二側邊；在該基底上表面上形成一第一金屬層；以及形成一第二金屬層，該第一金屬層與該第二金屬層分別在該第一側邊與該第二側邊上，該第二金屬層的下表面在該基底上表面的下方。
8.如權利要求7所述的半導體結構的制造方法，其中該第二金屬層包括第一金屬部分與第二金屬部分，該第二金屬部分在該第一金屬部分上，該第一金屬部分具有相對的一第三側邊與一第四側邊，該第二金屬部分具有相對的一第五側邊與一第六側邊，該第三側邊與該第四側邊之間的一第一距離小于該第五側邊與該第六側邊之間的一第二距離。
9.如權利要求7所述的半導體結構的制造方法，其中該基底上表面與該第二金屬層的下表面之間的一第三距離大于1000埃，該基底上表面與淺溝槽隔離的下表面之間的一第四距離是500埃至4000埃，該第三距離減掉該第四距離等于-1500埃至3000埃。
10.如權利要求7所述的半導體結構的制造方法，還包括在該淺溝槽隔離上形成該層間介電層之前，形成一蝕刻停止層于該半導體基底與該淺溝槽隔離上；在該淺溝槽隔離上形成該層間介電層之后，移除一部分該層間介電層以于該層間介電層中形成一開口 ；以及移除該開口露出的該蝕刻停止層。
全文摘要
本發(fā)明公開一種半導體結構及其制造方法。該半導體結構包括一半導體基底、一隔離層、一第一金屬層與一第二金屬層。半導體基底包括一基底上表面與一半導體元件。半導體元件在基底上表面下。隔離層具有相對的一第一側邊與一第二側邊。第一金屬層設置于基底上表面上。第一金屬層與第二金屬層分別在第一側邊與第二側邊上。第二金屬層的下表面在基底上表面的下方。
文檔編號H01L21/768GK102468267SQ20111007328
公開日2012年5月23日 申請日期2011年3月25日 優(yōu)先權日2010年10月28日
發(fā)明者陳士弘 申請人:旺宏電子股份有限公司