專利名稱:Mos晶體管柵極電阻測(cè)試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體測(cè)試技術(shù),特別涉及一種量化柵極電阻對(duì)器件特性影響的測(cè)試結(jié)構(gòu)。
背景技術(shù):
隨著MOS (Metal-Oxide-Semiconductor,金屬氧化物半導(dǎo)體)晶體管尺寸的縮小,柵極電阻對(duì)MOS晶體管特性的影響逐漸增大,特別是在45納米及以下工藝,在MOS晶體管模型建立時(shí)需要將該因素引入??紤]柵極電阻對(duì)MOS晶體管特性的影響時(shí),MOS晶體管的模型如圖2所示,主要是在MOS晶體管柵極上加一個(gè)電阻元件Rg,該電阻元件Rg可表示為MOS晶體管的溝道長(zhǎng)度 L、溝道寬度W、溫度T的函數(shù)Rg = Func (W,L,T)。但基于現(xiàn)有技術(shù),無(wú)法直觀地得到該電阻元件Rg的函數(shù)式中的各系數(shù)。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),利用該MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),能較直觀地得到考慮柵極電阻對(duì)MOS晶體管特性的影響時(shí),MOS晶體管的模型中的電阻元件Rg的函數(shù)式中的各系數(shù)。為解決上述技術(shù)問(wèn)題,本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),包括m組MOS晶體管;每一組MOS晶體管包括n個(gè)不同溝道寬度的MOS晶體管;同一組MOS晶體管具有相同溝道長(zhǎng)度;不同組MOS晶體管具有不同溝道長(zhǎng)度;各MOS晶體管的類型相同;m、n為正整數(shù)。第e組MOS晶體管的溝道長(zhǎng)度Le = Lmin+e* A L, Lmin為最小溝道長(zhǎng)度,A L為溝道長(zhǎng)度差值,e為大于等于0小于等于m-1的整數(shù)。同一組MOS晶體管中第f 個(gè)MOS晶體管的溝道寬度Wf =評(píng)^+押八評(píng)^^為最小溝道寬度,AW為溝道寬度差值,f 為大于等于0小于等于n-1的整數(shù)。各組MOS晶體管的溝道長(zhǎng)度可以小于等于0. 5um。各MOS晶體管的溝道寬度可以大于等于lum??梢匀彡3。同一組MOS晶體管可以定義在同一條多晶硅。同一組MOS晶體管可以沿溝道寬度方向排成一列。每個(gè)MOS晶體管的柵極、源極和襯底共接。同一組中的n個(gè)MOS晶體管,其源、漏端有源區(qū)的寬度相同。 同一組中的n個(gè)MOS晶體管,其襯底端引出的有源區(qū)距離源、漏端有源區(qū)的間距相同。同一組中的η個(gè)MOS晶體管,其柵極引出端多晶硅距離源、漏端有源區(qū)的間距相同。各MOS晶體管各端的金屬利用多層金屬堆疊。各MOS晶體管的溝道到阱的兩側(cè)邊界的距離相同。各MOS晶體管的溝道到阱的兩側(cè)邊界的距離大于等于10um。各MOS晶體管的類型同為N型或同為P型。所述MOS晶體管柵極電阻測(cè)試結(jié)構(gòu)放置于硅片上的測(cè)試芯片內(nèi)或劃片槽區(qū)域。本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),可以通過(guò)測(cè)試獲得各溝道長(zhǎng)度的η個(gè)不 同溝道寬度的P型或N型MOS晶體管的電參數(shù)特性(閾值電壓Vth,飽和電流Idsat)和柵極電阻之間的實(shí)測(cè)關(guān)系曲線,利用所述測(cè)試獲得的各溝道長(zhǎng)度的η個(gè)不同溝道寬度的P型或N型MOS晶體管的電參數(shù)特性(閾值電壓Vth,飽和電流Idsat)和柵極電阻之間的實(shí)測(cè)關(guān)系曲線,通過(guò)擬合可以提取到該P(yáng)型或N型MOS晶體管的模型中的電阻元件Rg的函數(shù)式Rg = Func (ff,L,T)中的各系數(shù)。利用本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),可以直觀地得到,考慮柵極電阻對(duì)MOS晶體管特性的影響時(shí),MOS晶體管的模型中的電阻元件Rg的函數(shù)式中的各系數(shù),從而得到MOS晶體管的模型中電阻元件Rg的具體函數(shù)式,以量化柵極電阻對(duì)MOS晶體管器件特性的影響。
下面結(jié)合附圖及具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)ー步詳細(xì)說(shuō)明。圖I是本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu)的同一組MOS晶體管ー實(shí)施例示意圖;圖2是考慮柵極電阻對(duì)MOS晶體管特性的影響時(shí)的MOS晶體管的模型示意圖。
具體實(shí)施例方式本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),包括H^iMOS晶體管,每ー組MOS晶體管包括η個(gè)不同溝道寬度的MOS晶體管,同一組MOS晶體管具有相同溝道長(zhǎng)度,不同組MOS晶體管具有不同溝道長(zhǎng)度,各MOS晶體管的類型相同(同為N型或同為P型),m、n為正整數(shù);第e組MOS晶體管的溝道長(zhǎng)度Le為L(zhǎng)e = Lmin+e* Δ L, Lmin為最小溝道長(zhǎng)度,AL為溝道長(zhǎng)度差值,e為大于等于O小于等于m-1的整數(shù),即各組MOS晶體管的溝道長(zhǎng)度分別為
L0 = Lmin, L1 = Lmin+AL, L2 = Lmin+2 Δ L, ......,Lnri = Lmin+ (m-1) AL ;各組 MOS 晶體管的
溝道長(zhǎng)度以遵守設(shè)計(jì)規(guī)則為度,選取短溝道器件,一較佳實(shí)施例,各組MOS晶體管的溝道長(zhǎng)度小于等于O. 5um;同一組MOS晶體管中的η個(gè)MOS晶體管,第f個(gè)MOS晶體管的溝道寬度Wf為Wf=Wmin+f*AW,Wmin為最小溝道寬度,AW為溝道寬度差值,f為大于等于O小于等于η-l的整數(shù),即屬于同一組的η個(gè)MOS晶體管的溝道寬度分別為=Wtl = Wmin,W1 = Wmin+Aff, W2 =Wmin+2Aff,……,Wlri = Wmin+(n-1) Aff ;M0S晶體管的溝道寬度選取以消除窄溝道效應(yīng)為度,一較佳實(shí)施例,各MOS晶體管的溝道寬度大于等于Ium ;一較佳實(shí)施例,同一組MOS晶體管如圖I所示,包括n(n彡3)個(gè)MOS晶體管;同一組的該n個(gè)MOS晶體管利用同一條多晶硅來(lái)定義,具有相同的溝道長(zhǎng)度、不同溝道寬度;同一組的該具有相同溝道長(zhǎng)度不同溝道寬度的n個(gè)MOS晶體管沿溝道寬度方向排成一列;每個(gè)MOS晶體管的柵極、源極和襯底共接;同一組中的所述n個(gè)MOS晶體管,其源、漏端有源區(qū)101的寬度相同,其襯底端引出的有源區(qū)205距離源、漏端有源區(qū)101的間距相同,其柵極201引出端多晶硅102距離源、漏端有源區(qū)101的間距相同;其源、漏端有源區(qū)101上有盡可能多的通孔103 ;各皿)5晶體管各端的金屬104利用多層金屬堆疊,以盡可能減小連線電阻,各MOS晶體管的溝道106(即源、漏端有源區(qū)101與多晶硅的交疊處)到阱的兩側(cè)邊界100的距離相同并盡量遠(yuǎn),例如大于等于IOum ;各組MOS晶體管的結(jié)構(gòu)除溝道長(zhǎng)度外,其它形狀構(gòu)造特征都一致;為了以消除工藝的面內(nèi)影響,每一組MOS晶體管利用同一條多晶硅來(lái)定義。本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),可以放置于硅片上的測(cè)試芯片內(nèi)或劃片槽區(qū)域。本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),可以通過(guò)測(cè)試獲得各溝道長(zhǎng)度的n個(gè)不 同溝道寬度的P型或N型MOS晶體管的電參數(shù)特性(閾值電壓Vth,飽和電流Idsat)和柵極電阻之間的實(shí)測(cè)關(guān)系曲線,利用所述測(cè)試獲得的各溝道長(zhǎng)度的n個(gè)不同溝道寬度的P型或N型MOS晶體管的電參數(shù)特性(閾值電壓Vth,飽和電流Idsat)和柵極電阻之間的實(shí)測(cè)關(guān)系曲線,通過(guò)擬合可以提取到該P(yáng)型或N型MOS晶體管的模型中的電阻元件Rg的函數(shù)式Rg = Func (ff,L,T)中的各系數(shù)。利用本發(fā)明的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),可以直觀地得到,考慮柵極電阻對(duì)MOS晶體管特性的影響時(shí),MOS晶體管的模型中的電阻元件Rg的函數(shù)式中的各系數(shù),從而得到MOS晶體管的模型中電阻元件Rg的具體函數(shù)式,以量化柵極電阻對(duì)MOS晶體管器件特性的影響。
權(quán)利要求
1.ー種MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,包括m組MOS晶體管; 每ー組MOS晶體管包括η個(gè)不同溝道寬度的MOS晶體管; 同一組MOS晶體管具有相同溝道長(zhǎng)度; 不同組MOS晶體管具有不同溝道長(zhǎng)度; 各MOS晶體管的類型相同; m、η為正整數(shù)。
2.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,第e組MOS晶體管的溝道長(zhǎng)度Le = Lmin+e* Δ L, Lmin為最小溝道長(zhǎng)度,Δ L為溝道長(zhǎng)度差值,e為大于等于O小于等于m-Ι的整數(shù)。
3.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,同一組MOS晶體管中第f個(gè)MOS晶體管的溝道寬度Wf = Wmin+f* Λ W,Wmin為最小溝道寬度,Λ W為溝道寬度差值,f為大于等于O小于等于η-l的整數(shù)。
4.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,各組MOS晶體管的溝道長(zhǎng)度小于等于O. 5um。
5.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,各MOS晶體管的溝道寬度大于等于lum。
6.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,η> 3。
7.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,同一組MOS晶體管定義在同一條多晶娃。
8.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,同一組MOS晶體管沿溝道寬度方向排成一列。
9.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,每個(gè)MOS晶體管的柵極、源極和襯底共接。
10.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,同一組中的η個(gè)MOS晶體管,其源、漏端有源區(qū)的寬度相同。
11.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,同一組中的η個(gè)MOS晶體管,其襯底端引出的有源區(qū)距離源、漏端有源區(qū)的間距相同。
12.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在干,同一組中的η個(gè)MOS晶體管,其柵極引出端多晶硅距離源、漏端有源區(qū)的間距相同。
13.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,各MOS晶體管各端的金屬利用多層金屬堆疊。
14.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,各MOS晶體管的溝道到阱的兩側(cè)邊界的距離相同。
15.根據(jù)權(quán)利要求14所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,各MOS晶體管的溝道到阱的兩側(cè)邊界的距離大于等于lOum。
16.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,各MOS晶體管的類型同為N型或同為P型。
17.根據(jù)權(quán)利要求I所述的MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),其特征在于,所述MOS晶體管柵極電阻測(cè)試結(jié)構(gòu)放置于硅片上的測(cè)試芯片內(nèi)或劃片槽區(qū)域。
全文摘要
本發(fā)明公開(kāi)了一種MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),包括m組MOS晶體管;每一組MOS晶體管包括n個(gè)不同溝道寬度的MOS晶體管;同一組MOS晶體管具有相同溝道長(zhǎng)度;不同組MOS晶體管具有不同溝道長(zhǎng)度;各MOS晶體管的類型相同。利用該MOS晶體管柵極電阻測(cè)試結(jié)構(gòu),能直觀地得到考慮柵極電阻對(duì)MOS晶體管特性的影響時(shí),MOS晶體管的模型中的電阻元件Rg的函數(shù)式中的各系數(shù)。
文檔編號(hào)H01L23/544GK102693959SQ201110072999
公開(kāi)日2012年9月26日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者劉梅, 李平梁 申請(qǐng)人:上海華虹Nec電子有限公司