專利名稱：降低介質(zhì)電容的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路中半導(dǎo)體器件的制備方法，具體 涉及降低器件中各金屬特征之間介質(zhì)層中電容的方法，屬于半導(dǎo)體制造技術(shù)領(lǐng)域。
背景技術(shù)：
集成電路領(lǐng)域所涉及的半導(dǎo)體器件典型的包括器件頂部表面上設(shè)置的若干金屬層，這些金屬層沿垂直方向被介質(zhì)材料的絕緣層(層間介質(zhì)層)彼此隔開。為了在各器件之間提供互連，通常需要多個(gè)金屬布線層和絕緣層間介質(zhì)層的結(jié)構(gòu)。金屬層和層間介質(zhì)層的結(jié)構(gòu)一般使用鑲嵌工藝實(shí)現(xiàn)，其中，刻蝕在層間介質(zhì)層中形成通孔，隨后沉積金屬覆蓋其表面并進(jìn)行拋光，再在金屬層表面覆蓋又一層間介質(zhì)層，從而在刻蝕通孔中形成金屬插塞，實(shí)現(xiàn)相鄰金屬層之間的互連。隨著半導(dǎo)體器件尺寸的不斷縮小，器件性能越來(lái)越受到層間介質(zhì)電容的限制。例如，層間介質(zhì)的電容影響到器件的速度(由金屬層和絕緣層間介質(zhì)層中的RC延遲造成)、器件的AC功耗以及串?dāng)_。層間介質(zhì)的電容根據(jù)材料的介電常數(shù)而變化，在傳統(tǒng)的半導(dǎo)體加工技術(shù)中，采用二氧化硅(介電常數(shù)約為3. 85)，為降低電容對(duì)半導(dǎo)體器件性能的影響，目前已開始采用介電常數(shù)相對(duì)較低的絕緣材料，如氟化二氧化硅、非晶碳、墨玉以及聚合物材料
坐寸。與此同時(shí)，在美國(guó)專利US6413852B1、美國(guó)專利US2005/0062165A1以及中國(guó)專利CN1514478A中均提出了一些大馬士革工藝中在層間介質(zhì)層中形成空氣隙(介電常數(shù)接近
I)以實(shí)現(xiàn)超低介電常數(shù)互連結(jié)構(gòu)的技術(shù)方案，但在上述公開的專利中，均采用先填充介質(zhì)材料形成犧牲層、再釋放形成懸空結(jié)構(gòu)的方法，其工藝較為復(fù)雜，制備成本相對(duì)較高，且在填充、釋放過(guò)程中易造成犧牲層不能完全去除、導(dǎo)線間電短路等問(wèn)題，且上述技術(shù)實(shí)現(xiàn)的懸空結(jié)構(gòu)在去犧牲層孔的封閉過(guò)程工藝難度較大，且在封閉過(guò)程中易在懸空結(jié)構(gòu)(空氣隙)中引入封閉介質(zhì)材料。此外，層間介質(zhì)層的電容不僅包括層間電容，還包括層內(nèi)各金屬插塞或金屬線條之間的電容。隨著半導(dǎo)體器件尺寸的不斷按比例縮小，各金屬線條的長(zhǎng)寬比不斷增大，相鄰線條之間的橫向間隔同時(shí)減小，這都將導(dǎo)致層內(nèi)電容增大。因此，層內(nèi)各線條之間的電容變成了決定互連整體性能的主要因素，將低介電常數(shù)材料引入到各金屬線條之間的空間來(lái)減小層內(nèi)電容成為優(yōu)選方式。不斷減小的層內(nèi)相鄰線條之間的橫向間隔對(duì)上述各專利公開的懸空結(jié)構(gòu)(空氣隙)制備技術(shù)提出了新的挑戰(zhàn)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種在層間介質(zhì)層中形成亞微米尺寸空氣隙的制備方法，降低層間介質(zhì)層的介電常數(shù)，從而降低金屬層之間的層間介質(zhì)電容以及層間介質(zhì)層中相鄰金屬連線之間的層內(nèi)介質(zhì)電容，減小電容對(duì)半導(dǎo)體器件性能的影響。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的降低介質(zhì)電容的方法在表面覆蓋有硼磷硅玻璃BPSG的層間介質(zhì)層上刻蝕形成通孔后，高溫回流使硼磷硅玻璃BPSG層閉合，從而在BPSG下方形成位于層間介質(zhì)層中的空氣隙。進(jìn)一步的，本發(fā)明提供的降低介質(zhì)電容的方法包括以下步驟(I)提供一半導(dǎo)體基底；(2)在半導(dǎo)體基底表面依次沉積層間介質(zhì)層、硼磷硅玻璃層；(3)光刻刻蝕在硼磷硅玻璃層及層間介質(zhì)層上形成通孔；(4)高溫回流，使硼磷硅玻璃層閉合，在其下方形成位于層間介質(zhì)層中的空氣隙。
進(jìn)一步的，半導(dǎo)體基底包括制備完成的半導(dǎo)體器件結(jié)構(gòu)。進(jìn)一步的，層間介質(zhì)層為單層或多層堆棧的疊層結(jié)構(gòu)，其介質(zhì)材料為Si、SiO2,SiN、NSG、氮氧化硅、含碳硅氧化物中的一種或任意幾種的組合。進(jìn)一步的，硼磷硅玻璃BPSG為高硼濃度的介質(zhì)材料，其中硼的摻雜濃度為3% 11%。進(jìn)一步的,在回流過(guò)程中，所使用的回流溫度彡900°C,回流時(shí)間彡25min。進(jìn)一步的，制備形成的空氣隙的特征尺寸為0 0. 5iim。本發(fā)明的技術(shù)效果是，利用高硼濃度BPSG的回流特性和膜流動(dòng)性，采用常規(guī)半導(dǎo)體工藝在集成電路結(jié)構(gòu)的層間介質(zhì)層中引入亞微米尺寸的空氣隙，得到低介電常數(shù)的層間介質(zhì)，從而進(jìn)一步降低金屬層之間的層間介質(zhì)電容以及層間介質(zhì)層中相鄰金屬連線之間的層內(nèi)介質(zhì)電容，減小電容對(duì)半導(dǎo)體器件性能的影響。此外，本發(fā)明提供的降低介質(zhì)電容的方法制備簡(jiǎn)單，不增加額外的工藝步驟，具有較低的工藝成本。


圖I為本發(fā)明提供的降低介質(zhì)電容方法步驟流程圖；圖2 圖4為本發(fā)明提供的降低介質(zhì)電容方法各步驟剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。圖I為本發(fā)明提供的降低介質(zhì)電容方法步驟流程圖。如圖I所示，本具體實(shí)施方式
提供的降低介質(zhì)電容的方法包括以下步驟步驟SI :提供一半導(dǎo)體基底100。該步驟中，半導(dǎo)體基底100包括制備完成的半導(dǎo)體器件結(jié)構(gòu)，還可以包括已形成的一層或多層互連結(jié)構(gòu)，其上還需進(jìn)一步沉積一層或多層互連結(jié)構(gòu)，具有一層或多層層間介質(zhì)層結(jié)構(gòu)。步驟S2 :依次沉積層間介質(zhì)層110、硼磷硅玻璃層120。該步驟中，如圖2a所示，層間介質(zhì)層110的介質(zhì)材料為Si、Si02、SiN、NSG、氮氧化硅、含碳硅氧化物中的一種或任意幾種的組合。隨著半導(dǎo)體器件尺寸的不斷減小，層間介質(zhì)層Iio的材料優(yōu)選為低介電常數(shù)的介質(zhì)材料，以降低介質(zhì)電容。層間介質(zhì)層110的制備工藝可以為化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或熱氧化方法等。本具體實(shí)施方式
中，層間介質(zhì)層110可以為單層結(jié)構(gòu)，也可以為多層堆棧的疊層結(jié)構(gòu)。
該步驟中，如圖2a所示，硼磷硅玻璃BPSG層120覆蓋層間介質(zhì)層110表面，其制備工藝通常選用化學(xué)氣相沉積(CVD)方法。常壓化學(xué)氣相沉積的BPSG薄膜中B、P含量(質(zhì)量百分比)對(duì)BPSG的性能有著顯著影響，沉積率通常隨B含量的增加而增加；iP含量由0至I %時(shí)沉積率突然降低，隨后隨P含量的增加無(wú)顯著變化。蝕刻率則隨B含量的增加而降低，隨P含量的增加而增加。最為重要的是，BPSG薄膜具有回流特性和良好的膜流動(dòng)性，B含量對(duì)回流效果的影響顯著強(qiáng)于P含量的影響，每增加1%的B，玻璃軟化溫度降低約40°C，過(guò)高過(guò)低的B、P含量都會(huì)產(chǎn)生異常，在3% B、5% P含量下BPSG薄膜性能最優(yōu)。本具體實(shí)施方式
中，BPSG層120選用的BPSG為高B濃度的介質(zhì)材料，其中B的摻雜濃度為3 % 11%，BPSG 層 120 的厚度22000A。作為最佳實(shí)施方式,如圖2b所不,層間介質(zhì)層110為疊層結(jié)構(gòu),包括娃介質(zhì)層IlOa和NSG介質(zhì)層110b，其中，NSG介質(zhì)層IlOb采用PETEOS沉積制備，BPSG層120中B的摻雜濃度為5 %，BPSG層120的厚度為3000A。 步驟S3 :光刻刻蝕形成通孔200。該步驟中，如圖3a所示，首先采用旋涂工藝在硼磷硅玻璃BPSG層120表面形成光刻膠層210，然后采用曝光、顯影工藝處理該光刻膠層210，去除設(shè)定區(qū)域上的光刻膠，形成光刻膠開口。此處光刻膠開口的尺寸即為制備得到的空氣隙特征尺寸，本具體實(shí)施方式
中，光刻膠開口尺寸<0.5 iim，作為最佳實(shí)施方式，光刻膠開口尺寸(即空氣隙特征尺寸)為0. 4 u m0該步驟中，如圖3b所示，以光刻膠層210為掩膜，刻蝕BPSG層120和層間介質(zhì)層110，將光刻膠層210上的開口圖案轉(zhuǎn)移到BPSG層120和層間介質(zhì)層110上，得到通孔200(即制備得到的空氣隙)。本具體實(shí)施方式
中，圖形化轉(zhuǎn)移過(guò)程為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，可通過(guò)干法刻蝕或濕法腐蝕方法完成。作為最佳實(shí)施方式，如圖3b所示，圖形化過(guò)程中，刻蝕/腐蝕層間介質(zhì)層110至暴露出半導(dǎo)體基底100表面，即制備得到的通孔(空氣隙)200貫穿全部層間介質(zhì)層110。作為可選實(shí)施方式，圖形化過(guò)程中，刻蝕/腐蝕一部分層間介質(zhì)層110，即制備得到的通孔(空氣隙)200位于層間介質(zhì)層110中。步驟S4 :高溫回流，使BPSG層120閉合。該步驟中，如圖4a所示，首先去除作為掩膜的光刻膠層210，暴露出BPSG層120表面。本具體實(shí)施方式
中，該步驟還包括常規(guī)的清洗、烘干等工藝，以確保結(jié)構(gòu)表面，特別是通孔200處無(wú)雜質(zhì)且保持干燥。該步驟中，如圖4b所示，高溫回流使得BPSG層120閉合，從而使通孔200成為封閉的、位于層間介質(zhì)層110內(nèi)的空氣隙200。本具體實(shí)施方式
中，回流過(guò)程在熔爐內(nèi)進(jìn)行，為使得BPSG層120完全閉合形成封閉的空氣隙200且不對(duì)半導(dǎo)體器件產(chǎn)生其他影響，回流溫度通常> 900°C，回流時(shí)間> 25min。作為最佳實(shí)施方式，高溫回流的溫度為1000°C，回流時(shí)間為30min。本具體實(shí)施方式
中，空氣隙200的位置及數(shù)量可根據(jù)器件制備需求及版圖涉及靈活設(shè)置。此外，本具體實(shí)施方式
還包括在層間介質(zhì)層110中形成金屬插塞的過(guò)程，以及在空氣隙及金屬插塞制備完成后，繼續(xù)沉積金屬互連結(jié)構(gòu)、上層層間介質(zhì)層等過(guò)程。本具體實(shí)施方式
提供的降低介質(zhì)電容的方法利用高B濃度BPSG的回流特性實(shí)現(xiàn)刻蝕窗口封閉，BPSG層120還可起到集成電路制備過(guò)程中鈍化層的作用，從而得到位于層間介質(zhì)層110內(nèi)的具有亞微米尺寸的空氣隙200，使層間介質(zhì)層110具有更低的介電常數(shù)，從而進(jìn)一步降低金屬層之間的層間介質(zhì)電容以及層間介質(zhì)層中相鄰金屬連線之間的層內(nèi)介質(zhì)電容，減小電容對(duì)半導(dǎo)體器件性能的影響。
本具體實(shí)施方式
提供的降低介質(zhì)電容的方法可用于制備先進(jìn)的微電子器件，特別適用于具有多層互連結(jié)構(gòu)、希望降低層間介質(zhì)電容及層間介質(zhì)層內(nèi)相鄰連接線條之間電容的結(jié)構(gòu)，其在降低層間介質(zhì)層介電常數(shù)的同時(shí)，可保持采用常規(guī)硅、二氧化硅等材料的結(jié)構(gòu)優(yōu)點(diǎn)，免除沉積其他低介電常數(shù)介質(zhì)材料的復(fù)雜工藝及其對(duì)半導(dǎo)體器件結(jié)構(gòu)的影響。 在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書中所述的具體實(shí)施例。
權(quán)利要求
1.一種降低介質(zhì)電容的方法,其特征在于，在表面覆蓋硼磷娃玻璃的層間介質(zhì)層上刻蝕形成通孔后，高溫回流使得所述硼磷硅玻璃層閉合，在其下方形成位于層間介質(zhì)層中的空氣隙。
2.根據(jù)權(quán)利要求I所述的降低介質(zhì)電容的方法，其特征在于，包括以下步驟 (1)提供一半導(dǎo)體基底； (2)在所述半導(dǎo)體基底表面依次沉積層間介質(zhì)層、硼磷硅玻璃層； (3)光刻刻蝕在所述硼磷硅玻璃層及層間介質(zhì)層上形成通孔； (4)高溫回流，使所述硼磷硅玻璃層閉合，在其下方形成位于層間介質(zhì)層中的空氣隙。
3.根據(jù)權(quán)利要求2所述的降低介質(zhì)電容的方法，其特征在于，所述半導(dǎo)體基底包括制備完成的半導(dǎo)體器件結(jié)構(gòu)。
4.根據(jù)權(quán)利要求2所述的降低介質(zhì)電容的方法，其特征在于，所述層間介質(zhì)層為單層或多層堆棧的疊層結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4所述的降低介質(zhì)電容的方法，其特征在于，所述層間介質(zhì)層的介質(zhì)材料為Si、SiO2, SiN, NSG、氮氧化硅、含碳硅氧化物中的一種或任意幾種的組合。
6.根據(jù)權(quán)利要求2所述的降低介質(zhì)電容的方法，其特征在于，所述硼磷硅玻璃層為高硼濃度的介質(zhì)材料。
7.根據(jù)權(quán)利要求6所述的降低介質(zhì)電容的方法，其特征在于，所述硼磷硅玻璃層中硼的摻雜濃度為3% 11%。
8.根據(jù)權(quán)利要求2所述的降低介質(zhì)電容的方法，其特征在于，所述回流過(guò)程中溫度≥900°C，回流時(shí)間≥25分鐘。
9.根據(jù)權(quán)利要求2所述的降低介質(zhì)電容的方法，其特征在于，所述硼磷硅玻璃層的厚度厚度22000A。
10.根據(jù)權(quán)利要求I 9所述的降低介質(zhì)電容的方法，其特征在于，所述空氣隙的特征尺寸為0 0. 5 Ii m。
全文摘要
一種降低介質(zhì)電容的方法，屬于半導(dǎo)體制造技術(shù)領(lǐng)域，在表面覆蓋有硼磷硅玻璃BPSG的層間介質(zhì)層上刻蝕形成通孔后，高溫回流使硼磷硅玻璃BPSG層閉合，從而在BPSG下方形成位于層間介質(zhì)層中的空氣隙。本發(fā)明利用高B濃度BPSG的回流特性和膜流動(dòng)性，采用常規(guī)半導(dǎo)體工藝在集成電路結(jié)構(gòu)的層間介質(zhì)層中引入亞微米尺寸的空氣隙，得到低介電常數(shù)的層間介質(zhì)，從而進(jìn)一步降低金屬層之間的層間介質(zhì)電容以及層間介質(zhì)層中相鄰金屬連線之間的層內(nèi)介質(zhì)電容，減小電容對(duì)半導(dǎo)體器件性能的影響。此外，本發(fā)明提供的降低介質(zhì)電容的方法制備簡(jiǎn)單，不增加額外的工藝步驟，具有較低的工藝成本。
文檔編號(hào)H01L21/3105GK102637628SQ20111003559
公開日2012年8月15日 申請(qǐng)日期2011年2月10日 優(yōu)先權(quán)日2011年2月10日
發(fā)明者克里絲, 劉憲周, 張怡 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司