專利名稱：一種無載體柵格陣列ic芯片封裝件的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電子信息自動化元器件制造技術(shù)領(lǐng)域，涉及一種IC芯片封裝件，具體涉及一種無載體無引腳柵格陣列IC芯片封裝件。
背景技術(shù)：
LGA (Land Grid Array)封裝是柵格陣列封裝，以層壓基片為基礎(chǔ)的精細(xì)間距芯片級封裝。LGA用金屬觸點式封裝技術(shù)取代了過去的PGA (Pin Grid Array，針腳柵格陣列)是一種跨越性技術(shù)革命。PGA (針腳柵格陣列)封裝技術(shù)一般使用陶瓷基板、PCB基板或BT基板，并且版圖結(jié)構(gòu)設(shè)計較為復(fù)雜，使用陶瓷基板、PCB基板或BT基板材料成本高，并且基板生產(chǎn)合格率低、制造周期較長，散熱效果不好。
發(fā)明內(nèi)容為了克服上述現(xiàn)有的PGA (針腳柵格陣列)技術(shù)中存在的框架版圖結(jié)構(gòu)設(shè)計較為復(fù)雜，合格率低，致使材料成本高的問題，本實用新型提供一種省去了復(fù)雜的版圖設(shè)計，采用銅引線框架(L/F)良率高，材料成本較低，并且制造周期短的一種扁平無載體無引腳柵格陳列IC芯片封裝件。本實用新型采用下述技術(shù)方案解決其技術(shù)問題一種無載體柵格陣列IC芯片封裝件，包括內(nèi)引腳、IC芯片、焊盤、鍵合線及塑封體，所述內(nèi)引腳在封裝件正面設(shè)為多排矩陣式，背面為外露的多排近似正方形的圓形鍍金觸點；所述內(nèi)引腳上面為IC芯片I，內(nèi)引腳和IC芯片I之間由膠膜片粘接，IC芯片I上的焊盤通過鍵合線與內(nèi)引腳相連，所述塑封體包圍膠膜片、IC芯片I、鍵合線及內(nèi)引腳邊緣，構(gòu)成電路整體。所述多排矩陣式內(nèi)引腳設(shè)為A、B、C三排引腳，其中A排設(shè)有3個內(nèi)引腳，分別為Al、A2、A3，B排左邊2個內(nèi)引腳Bi、B2連在一起，右邊設(shè)1個單獨的內(nèi)引腳B3, C排設(shè)有3個單獨的內(nèi)引腳C1、C2、C3。所述外露的多排近似正方形的圓形鍍金觸點為所述封裝件背面A排引腳上設(shè)有3個大小相同近似正方形的圓形獨立引腳觸點al、a2、a3 ；B排也設(shè)有3個近似正方形的圓形獨立觸點bl、b2、b3 ；其中的左上角成0. 10X45°斜角，其斜角正對的A排觸點為該電路Pin 1腳；C排也設(shè)有3個大小相同的近似正方形圓形獨立觸點cl、c2、c3。所述封裝件有單芯片封裝形式；所述封裝件有多芯片封裝形式；所述封裝件設(shè)有雙芯片堆疊封裝形式，在原IC芯片I上端設(shè)有另一 IC芯片II，IC芯片I和IC芯片II之間設(shè)有膠膜片粘接，原IC芯片I上的焊盤通過鍵合線與內(nèi)引腳相連，原IC芯片I上的另一焊盤再利用芯片與芯片間鍵合線與其上端的IC芯片II相連，構(gòu)成電路的電流和信號通道，塑封體包圍膠膜片、IC芯片、鍵合線、內(nèi)引腳邊緣，構(gòu)成電路整體。本實用新型采用近似正方形的圓球狀陣列觸點，結(jié)構(gòu)簡單靈活，散熱效果好。銅引線框架(L/F)成品率高并且材料利用率高，降低了材料成本。采用引線框架(L/F)代替陶瓷基板、PCB基板或BT基板，省去了復(fù)雜的版圖設(shè)計，設(shè)計制造周期較短，加快了試制生產(chǎn)進(jìn)程，促使產(chǎn)品提早上市，取得市場先機(jī)。
圖1為本發(fā)明IC芯片封裝件的單芯片結(jié)構(gòu)示意圖；圖2為圖1的俯視圖；圖3為圖1的仰視圖；圖4為本發(fā)明IC芯片封裝件的堆疊封裝的實施例結(jié)構(gòu)示意圖；圖5為圖4的俯視圖；圖6為圖4的仰視圖；圖7為本發(fā)明IC芯片封裝件的多芯片封裝的實施例結(jié)構(gòu)示意圖；圖8為圖7的俯視圖；圖9為圖7的仰視圖。圖中，1.第一列引腳(凸點)，2.第二列引腳(凸點)，3.第三列引腳(凸點)，4.第四列引腳(凸點)；5.膠膜片，6. IC芯片I，7.鍵合線，8.塑封體，9. IC芯片II，10.芯片與芯片間鍵合線，11.第二膠膜片。
具體實施方式
以下結(jié)合附圖對本實用新型進(jìn)行詳細(xì)說明。一種無載體柵格陣列IC芯片封裝件，包括內(nèi)引腳，膠膜片，IC芯片(單、雙)，多條鍵合線，塑封體，外露的多排近似正方形的圓形鍍金觸點。該封裝引線框架無載體，在內(nèi)引腳上面是芯片，內(nèi)引腳和芯片之間用膠膜片5粘貼，如果是堆疊封裝，在原IC芯片I 6上端設(shè)有另一 IC芯片II 9，IC芯片I 6和IC芯片II 9之間由膠膜片5粘接，IC芯片I 6上的焊盤通過鍵合線7與內(nèi)引腳相連，IC芯片I 6上的另一焊盤通過芯片與芯片間鍵合線10與IC芯片II 9相連，塑封體包圍膠膜片、IC芯片、鍵合線、內(nèi)引腳邊緣，構(gòu)成電路整體。塑封體包圍了膠膜片、IC芯片、鍵合線、內(nèi)引腳邊緣，構(gòu)成電路整體。并且，塑封體對多條鍵合線、IC芯片和近似正方形的圓形鍍金觸點起到保護(hù)和支撐作用。最底層膠膜片上的IC芯片全靠內(nèi)引腳支撐。該封裝件有單芯片封裝、多芯片封裝、堆疊封裝形式。本實用新型的多排矩陣式內(nèi)引腳為A、B、C三排引腳，其中A排設(shè)有3個內(nèi)引腳，分別為六1^2^3』排左邊2個內(nèi)引腳附、82連在一起，右邊設(shè)1個單獨的內(nèi)引腳B3，C排設(shè)有3個單獨的內(nèi)引腳Cl、C2、C3。外露的多排近似正方形的圓形鍍金觸點為封裝件背面A排引腳上設(shè)有3個大小相同近似正方形的圓形獨立引腳觸點al、a2、a3 ；b排也設(shè)有3個近似正方形的圓形獨立觸點bl、l32、b3，其中Μ的左上角成0. 10X45°斜角，其斜角正對的A排觸點為該電路Pin 1腳；C排也設(shè)有3個大小相同的近似正方形圓形獨立觸點cl、c2、c3。本實用新型的典型三排圓形鍍金觸點(NLGA9)封裝件的外形尺寸如下(mm)塑封體長度1. 50 士0.05 ；塑封體寬度1. 50 士0. 05塑封體厚度0. 75士0. 05安裝高度0. 02士0. 01[0030]引腳寬度0. 25士0. 05引腳厚度0. 20REF引腳間距0.50BSC本實用新型采用無載體的矩陣式多觸點引線框架，是一種無載體的矩陣式多觸點框架。由于該封裝用無載體的引線框架(L/F)，后固化、打印、包裝同普通QFN生產(chǎn)，其余工序生產(chǎn)方法如下A.單芯片封裝1、減薄、劃片先將晶圓減薄到150 μ m 200 μ m,清洗干凈并烘干后，背面貼上膠膜片，去掉減薄膠膜。然后將貼有膠膜片的晶圓切成單個芯片，只劃透膠膜層，不劃保護(hù)層。2、上芯采用NLGA9L專用框架和膠膜片，在專用上芯機(jī)上，引線框架自動傳送到上芯機(jī)軌道，將芯片自動放置到Bi、B2內(nèi)引腳和B3、Al、A2、A3、Cl、C2、C3其余幾個內(nèi)引腳邊緣。即對典型三排引腳來說，由于NLGA框架無載體，帶膠膜片的芯片粘在B排雙引腳(如NLGA9L, B1，B2、B3)和其余幾個弓|腳(如NLGA9L，Al、A2、A3、Cl、C2、C3)的邊緣，通過烘烤達(dá)到牢固性粘貼。3、壓焊由于IC芯片I 6粘在內(nèi)引腳上，IC芯片I 6上焊盤距離內(nèi)引腳焊點較近，不能按正常QFN鍵合工藝，只能采用短焊線低弧度鍵合，其壓焊參數(shù)如下預(yù)熱溫度130°C，加熱溫度150°C。第一焊點，芯片上的焊盤，焊接時間(ms) :3 10 ；第一焊點焊接力(mN) 100 150 (—般QFN壓焊120 300)；第一焊點焊接功率(%) 15 沘；第二焊點，內(nèi)引線腳，焊接時間(ms) :4 10 ；第二焊點(內(nèi)引線腳)焊接力(mN) 450 800 ( —般QFN壓焊600 1000)第二焊點，內(nèi)引線腳，功率(%) 110 160 ；最小焊線長度(mm) :0. 5 0. 6，一般QFN產(chǎn)品0. 6 0. 8。4、塑封由于鍵合采用短焊線低弧度鍵合，且焊線拉得相對較緊，不能按正常QFN塑封工藝塑封，采用CEL9220環(huán)保塑封料，經(jīng)DOE (Design Of Experiment實驗設(shè)計，簡稱DOE)試驗，最后確定其塑封工藝參數(shù)如下；模具溫度(°C) :175士 10 ；合模壓力(MPa) ；40 120.注塑壓強(qiáng)(Ton) :0· 80 1. 80 ；注塑時間(sec) :10士2 ；固化時間(sec) :90士30。后固化150(°C )，7h。5、打印按常規(guī)QFN激光打印工藝。6、電鍍引線框架采用鍍金觸點，不需要電鍍。[0059]7、切割采用本產(chǎn)品NLGA-Ol (3排引腳)/02 (多排引腳)專用切割夾具，按正常QFN切割工藝切割。B.雙芯片堆疊封裝雙芯片堆疊封裝的減薄、劃片，打印，切割與單芯片封裝相同，矩陣式鍍金觸點，不用電鍍。1、減薄、劃片先將晶圓減薄到ΙΟΟμπι 150μπι，清洗干凈并烘干后，背面貼上膠膜片，去掉減薄膠膜。然后將貼有膠膜片的晶圓切成單個芯片，根據(jù)減薄后晶圓厚度+膠膜片的膠膜厚度調(diào)整劃片深度參數(shù)，只劃透膠膜層，不劃保護(hù)層。2、上芯在膠膜片專用上芯機(jī)上，將芯片自動放置到相應(yīng)L/F內(nèi)引腳設(shè)置位置上，加熱后IC芯片I 6粘在中間排內(nèi)引腳和其余幾個內(nèi)引腳邊緣。對典型四排引腳來說，由于NLGA框架無載體，帶膠膜片的芯片粘在B排和C排引腳(如NLGA16L，B2、B3、C2、C3)的邊緣。完成全部第一次上芯后，采用同樣方法，將IC芯片II 9粘在B4和C4引腳上，通過烘烤達(dá)到牢固性粘貼。3、壓焊由于IC芯片I 6粘在內(nèi)引腳上，焊盤距離內(nèi)引腳焊點較近，另外，雙芯片堆疊封裝，IC芯片II 9粘在IC芯片I 6上，IC芯片II 9與IC芯片I 6之間還要焊線，所以，只能采用短引線低弧度焊線和反向打線。其壓焊參數(shù)如下預(yù)熱溫度130°C，加熱溫度150°C。第一焊點(芯片上的焊盤)焊接時間(ms) :3 10 ；第一焊點焊接力(mN) :100 150 (—般QFN壓焊120 300)；第一焊點焊接功率(%) 15 沘；第二焊點(內(nèi)引線腳)焊接時間(ms) :4 10 ；第二焊點(內(nèi)引線腳)焊接力(mN) 450 800 ( —般QFN壓焊600 1000)第二焊點(內(nèi)引線腳)功率(%) :110 160 ；最小焊線長度(mm) :0. 5 0. 6，一般QFN產(chǎn)品0. 6 0. 8。4、塑封由于雙芯片堆疊封裝，IC芯片II 9與IC芯片I 6之間還要焊線，塑封的注塑過程，塑封料流動和沖線與單芯片差別較大，要通過工藝試驗，不斷調(diào)整和優(yōu)化注塑工藝參數(shù)才能達(dá)到塑封不沖絲、不斷線和無離層的最佳結(jié)果。塑封工藝參數(shù)如下；模具溫度(°C) :175士 10 ；合模壓力(MPa) ；40 120.注塑壓強(qiáng)(Ton) :0· 80 1. 33 ；注塑時間(sec) :10士2 ；固化時間(sec) :90士30。后固化150°C，7h。C.多芯片封裝多芯片封裝的減薄、劃片，打印，切割與單芯片封裝相同，矩陣式引線框架采用鍍金觸點，不需要電鍍。1、上芯在膠膜片專用上芯機(jī)上，將芯片自動放置到相應(yīng)L/F內(nèi)引腳設(shè)置位置上，加熱后IC芯片I 6粘在中間排內(nèi)引腳和其余幾個內(nèi)引腳邊緣。對典型四排引腳來說，由于NLGA框架無載體，帶膠膜片的IC芯片I 6粘在B排和C排引腳(如NLGA16L :B2、B3和C2、C3)上，帶膠膜片的IC芯片II 9粘在B4和C4引腳的邊緣。2、壓焊由于IC芯片I 6粘在內(nèi)引腳上，IC芯片上焊盤距離內(nèi)引腳焊點較近，不能按正常QFN鍵合工藝，只能采用短引線低弧度焊線和反向打線。其壓焊參數(shù)如下預(yù)熱溫度130°C，加熱溫度150°C。第一焊點(芯片上的焊盤)焊接時間(ms) :3 10 ；第一焊點焊接力(mN) 100 150 (—般QFN壓焊120 300)；第一焊點焊接功率(%) 15 沘；第二焊點(內(nèi)引線腳)焊接時間(ms) :4 10 ；第二焊點(內(nèi)引線腳)焊接力(mN) 450 800 ( —般QFN壓焊600 1000)第二焊點(內(nèi)引線腳)功率(%) :110 160 ；最小焊線長度(mm) :0. 5 0. 6，一般QFN產(chǎn)品0. 6 0. 8。3、塑封由于雙芯片堆疊封裝，IC芯片II 9與IC芯片I 6之間還要焊線，塑封的注塑過程，塑封料流動和沖線與單芯片差別較大，要通過工藝試驗，不斷調(diào)整和優(yōu)化注塑工藝參數(shù)才能達(dá)到塑封不沖絲、不斷線和無離層的最佳結(jié)果。其塑工藝參數(shù)如下模具溫度(°C) :175士 10 ；合模壓力(MPa) ；40 120 ；注塑壓強(qiáng)(Ton) :0. 80 1. 33 ；注塑時間(sec) :10士2 ；固化時間(sec) :90士30。后固化150°C，7h。
權(quán)利要求1.一種無載體柵格陣列IC芯片封裝件，包括內(nèi)引腳、IC芯片、焊盤、鍵合線及塑封體，其特征在于所述內(nèi)引腳在封裝件正面設(shè)為多排矩陣式，背面為外露的多排近似正方形的圓形鍍金觸點；所述內(nèi)引腳上面為IC芯片I (6)，內(nèi)引腳和IC芯片I (6)之間由膠膜片(5)粘接，IC芯片I (6)上的焊盤通過鍵合線(7)與內(nèi)引腳相連，所述塑封體(8)包圍膠膜片(5)、IC芯片I (6)、鍵合線(7)及內(nèi)引腳邊緣，構(gòu)成電路整體。
2.根據(jù)權(quán)利要求1所述的一種無載體柵格陣列IC芯片封裝件，其特征在于所述多排矩陣式內(nèi)引腳設(shè)為A、B、C三排引腳，其中A排設(shè)有3個內(nèi)引腳，分別為A1、A2、A3，B排左邊2個內(nèi)引腳B1、B2連在一起，右邊設(shè)1個單獨的內(nèi)引腳B3，C排設(shè)有3個單獨的內(nèi)引腳Cl、C2、C3 ο
3.根據(jù)權(quán)利要求1所述的一種無載體柵格陣列IC芯片封裝件，其特征在于所述外露的多排近似正方形的圓形鍍金觸點為所述封裝件背面A排引腳上設(shè)有3個大小相同近似正方形的圓形獨立弓I腳觸點al、a2、a3 ;B排也設(shè)有3個近似正方形的圓形獨立觸點b 1、1^2、b3，其中1^2的左上角成0. 10X45°斜角，其斜角正對的A排觸點為該電路Pin 1腳；C排也設(shè)有3個大小相同的近似正方形圓形獨立觸點cl、c2、c3。
4.根據(jù)權(quán)利要求1所述的一種無載體柵格陣列IC芯片封裝件，其特征在于所述封裝件設(shè)有單芯片封裝形式。
5.根據(jù)權(quán)利要求1所述的一種無載體柵格陣列IC芯片封裝件，其特征在于所述封裝件設(shè)有多芯片封裝形式。
6.根據(jù)權(quán)利要求1所述的一種無載體柵格陣列IC芯片封裝件，其特征在于所述封裝件設(shè)有雙芯片堆疊封裝形式，在原IC芯片I (6)上端設(shè)有另一 IC芯片II (9)，IC芯片I (6)和IC芯片II (9)之間設(shè)有膠膜片(5)粘接，IC芯片I (6)上的焊盤通過鍵合線(7)與內(nèi)引腳相連，IC芯片I (6)上的另一焊盤通過芯片與芯片間鍵合線(10)與IC芯片II (9)相連，構(gòu)成電路的電流和信號通道，塑封體包圍膠膜片、IC芯片、鍵合線、內(nèi)引腳邊緣，構(gòu)成電路整體。
專利摘要一種無載體柵格陣列IC芯片封裝件，包括內(nèi)引腳、IC芯片、焊盤、鍵合線及塑封體，所述內(nèi)引腳在封裝件正面設(shè)為多排矩陣式，背面為外露的多排近似正方形的圓形鍍金觸點；所述內(nèi)引腳上面為IC芯片，內(nèi)引腳和IC芯片之間由膠膜片粘接，IC芯片上的焊盤通過鍵合線與內(nèi)引腳相連，所述塑封體包圍膠膜片、IC芯片、鍵合線及內(nèi)引腳邊緣，構(gòu)成電路整體。本實用新型采用近似正方形的圓球狀陣列觸點，結(jié)構(gòu)簡單靈活，散熱效果好。銅引線框架(L/F)成品率高并降低了材料成本。采用引線框架(L/F)代替陶瓷基板、PCB基板或BT基板，省去了復(fù)雜的版圖設(shè)計，設(shè)計制造周期較短,加快了試制生產(chǎn)進(jìn)程，促使產(chǎn)品提早上市，取得市場先機(jī)。
文檔編號H01L23/495GK202339913SQ20102062748
公開日2012年7月18日 申請日期2010年11月26日 優(yōu)先權(quán)日2010年11月26日
發(fā)明者何文海, 慕蔚, 王新軍, 郭小偉 申請人:天水華天科技股份有限公司