專利名稱：電子組裝及其儲存裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型有關(guān)于一種電子組裝及其應(yīng)用，且特別有關(guān)于一種適用于通用串行總 線(Universal Serial Bus, USB)架構(gòu)的電子組裝及其應(yīng)用。
背景技術(shù)：
通用串行總線3.0 (USB 3.0)是一種從USB 2. 0所發(fā)展出來的信號傳輸規(guī)格，其傳 輸速率可達到5G bps，而傳統(tǒng)USB 2. 0的傳輸速率則僅有480M bps。目前USB 3. 0電連接 器已確定可相容于USB 2.0電連接器，意即USB 3.0采用了與USB 2.0相同的電連接器結(jié) 構(gòu)，并增加了多根用來提供USB 3.0功能的接腳。因此，在基于USB 2.0的電連接器結(jié)構(gòu)下， 需要提出USB 3. 0電連接器結(jié)構(gòu)，以符合需求。

實用新型內(nèi)容本實用新型提供一種電子組裝及其應(yīng)用，其結(jié)構(gòu)較為精簡，且可節(jié)省電子組裝的 制造成本。本實用新型提供一種電子組裝，其包括一線路板以及多個接腳。線路板具有一疊 合層以及多個接墊。疊合層具有一表面。接墊包括一對差動信號接墊，且這對差動信號接 墊配置于疊合層的表面上。接腳分別焊接至線路板。接腳包括一對第一差動信號接腳以及 一對第二差動信號接腳。本實用新型所述的電子組裝，該對第一差動信號接腳以及該對第二差動信號接腳 所支持的傳輸速度高于該對差動信號接墊所支持的傳輸速度。本實用新型所述的電子組裝，該疊合層包括至少一圖案化金屬層，其中最接近該 表面的圖案化金屬層形成所述接墊。本實用新型所述的電子組裝，該線路板具有多個貫孔，所述貫孔貫穿該疊合層，且 所述接腳分別焊接至所述貫孔中。本實用新型所述的電子組裝，所述接墊還包括一接地接墊與一電源接墊，該接地 接墊與該電源接墊配置于該疊合層的該表面上，且分別位于該對差動信號接墊的側(cè)邊；所 述接腳還包括一接地接腳，位于該對第一差動信號接腳與該對第二差動信號接腳之間。本實用新型所述的電子組裝，該對差動信號接墊為一對傳送/接收差動信號端D+ 及D-；該對第一差動信號接腳為一對傳送差動信號端Tx+及Tx-；該對第二差動信號接腳為一 對接收差動信號端Rx+及民―。本實用新型所述的電子組裝，還包括一絕緣殼體，其中所述接腳的局部封裝于該 絕緣殼體中。本實用新型更提供一種儲存裝置，其包括一線路板、多個接腳、一控制芯片以及一 儲存芯片。線路板包括一疊合層以及多個接墊。疊合層具有一表面。接墊包括一對差動信 號接墊，且這對差動信號接墊配置于疊合層的表面上。接腳分別焊接至線路板。接腳包括 一對第一差動信號接腳以及一對第二差動信號接腳?？刂菩酒惭b至線路板的疊合層。儲
4存芯片安裝至線路板的疊合層。本實用新型所述的儲存裝置，該控制芯片位于該疊合層的該表面上或內(nèi)埋于該疊 合層中。本實用新型所述的儲存裝置，該儲存芯片位于該疊合層的該表面上或內(nèi)埋于該疊 合層中。本實用新型所述的儲存裝置，該對第一差動信號接腳以及該對第二差動信號接腳 所支持的傳輸速度高于該對差動信號接墊所支持的傳輸速度。本實用新型所述的儲存裝置，該疊合層包括至少一圖案化金屬層，其中最接近該 表面的圖案化金屬層形成所述接墊。本實用新型所述的儲存裝置，該線路板具有多個貫孔，所述貫孔貫穿該疊合層，且 所述接腳分別焊接至所述貫孔中。本實用新型所述的儲存裝置，所述接墊還包括一接地接墊與一電源接墊，該接地 接墊與該電源接墊配置于該疊合層的該表面上，且分別位于該對差動信號接墊的側(cè)邊；所 述接腳還包括一接地接腳，位于該對第一差動信號接腳與該對第二差動信號接腳之間。本實用新型所述的儲存裝置，該對差動信號接墊為一對傳送/接收差動信號端D+ 及D-；該對第一差動信號接腳為一對傳送差動信號端Tx+及Tx-；該對第二差動信號接腳為一 對接收差動信號端Rx+及民―。本實用新型所述的儲存裝置，還包括一絕緣殼體，其中所述接腳的局部封裝于該 絕緣殼體中?；谏鲜觯捎诒緦嵱眯滦偷碾娮咏M裝及其應(yīng)用是通過線路板的最接近疊合層的 表面的圖案化金屬層直接形成多個接墊，因此本實用新型的電子組裝的結(jié)構(gòu)較為精簡，可 節(jié)省電子組裝的制造成本。

圖IA為本實用新型的一實施例的一種電子組裝的示意圖。圖IB為圖IA的電子組裝的局部剖面示意圖。圖IC為本實用新型所適用的插座連接器的示意圖。圖ID為圖IC的插座連接器的局部剖面示意圖。圖IE為圖IA的接腳封裝于絕緣殼體內(nèi)的示意圖。圖2A為圖IC的插座連接器插接至圖IA的電子組裝的示意圖。圖2B為圖IC的插座連接器插接至圖IA的電子組裝的局部剖面示意圖。圖3A為本實用新型的一實施例的儲存裝置的方塊示意圖。圖3B至圖3G為本實用新型的多個實施例的儲存裝置的剖面示意圖。
具體實施方式
為讓本實用新型的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附 圖式作詳細(xì)說明如下。本實用新型所提出的電子組裝可適用于USB 3.0架構(gòu)。在本實用新型應(yīng)用于USB 3. 0架構(gòu)中，相較現(xiàn)有的USB 2. 0以及USB3. 0適用的線路板而言，本實用新型是通過最接近線路板表面的圖案化金屬層直接形成多個接墊，這些接墊例如是支持USB 1.0架構(gòu)或 USB 2.0架構(gòu)的接墊。此外，本實用新型于線路板上也包括多接接腳，其例如是五根支持 USB 3.0架構(gòu)的接腳，其中四根接腳用于一傳送差動信號對(transmitting differential signalpair) 一 &ΙΙζ 言號胃(receiving differential signal pair), MHiIHii 腳則用于接地功能。簡言之，本實用新型的電子組裝是將支持不同架構(gòu)的接墊與接腳進行 整合以精簡于同一個線路板上。以下將利用多個不同的實施例來分別且詳細(xì)說明電子組裝 的設(shè)計。圖IA為本實用新型的一實施例的一種電子組裝的示意圖。圖IB為圖IA的電子 組裝的局部剖面示意圖。圖IC為本實用新型所適用的插座連接器的示意圖。圖ID為圖 IC的插座連接器的局部剖面示意圖。請先同時參考圖IA與圖1C，在本實施例中，電子組裝 100適用于連接至一插座連接器10，此插座連接器10例如是支持USB 3. 0架構(gòu)的插座連接 器10。此處所述的電子組裝100與插座連接器10相連接的部分可視為一插頭端(Plug)， 而插座連接器10可視為一插座端(Receptacle)。詳細(xì)來說，請先參考圖IC與圖1D，本實施例所述的可應(yīng)用于USB 3. 0架構(gòu)的插座 連接器10包括一接腳列20及另一與接腳列20相并排的接腳列30。接腳列20包括一對差 動信號接腳22、另一對差動信號接腳24及一位于這兩對差動信號接腳22及24之間的接地 接腳26。在本實施例中，這對差動信號接腳22例如為USB 3. 0架構(gòu)中的一對接收差動信號 接腳端Rx+及Rf，其接收來自插頭端的傳送差動信號接腳端Tx+及Tx-的信號；而另一對差 動信號接腳24例如為USB 3. 0架構(gòu)中的一對傳送差動信號接腳端Tx+及Tx-，其傳送信號至 插頭端的接收差動信號接腳端Rx+及Rx_。接腳列30包括一接地接腳32、一電源接腳34及 一對位于接地接腳32及電源接腳34之間的差動信號接腳36。此外，這對差動信號接腳36 例如為可支持USB 1.0架構(gòu)或USB 2.0架構(gòu)的一對傳送/接收差動信號接腳端D+及D_。請參考圖IA與圖1B，本實施例的電子組裝100包括一線路板110以及多個接腳 120。線路板110具有一疊合層112、多個貫孔114以及多個接墊116。在本實施例中，疊合 層112具有一表面112a，且此疊合層112例如是由多個介電層112b以及多個與介電層交互 疊合的圖案化金屬層112c所構(gòu)成，其中這些圖案化金屬層112c可通過導(dǎo)孔(via) 112d而 彼此電性連接。這些貫孔114貫穿疊合層112。這些接墊116包括一對差動信號接墊116a、 一接地接墊116b以及一電源接墊116c。這對差動信號接墊116a、接地接墊116b與電源接 墊116c皆配置于疊合層112的表面112a上，且這對差動信號接墊116a位于接地接墊116b 與電源接墊116c之間。值得一提的是，本實施例的這些接墊116是由最接近疊合層112的 表面112a的一圖案化金屬層112c所形成。這些接腳120分別焊接至線路板110的這些貫孔114中，其中這些接腳120包括 一對第一差動信號接腳122、一對第二差動信號接腳124以及一接地接腳126。這對第一差 動信號接腳122與這對第二差動信號接腳124在疊合層112的表面112a的正投影與這對 差動信號接墊116a于疊合層112的表面112a上的正投影不重疊。也就是說，這對第一差 動信號接腳122、這對第二差動信號接腳124以及這對差動信號接墊116a呈交錯排列。此 外，接地接腳126位于這對第一差動信號接腳122與這對第二差動信號接腳124之間。在本實施例中，這對差動信號接墊116a例如為支持USB 1.0架構(gòu)或USB 2. 0架構(gòu)
6的一對傳送/接收差動信號端D+及D—。一般來說，傳送/接收差動信號端(D+及D_)為一 半雙功傳輸模式，亦即信號的傳送或接收只能擇一進行。意即，當(dāng)進行數(shù)據(jù)傳送時，就無法 進行數(shù)據(jù)接收，而當(dāng)進行數(shù)據(jù)接收時，就無法進行數(shù)據(jù)傳送。此外，這對第一差動信號接腳122例如為USB 3. 0架構(gòu)中的一對傳送差動信號端 Tx+及Tx-，而這對第二差動信號接腳124為USB 3. 0架構(gòu)中的一對接收差動信號端R/及Rx_。 在USB 3.0架構(gòu)中，傳送差動信號端(Tx+及Tx-)與接收差動信號端(民+及艮―)為一全雙功 傳輸模式，亦即信號的傳送或接收可以直接進行。在此必須說明的是，這對第一差動信號接 腳122以及這對第二差動信號接腳124所支持的傳輸速度高于這對差動信號接墊116a所 支持的傳輸速度。在本實施例中，這些接腳120的一端形狀例如是一倒勾狀(reversed hook shape)，但本實用新型并不以此為限。于其他實施例中，這些接腳120的一端形狀亦可是一 突出狀(protrudentshape)。然而，本實用新型并不限定這些接腳120的形態(tài)，雖然此處所 提及的這些接腳120為分別獨立的構(gòu)件，且分別焊接至線路板110的這些貫孔114中。請參考圖IE的實施例中，亦可通過一絕緣殼體150將這些接腳120的局部封裝于 絕緣殼體150中。也就是說，可先將分別獨立的這些接腳120通過絕緣殼體150而結(jié)合成 一體的結(jié)構(gòu)。之后，再將此一體的結(jié)構(gòu)焊接至線路板110上，以助于縮短焊接前定位這些接 腳120的時間。此外，于另一未繪示的實例中，線路板110亦可不具有這些貫孔114，而這些接腳 120是以表面安裝(surface mount)的方式焊接至線路板110上。另外，于又一未繪示的 實例中，線路板110亦可僅具有部份這些貫孔114，而部份這些接腳120焊接至線路板110 的這些貫孔114中，而剩下的其他接腳120則以表面安裝的方式焊接至線路板110上。因 此，此處所述的這些接腳120的形態(tài)僅為舉例說明之用，而非限定本實用新型所欲涵蓋的 樣態(tài)。圖2A為圖IC的插座連接器插接至圖IA的電子組裝的示意圖。圖2B為圖IC的 插座連接器插接至圖IA的電子組裝的局部剖面示意圖。請同時參考圖2A與圖2B，當(dāng)插座 連接器10連接至電子組裝100時，接腳列20的這對差動信號接腳22分別直接接觸這些接 腳120的這對第一差動信號接腳122，而這對差動信號接腳24分別直接接觸這些接腳120 的這對第二差動信號接腳124，且接地接腳26直接接觸接地接腳126。接腳列30的接地接 腳32直接接觸接地接墊116b，電源接腳34直接接觸電源接墊116c，而這對差動信號接腳 36分別直接接觸這對差動信號接墊116a。由于插座連接器10可直接接觸由線路板110所 構(gòu)成的這些接墊116，因此可維持高速信號通道的品質(zhì)。簡言之，由于本實施例的電子組裝100是將可支持USB架構(gòu)(例如:USB 1. 0或USB 2. 0架構(gòu))的這些接墊116設(shè)置于線路板110的疊合層112的表面112a上，而將支持另一 USB架構(gòu)(例如USB3.0架構(gòu))的這些接腳120分別焊接至線路板110的這些貫孔114中。 如此一來，支持不同架構(gòu)的這些接墊116與這些接腳120可進行整合以精簡于同一個線路 板110上，并且這些接腳120所支持的傳輸速度高于這些接墊116所支持的傳輸速度。此外，通過線路板110的最接近疊合層112的表面112a的圖案化金屬層112c直 接形成多個可支持USB架構(gòu)的接墊116，因此除了可同時支持具有不同架構(gòu)的插座連接器 10夕卜，本實施例的電子組裝100的結(jié)構(gòu)也較為精簡，制作上也較為簡便，而可節(jié)省電子組裝100的制造成本。在一實施例中，本實施例的電子組裝100可應(yīng)用于一種儲存裝置，特別是一種薄 型、卡片式的儲存裝置(例如薄型存儲卡)。由于本實用新型利用線路板110的最接近疊 合層112的表面112a的圖案化金屬層112c直接形成多個可支持USB架構(gòu)的接墊116，因 此整個電子組裝100的體積較小且較輕薄，而方便使用者隨身攜帶。使用者可以通過電子 組裝100的插頭端(Plug)連接至另一電子裝置的插座端(Rec印tacle)，而可隨時進行數(shù) 據(jù)存取。此外，這對差動信號接墊116a、這對第一差動信號接腳122、這對第二差動信號接 腳124分別與控制芯片電性連接，以作為信號傳遞之用。以下將利用多個不同的實施例來 分別說明儲存裝置IOOa IOOg的結(jié)構(gòu)設(shè)計。下述實施例沿用前述實施例的元件標(biāo)號與部分內(nèi)容，其中采用相同的標(biāo)號來表示 相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參照前述實 施例，于下述實施例中不再重復(fù)贅述。圖3A為本實用新型的一實施例的儲存裝置的方塊示意圖。請參考圖3A，本實施例 的儲存裝置IOOa與前述實施例的電子組裝100相似，其主要的差異在于本實施例的儲存 裝置IOOa還包括一安裝至線路板110的控制芯片130a以及一安裝至線路板110的儲存芯 片140a，其中控制芯片130a與儲存芯片140a彼此電性連接，以作為信號傳遞之用。詳細(xì)來 說，在本實施例中，控制芯片130a例如是用來控制儲存芯片140a的存取的芯片，其中儲存 芯片140a的類型例如是與非門快閃存儲器(NAND Flash)，但非限定于此。圖3B至圖3G為本實用新型的多個實施例的儲存裝置的剖面示意圖。請先參考圖 3B，在本實施例中，儲存芯片140b例如是堆疊于控制芯片130b上，而控制芯片130b通過線 路板110的疊合層112中的這些圖案化金屬層(未繪示)而電性連接至這些接腳120(圖 3B中僅示意地繪示一個第一差動信號接腳122)與這些接墊116(圖3B中僅示意地繪示一 個接地接墊116b)。在此必須說明的是，于其他未繪示的實施例中，控制芯片130b亦可通過 導(dǎo)孔(未繪示)以及這些圖案化金屬層而電性連接至這些接腳120與這些接墊116。值得一提的是，本實用新型并不限定控制芯片130b與儲存芯片140b的位置。舉 例而言，于其他實施例中，請參考圖3C，控制芯片130c與儲存芯片140c亦可分別獨立地內(nèi) 埋于線路板110內(nèi)。請參考圖3D，控制芯片130d與儲存芯片140d亦可分別獨立地配置于線路板110 的疊合層112的表面112a上。請參考圖3E，儲存芯片140e堆疊于控制芯片130e上，且儲存芯片140e與控制芯 片130e內(nèi)埋于線路板110內(nèi)。請參考圖3F，控制芯片130f配置于線路板110的疊合層112的表面112a上，而儲 存芯片140f內(nèi)埋于線路板110內(nèi)。請參考圖3G，儲存芯片140g配置于線路板110的疊合層112的表面112a上，而控 制芯片130g內(nèi)埋于線路板110內(nèi)。此處所述的這些控制芯片130a至130g與這些儲存芯片140a至140g的位置僅為 舉例說明之用，而非限定本實用新型所欲涵蓋的樣態(tài)。綜上所述，由于本實用新型的電子組裝及其應(yīng)用是通過線路板的表面的圖案化金 屬層直接形成多個支持USB架構(gòu)(例如USB 1.0或USB 2. 0架構(gòu))的接墊，并且焊接上多
8個支持另一 USB架構(gòu)(例如USB 3. 0架構(gòu))的接腳，因此除了可同時支持具有不同USB架 構(gòu)的插座連接器外，本實用新型的電子組裝的結(jié)構(gòu)也較為精簡，可節(jié)省電子組裝的制造成 本。此外，插座連接器的部分接腳可直接接觸本實用新型的電子組裝中由線路板所構(gòu)成的 多個接墊，因此可維持高速信號通道的品質(zhì)。以上所述僅為本實用新型較佳實施例，然其并非用以限定本實用新型的范圍，任 何熟悉本項技術(shù)的人員，在不脫離本實用新型的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的 改進和變化，因此本實用新型的保護范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。附圖中符號的簡單說明如下10 插座連接器20 接腳列22 差動信號接腳24:差動信號接腳26 接地接腳30 接腳列32 接地接腳34 電源接腳36 差動信號接腳100 電子組裝IOOa IOOg 儲存裝置110:線路板112:疊合層112a:表面112b:介電層112c:圖案化金屬層112d:導(dǎo)孔114:貫孔Il6:接墊116a:差動信號接墊116b:接地接墊116c:電源接墊I2O 接腳122:第一差動信號接腳124 第二差動信號接腳126 接地接腳130a 130g 控制芯片140a 140g 儲存芯片150 絕緣殼體。
9
權(quán)利要求一種電子組裝，其特征在于，包括一線路板，包括一疊合層以及多個接墊，其中該疊合層具有一表面，而所述接墊包括一對差動信號接墊，且該對差動信號接墊配置于該疊合層的該表面上；以及多個接腳，焊接至該線路板，其中所述接腳包括一對第一差動信號接腳以及一對第二差動信號接腳。
2.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該對第一差動信號接腳以及該對第 二差動信號接腳所支持的傳輸速度高于該對差動信號接墊所支持的傳輸速度。
3.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該疊合層包括至少一圖案化金屬層， 其中最接近該表面的圖案化金屬層形成所述接墊。
4.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該線路板具有多個貫孔，所述貫孔貫 穿該疊合層，且所述接腳分別焊接至所述貫孔中。
5.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，所述接墊還包括一接地接墊與一電 源接墊，該接地接墊與該電源接墊配置于該疊合層的該表面上，且分別位于該對差動信號 接墊的側(cè)邊；所述接腳還包括一接地接腳，位于該對第一差動信號接腳與該對第二差動信 號接腳之間。
6.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該對差動信號接墊為一對傳送/接收 差動信號端D+及D—；該對第一差動信號接腳為一對傳送差動信號端Tx+及Tx-；該對第二差 動信號接腳為一對接收差動信號端Rx+及Rx_。
7.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，還包括一絕緣殼體，其中所述接腳的 局部封裝于該絕緣殼體中。
8.一種儲存裝置，其特征在于，包括一線路板，包括一疊合層以及多個接墊，其中該疊合層具有一表面，而所述接墊包括一 對差動信號接墊，且該對差動信號接墊配置于該疊合層的該表面上；多個接腳，焊接至該線路板，其中所述接腳包括一對第一差動信號接腳以及一對第二 差動信號接腳；一控制芯片，安裝至該線路板的該疊合層；以及一儲存芯片，安裝至該線路板的該疊合層。
9.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，該控制芯片位于該疊合層的該表面 上或內(nèi)埋于該疊合層中。
10.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，該儲存芯片位于該疊合層的該表面 上或內(nèi)埋于該疊合層中。
11.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，該對第一差動信號接腳以及該對第 二差動信號接腳所支持的傳輸速度高于該對差動信號接墊所支持的傳輸速度。
12.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，該疊合層包括至少一圖案化金屬 層，其中最接近該表面的圖案化金屬層形成所述接墊。
13.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，該線路板具有多個貫孔，所述貫孔 貫穿該疊合層，且所述接腳分別焊接至所述貫孔中。
14.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，所述接墊還包括一接地接墊與一電 源接墊，該接地接墊與該電源接墊配置于該疊合層的該表面上，且分別位于該對差動信號接墊的側(cè)邊；所述接腳還包括一接地接腳，位于該對第一差動信號接腳與該對第二差動信 號接腳之間。
15.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，該對差動信號接墊為一對傳送/接 收差動信號端D+及D—；該對第一差動信號接腳為一對傳送差動信號端Tx+及Tx-；該對第二 差動信號接腳為一對接收差動信號端Rx+及Rx_。
16.根據(jù)權(quán)利要求8所述的儲存裝置，其特征在于，還包括一絕緣殼體，其中所述接腳 的局部封裝于該絕緣殼體中。
專利摘要一種電子組裝及其儲存裝置，電子組裝包括一線路板以及多個接腳。線路板包括一疊合層以及多個接墊。疊合層具有一表面。接墊包括一對差動信號接墊，且這對差動信號接墊配置于疊合層的表面上。接腳分別焊接至線路板。接腳包括一對第一差動信號接腳以及一對第二差動信號接腳。本實用新型的電子組裝的結(jié)構(gòu)較為精簡，可節(jié)省電子組裝的制造成本。
文檔編號H01R13/40GK201682070SQ20102016518
公開日2010年12月22日 申請日期2010年4月19日 優(yōu)先權(quán)日2010年1月11日
發(fā)明者李勝源 申請人:威盛電子股份有限公司