專利名稱：電子組裝及其儲(chǔ)存裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種電子組裝及其應(yīng)用，且特別有關(guān)于一種適用于通用串行總線 (Universal Serial Bus, USB)架構(gòu)的電子組裝及其應(yīng)用。
背景技術(shù)：
通用串行總線3.0 (USB 3.0)是一種從USB 2. 0所發(fā)展出來(lái)的信號(hào)傳輸規(guī)格，其傳 輸速率可達(dá)到5G bps，而傳統(tǒng)USB 2. 0的傳輸速率則僅有480M bps。目前USB 3. 0電連接 器已確定可相容于USB 2.0電連接器，意即USB 3.0采用了與USB 2.0相同的電連接器結(jié) 構(gòu)，并增加了多根用來(lái)提供USB 3.0功能的接腳。因此，在基于USB 2.0的電連接器結(jié)構(gòu)下， 需要提出USB 3. 0電連接器結(jié)構(gòu)，以符合需求。

發(fā)明內(nèi)容
本發(fā)明提供一種電子組裝及其應(yīng)用，其結(jié)構(gòu)較為精簡(jiǎn)，且可節(jié)省電子組裝的制造 成本。本發(fā)明提供一種電子組裝，其包括一線路板以及多個(gè)接腳。線路板具有一疊合層 以及多個(gè)接墊。疊合層具有一表面。接墊包括一對(duì)差動(dòng)信號(hào)接墊，且這對(duì)差動(dòng)信號(hào)接墊配 置于疊合層的表面上。接腳分別焊接至線路板。接腳包括一對(duì)第一差動(dòng)信號(hào)接腳以及一對(duì) 第二差動(dòng)信號(hào)接腳。本發(fā)明更提供一種儲(chǔ)存裝置，其包括一線路板、多個(gè)接腳、一控制芯片以及一儲(chǔ)存 芯片。線路板包括一疊合層以及多個(gè)接墊。疊合層具有一表面。接墊包括一對(duì)差動(dòng)信號(hào)接 墊，且這對(duì)差動(dòng)信號(hào)接墊配置于疊合層的表面上。接腳分別焊接至線路板。接腳包括一對(duì) 第一差動(dòng)信號(hào)接腳以及一對(duì)第二差動(dòng)信號(hào)接腳?？刂菩酒惭b至線路板的疊合層。儲(chǔ)存芯 片安裝至線路板的疊合層?；谏鲜觯捎诒景l(fā)明的電子組裝及其應(yīng)用是通過(guò)線路板的最接近疊合層的表面 的圖案化金屬層直接形成多個(gè)接墊，因此本發(fā)明的電子組裝的結(jié)構(gòu)較為精簡(jiǎn)，可節(jié)省電子 組裝的制造成本。


圖1A為本發(fā)明的一實(shí)施例的一種電子組裝的示意圖。圖1B為圖1A的電子組裝的局部剖面示意圖。圖1C為本發(fā)明所適用的插座連接器的示意圖。圖1D為圖1C的插座連接器的局部剖面示意圖。圖1E為圖1A的接腳封裝于絕緣殼體內(nèi)的示意圖。圖2A為圖1C的插座連接器插接至圖1A的電子組裝的示意圖。圖2B為圖1C的插座連接器插接至圖1A的電子組裝的局部剖面示意圖。圖3A為本發(fā)明的一實(shí)施例的儲(chǔ)存裝置的方塊示意圖。
圖3B至圖3G為本發(fā)明的多個(gè)實(shí)施例的儲(chǔ)存裝置的剖面示意圖。
具體實(shí)施例方式為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式 作詳細(xì)說(shuō)明如下。本發(fā)明所提出的電子組裝可適用于USB 3.0架構(gòu)。在本發(fā)明應(yīng)用于USB 3. 0架構(gòu) 中，相較現(xiàn)有的USB 2.0以及USB 3.0適用的線路板而言，本發(fā)明是通過(guò)最接近線路板表面 的圖案化金屬層直接形成多個(gè)接墊，這些接墊例如是支持USB 1. 0架構(gòu)或USB2. 0架構(gòu)的接 墊。此外，本發(fā)明于線路板上也包括多接接腳，其例如是五根支持USB 3.0架構(gòu)的接腳，其 中四根接腳用于一傳送差動(dòng)信號(hào)對(duì)(transmitting differential signal pair)及一接收 差動(dòng)信號(hào)對(duì)(receiving differential signal pair)，而第五根接腳則用于接地功能。簡(jiǎn) 言之，本發(fā)明的電子組裝是將支持不同架構(gòu)的接墊與接腳進(jìn)行整合以精簡(jiǎn)于同一個(gè)線路板 上。以下將利用多個(gè)不同的實(shí)施例來(lái)分別且詳細(xì)說(shuō)明電子組裝的設(shè)計(jì)。圖1A為本發(fā)明的一實(shí)施例的一種電子組裝的示意圖。圖1B為圖1A的電子組裝的 局部剖面示意圖。圖1C為本發(fā)明所適用的插座連接器的示意圖。圖1D為圖1C的插座連 接器的局部剖面示意圖。請(qǐng)先同時(shí)參考圖1A與圖1C，在本實(shí)施例中，電子組裝100適用于 連接至一插座連接器10，此插座連接器10例如是支持USB 3.0架構(gòu)的插座連接器10。此 處所述的電子組裝100與插座連接器10相連接的部分可視為一插頭端(Plug)，而插座連接 器10可視為一插座端(Receptacle)。詳細(xì)來(lái)說(shuō)，請(qǐng)先參考圖1C與圖1D，本實(shí)施例所述的可應(yīng)用于USB 3. 0架構(gòu)的插座 連接器10包括一接腳列20及另一與接腳列20相并排的接腳列30。接腳列20包括一對(duì)差 動(dòng)信號(hào)接腳22、另一對(duì)差動(dòng)信號(hào)接腳24及一位于這兩對(duì)差動(dòng)信號(hào)接腳22及24之間的接地 接腳26。在本實(shí)施例中，這對(duì)差動(dòng)信號(hào)接腳22例如為USB 3. 0架構(gòu)中的一對(duì)接收差動(dòng)信號(hào) 接腳端Rx+及Rx_，其接收來(lái)自插頭端的傳送差動(dòng)信號(hào)接腳端Tx+及Tx_的信號(hào)；而另一對(duì)差 動(dòng)信號(hào)接腳24例如為USB 3. 0架構(gòu)中的一對(duì)傳送差動(dòng)信號(hào)接腳端Tx+及Tx_，其傳送信號(hào)至 插頭端的接收差動(dòng)信號(hào)接腳端Rx+及Rx_。接腳列30包括一接地接腳32、一電源接腳34及 一對(duì)位于接地接腳32及電源接腳34之間的差動(dòng)信號(hào)接腳36。此外，這對(duì)差動(dòng)信號(hào)接腳36 例如為可支持USB 1.0架構(gòu)或USB 2.0架構(gòu)的一對(duì)傳送/接收差動(dòng)信號(hào)接腳端D+及D_。請(qǐng)參考圖1A與圖1B，本實(shí)施例的電子組裝100包括一線路板110以及多個(gè)接腳 120。線路板110具有一疊合層112、多個(gè)貫孔114以及多個(gè)接墊116。在本實(shí)施例中，疊合 層112具有一表面112a，且此疊合層112例如是由多個(gè)介電層112b以及多個(gè)與介電層交互 疊合的圖案化金屬層112c所構(gòu)成，其中這些圖案化金屬層112c可通過(guò)導(dǎo)孔(via)112d而 彼此電性連接。這些貫孔114貫穿疊合層112。這些接墊116包括一對(duì)差動(dòng)信號(hào)接墊116a、 一接地接墊116b以及一電源接墊116c。這對(duì)差動(dòng)信號(hào)接墊116a、接地接墊116b與電源接 墊116c皆配置于疊合層112的表面112a上，且這對(duì)差動(dòng)信號(hào)接墊116a位于接地接墊116b 與電源接墊116c之間。值得一提的是，本實(shí)施例的這些接墊116是由最接近疊合層112的 表面112a的一圖案化金屬層112c所形成。這些接腳120分別焊接至線路板110的這些貫孔114中，其中這些接腳120包括一對(duì)第一差動(dòng)信號(hào)接腳122、一對(duì)第二差動(dòng)信號(hào)接腳124以及一接地接腳126。這對(duì)第一差 動(dòng)信號(hào)接腳122與這對(duì)第二差動(dòng)信號(hào)接腳124在疊合層112的表面112a的正投影與這對(duì) 差動(dòng)信號(hào)接墊116a于疊合層112的表面112a上的正投影不重疊。也就是說(shuō)，這對(duì)第一差 動(dòng)信號(hào)接腳122、這對(duì)第二差動(dòng)信號(hào)接腳124以及這對(duì)差動(dòng)信號(hào)接墊116a呈交錯(cuò)排列。此 夕卜，接地接腳126位于這對(duì)第一差動(dòng)信號(hào)接腳122與這對(duì)第二差動(dòng)信號(hào)接腳124之間。在本實(shí)施例中，這對(duì)差動(dòng)信號(hào)接墊116a例如為支持USB 1.0架構(gòu)或USB 2. 0架構(gòu) 的一對(duì)傳送/接收差動(dòng)信號(hào)端D+及D—。一般來(lái)說(shuō)，傳送/接收差動(dòng)信號(hào)端(D+及D_)為一 半雙功傳輸模式，亦即信號(hào)的傳送或接收只能擇一進(jìn)行。意即，當(dāng)進(jìn)行數(shù)據(jù)傳送時(shí)，就無(wú)法 進(jìn)行數(shù)據(jù)接收，而當(dāng)進(jìn)行數(shù)據(jù)接收時(shí)，就無(wú)法進(jìn)行數(shù)據(jù)傳送。此外，這對(duì)第一差動(dòng)信號(hào)接腳122例如為USB3. 0架構(gòu)中的一對(duì)傳送差動(dòng)信號(hào)端 Tx+及Tx-，而這對(duì)第二差動(dòng)信號(hào)接腳124為USB 3. 0架構(gòu)中的一對(duì)接收差動(dòng)信號(hào)端R/及Rx_。 在USB 3.0架構(gòu)中，傳送差動(dòng)信號(hào)端(Tx+及Tx-)與接收差動(dòng)信號(hào)端(民+及艮―)為一全雙功 傳輸模式，亦即信號(hào)的傳送或接收可以直接進(jìn)行。在此必須說(shuō)明的是，這對(duì)第一差動(dòng)信號(hào)接 腳122以及這對(duì)第二差動(dòng)信號(hào)接腳124所支持的傳輸速度高于這對(duì)差動(dòng)信號(hào)接墊116a所 支持的傳輸速度。在本實(shí)施例中，這些接腳120的一端形狀例如是一倒勾狀(reversed hook shape)，但本發(fā)明并不以此為限。于其他實(shí)施例中，這些接腳120的一端形狀亦可是一突出 狀(protrudentshape)。然而，本發(fā)明并不限定這些接腳120的形態(tài)，雖然此處所提及的這 些接腳120為分別獨(dú)立的構(gòu)件，且分別焊接至線路板110的這些貫孔114中。請(qǐng)參考圖IE的實(shí)施例中，亦可通過(guò)一絕緣殼體150將這些接腳120的局部封裝于 絕緣殼體150中。也就是說(shuō)，可先將分別獨(dú)立的這些接腳120通過(guò)絕緣殼體150而結(jié)合成 一體的結(jié)構(gòu)。之后，再將此一體的結(jié)構(gòu)焊接至線路板110上，以助于縮短焊接前定位這些接 腳120的時(shí)間。此外，于另一未繪示的實(shí)例中，線路板110亦可不具有這些貫孔114，而這些接腳 120是以表面安裝(surface mount)的方式焊接至線路板110上。另外，于又一未繪示的實(shí) 例中，線路板110亦可僅具有部份這些貫孔114，而部份這些接腳120焊接至線路板110的 這些貫孔114中，而剩下的其他接腳120則以表面安裝的方式焊接至線路板110上。因此， 此處所述的這些接腳120的形態(tài)僅為舉例說(shuō)明之用，而非限定本發(fā)明所欲涵蓋的樣態(tài)。圖2A為圖IC的插座連接器插接至圖IA的電子組裝的示意圖。圖2B為圖IC的 插座連接器插接至圖IA的電子組裝的局部剖面示意圖。請(qǐng)同時(shí)參考圖2A與圖2B，當(dāng)插座 連接器10連接至電子組裝100時(shí)，接腳列20的這對(duì)差動(dòng)信號(hào)接腳22分別直接接觸這些接 腳120的這對(duì)第一差動(dòng)信號(hào)接腳122，而這對(duì)差動(dòng)信號(hào)接腳24分別直接接觸這些接腳120 的這對(duì)第二差動(dòng)信號(hào)接腳124，且接地接腳26直接接觸接地接腳126。接腳列30的接地接 腳32直接接觸接地接墊116b，電源接腳34直接接觸電源接墊116c，而這對(duì)差動(dòng)信號(hào)接腳 36分別直接接觸這對(duì)差動(dòng)信號(hào)接墊116a。由于插座連接器10可直接接觸由線路板110所 構(gòu)成的這些接墊116，因此可維持高速信號(hào)通道的品質(zhì)。簡(jiǎn)言之，由于本實(shí)施例的電子組裝100是將可支持USB架構(gòu)(例如:USB 1. 0或USB 2. 0架構(gòu))的這些接墊116設(shè)置于線路板110的疊合層112的表面112a上，而將支持另一 USB架構(gòu)(例如USB3.0架構(gòu))的這些接腳120分別焊接至線路板110的這些貫孔114中。如此一來(lái)，支持不同架構(gòu)的這些接墊116與這些接腳120可進(jìn)行整合以精簡(jiǎn)于同一個(gè)線路板110上，并且這些接腳120所支持的傳輸速度高于這些接墊116所支持的傳輸速度。此外，通過(guò)線路板110的最接近疊合層112的表面112a的圖案化金屬層112c直 接形成多個(gè)可支持USB架構(gòu)的接墊116，因此除了可同時(shí)支持具有不同架構(gòu)的插座連接器 10夕卜，本實(shí)施例的電子組裝100的結(jié)構(gòu)也較為精簡(jiǎn)，制作上也較為簡(jiǎn)便，而可節(jié)省電子組裝 100的制造成本。在一實(shí)施例中，本實(shí)施例的電子組裝100可應(yīng)用于一種儲(chǔ)存裝置，特別是一種薄 型、卡片式的儲(chǔ)存裝置(例如薄型存儲(chǔ)卡)。由于本發(fā)明利用線路板110的最接近疊合層 112的表面112a的圖案化金屬層112c直接形成多個(gè)可支持USB架構(gòu)的接墊116，因此整個(gè) 電子組裝100的體積較小且較輕薄，而方便使用者隨身攜帶。使用者可以通過(guò)電子組裝100 的插頭端(Plug)連接至另一電子裝置的插座端(Rec印tacle)，而可隨時(shí)進(jìn)行數(shù)據(jù)存取。此 夕卜，這對(duì)差動(dòng)信號(hào)接墊116a、這對(duì)第一差動(dòng)信號(hào)接腳122、這對(duì)第二差動(dòng)信號(hào)接腳124分別 與控制芯片電性連接，以作為信號(hào)傳遞之用。以下將利用多個(gè)不同的實(shí)施例來(lái)分別說(shuō)明儲(chǔ) 存裝置IOOa IOOg的結(jié)構(gòu)設(shè)計(jì)。下述實(shí)施例沿用前述實(shí)施例的元件標(biāo)號(hào)與部分內(nèi)容，其中采用相同的標(biāo)號(hào)來(lái)表示 相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說(shuō)明。關(guān)于省略部分的說(shuō)明可參照前述實(shí) 施例，于下述實(shí)施例中不再重復(fù)贅述。圖3A為本發(fā)明的一實(shí)施例的儲(chǔ)存裝置的方塊示意圖。請(qǐng)參考圖3A，本實(shí)施例的 儲(chǔ)存裝置IOOa與前述實(shí)施例的電子組裝100相似，其主要的差異在于本實(shí)施例的儲(chǔ)存裝 置IOOa還包括一安裝至線路板110的控制芯片130a以及一安裝至線路板110的儲(chǔ)存芯片 140a，其中控制芯片130a與儲(chǔ)存芯片140a彼此電性連接，以作為信號(hào)傳遞之用。詳細(xì)來(lái)說(shuō)， 在本實(shí)施例中，控制芯片130a例如是用來(lái)控制儲(chǔ)存芯片140a的存取的芯片，其中儲(chǔ)存芯片 140a的類(lèi)型例如是與非門(mén)快閃存儲(chǔ)器(NAND Flash)，但非限定于此。圖3B至圖3G為本發(fā)明的多個(gè)實(shí)施例的儲(chǔ)存裝置的剖面示意圖。請(qǐng)先參考圖3B， 在本實(shí)施例中，儲(chǔ)存芯片140b例如是堆疊于控制芯片130b上，而控制芯片130b通過(guò)線路 板110的疊合層112中的這些圖案化金屬層(未繪示)而電性連接至這些接腳120(圖3B 中僅示意地繪示一個(gè)第一差動(dòng)信號(hào)接腳122)與這些接墊116(圖3B中僅示意地繪示一個(gè) 接地接墊116b)。在此必須說(shuō)明的是，于其他未繪示的實(shí)施例中，控制芯片130b亦可通過(guò)導(dǎo) 孔(未繪示)以及這些圖案化金屬層而電性連接至這些接腳120與這些接墊116。值得一提的是，本發(fā)明并不限定控制芯片130b與儲(chǔ)存芯片140b的位置。舉例而 言，于其他實(shí)施例中，請(qǐng)參考圖3C，控制芯片130c與儲(chǔ)存芯片140c亦可分別獨(dú)立地內(nèi)埋于 線路板110內(nèi)。請(qǐng)參考圖3D，控制芯片130d與儲(chǔ)存芯片140d亦可分別獨(dú)立地配置于線路板110 的疊合層112的表面112a上。請(qǐng)參考圖3E，儲(chǔ)存芯片140e堆疊于控制芯片130e上，且儲(chǔ)存芯片140e與控制芯 片130e內(nèi)埋于線路板110內(nèi)。請(qǐng)參考圖3F，控制芯片130f配置于線路板110的疊合層112的表面112a上，而儲(chǔ) 存芯片140f內(nèi)埋于線路板110內(nèi)。請(qǐng)參考圖3G，儲(chǔ)存芯片140g配置于線路板110的疊合層112的表面112a上，而控制芯片130g內(nèi)埋于線路板110內(nèi)。此處所述的這些控制芯片130a至130g與這些儲(chǔ)存芯片140a至140g的位置僅為舉例說(shuō)明之用，而非限定本發(fā)明所欲涵蓋的樣態(tài)。綜上所述，由于本發(fā)明的電子組裝及其應(yīng)用是通過(guò)線路板的表面的圖案化金屬層 直接形成多個(gè)支持USB架構(gòu)(例如USB 1.0或USB 2. 0架構(gòu))的接墊，并且焊接上多個(gè)支 持另一 USB架構(gòu)(例如:USB 3.0架構(gòu))的接腳，因此除了可同時(shí)支持具有不同USB架構(gòu)的 插座連接器外，本發(fā)明的電子組裝的結(jié)構(gòu)也較為精簡(jiǎn)，可節(jié)省電子組裝的制造成本。此外， 插座連接器的部分接腳可直接接觸本發(fā)明的電子組裝中由線路板所構(gòu)成的多個(gè)接墊，因此 可維持高速信號(hào)通道的品質(zhì)。以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本 項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因 此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下10 插座連接器20 接腳列22 差動(dòng)信號(hào)接腳24 差動(dòng)信號(hào)接腳26 接地接腳30 接腳列32 接地接腳34:電源接腳36 差動(dòng)信號(hào)接腳100 電子組裝IOOa IOOg 儲(chǔ)存裝置110:線路板112:疊合層112a:表面11沘介電層112c:圖案化金屬層112d:導(dǎo)孔114:貫孔116:接墊116a:差動(dòng)信號(hào)接墊116b:接地接墊Il6C:電源接墊120 接腳122 第一差動(dòng)信號(hào)接腳124 第二差動(dòng)信號(hào)接腳126 接地接腳
130a 130g 控制芯片140a 140g 儲(chǔ)存芯片150 絕緣殼體。
權(quán)利要求
一種電子組裝，其特征在于，包括一線路板，包括一疊合層以及多個(gè)接墊，其中該疊合層具有一表面，而所述接墊包括一對(duì)差動(dòng)信號(hào)接墊，且該對(duì)差動(dòng)信號(hào)接墊配置于該疊合層的該表面上；以及多個(gè)接腳，焊接至該線路板，其中所述接腳包括一對(duì)第一差動(dòng)信號(hào)接腳以及一對(duì)第二差動(dòng)信號(hào)接腳。
2.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該對(duì)第一差動(dòng)信號(hào)接腳以及該對(duì)第 二差動(dòng)信號(hào)接腳所支持的傳輸速度高于該對(duì)差動(dòng)信號(hào)接墊所支持的傳輸速度。
3.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該疊合層包括至少一圖案化金屬層， 其中最接近該表面的圖案化金屬層形成所述接墊。
4.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該線路板具有多個(gè)貫孔，所述貫孔貫 穿該疊合層，且所述接腳分別焊接至所述貫孔中。
5.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，所述接墊還包括一接地接墊與一電 源接墊，該接地接墊與該電源接墊配置于該疊合層的該表面上，且分別位于該對(duì)差動(dòng)信號(hào) 接墊的側(cè)邊；所述接腳還包括一接地接腳，位于該對(duì)第一差動(dòng)信號(hào)接腳與該對(duì)第二差動(dòng)信 號(hào)接腳之間。
6.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，該對(duì)差動(dòng)信號(hào)接墊為一對(duì)傳送/接收 差動(dòng)信號(hào)端D+及D—；該對(duì)第一差動(dòng)信號(hào)接腳為一對(duì)傳送差動(dòng)信號(hào)端Tx+及Tx_ ；該對(duì)第二差 動(dòng)信號(hào)接腳為一對(duì)接收差動(dòng)信號(hào)端Rx+及Rx_。
7.根據(jù)權(quán)利要求1所述的電子組裝，其特征在于，還包括一絕緣殼體，其中所述接腳的 局部封裝于該絕緣殼體中。
8.一種儲(chǔ)存裝置，其特征在于，包括一線路板，包括一疊合層以及多個(gè)接墊，其中該疊合層具有一表面，而所述接墊包括一 對(duì)差動(dòng)信號(hào)接墊，且該對(duì)差動(dòng)信號(hào)接墊配置于該疊合層的該表面上；多個(gè)接腳，焊接至該線路板，其中所述接腳包括一對(duì)第一差動(dòng)信號(hào)接腳以及一對(duì)第二 差動(dòng)信號(hào)接腳；一控制芯片，安裝至該線路板的該疊合層；以及一儲(chǔ)存芯片，安裝至該線路板的該疊合層。
9.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，該控制芯片位于該疊合層的該表面 上或內(nèi)埋于該疊合層中。
10.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，該儲(chǔ)存芯片位于該疊合層的該表面 上或內(nèi)埋于該疊合層中。
11.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，該對(duì)第一差動(dòng)信號(hào)接腳以及該對(duì)第 二差動(dòng)信號(hào)接腳所支持的傳輸速度高于該對(duì)差動(dòng)信號(hào)接墊所支持的傳輸速度。
12.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，該疊合層包括至少一圖案化金屬 層，其中最接近該表面的圖案化金屬層形成所述接墊。
13.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，該線路板具有多個(gè)貫孔，所述貫孔 貫穿該疊合層，且所述接腳分別焊接至所述貫孔中。
14.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，所述接墊還包括一接地接墊與一電 源接墊，該接地接墊與該電源接墊配置于該疊合層的該表面上，且分別位于該對(duì)差動(dòng)信號(hào)接墊的側(cè)邊；所述接腳還包括一接地接腳，位于該對(duì)第一差動(dòng)信號(hào)接腳與該對(duì)第二差動(dòng)信 號(hào)接腳之間。
15.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，該對(duì)差動(dòng)信號(hào)接墊為一對(duì)傳送/接 收差動(dòng)信號(hào)端D+及D—；該對(duì)第一差動(dòng)信號(hào)接腳為一對(duì)傳送差動(dòng)信號(hào)端Tx+及Tx_ ；該對(duì)第二 差動(dòng)信號(hào)接腳為一對(duì)接收差動(dòng)信號(hào)端Rx+及Rx_。
16.根據(jù)權(quán)利要求8所述的儲(chǔ)存裝置，其特征在于，還包括一絕緣殼體，其中所述接腳 的局部封裝于該絕緣殼體中。
全文摘要
一種電子組裝及其儲(chǔ)存裝置，電子組裝包括一線路板以及多個(gè)接腳。線路板包括一疊合層以及多個(gè)接墊。疊合層具有一表面。接墊包括一對(duì)差動(dòng)信號(hào)接墊，且這對(duì)差動(dòng)信號(hào)接墊配置于疊合層的表面上。接腳分別焊接至線路板。接腳包括一對(duì)第一差動(dòng)信號(hào)接腳以及一對(duì)第二差動(dòng)信號(hào)接腳。本發(fā)明的電子組裝的結(jié)構(gòu)較為精簡(jiǎn)，可節(jié)省電子組裝的制造成本。
文檔編號(hào)H01R13/40GK101847791SQ20101015107
公開(kāi)日2010年9月29日 申請(qǐng)日期2010年4月19日 優(yōu)先權(quán)日2010年1月11日
發(fā)明者李勝源 申請(qǐng)人:威盛電子股份有限公司