專利名稱：Mos晶體管的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其涉及一種MOS晶體管的形成方法。
背景技術(shù)：
隨著半導(dǎo)體制造工藝的不斷發(fā)展，集成電路中的半導(dǎo)體器件的特征尺寸(CD， Critical Dimension)越來越小，為了解決小尺寸器件帶來的一系列問題，高介電常數(shù) (high-k)材料的柵介質(zhì)層和金屬柵(metal gate)電極相結(jié)合的技術(shù)被引入至MOS晶體管的制造過程中。為避免金屬柵電極的金屬材料對MOS晶體管的其他結(jié)構(gòu)造成影響，所述金屬柵電極與高k柵介質(zhì)層的柵極疊層結(jié)構(gòu)通常采用后柵(gate-last)工藝制作。在該工藝中，在源漏區(qū)注入前，在待形成的柵電極位置首先形成由多晶硅構(gòu)成的偽柵極；而在形成源漏區(qū)之后，會移除所述偽柵極并在偽柵極的位置形成柵極開口 ；之后，再在所述柵極開口中依次填充高k的柵介質(zhì)層與金屬柵電極。由于金屬柵電極在源漏區(qū)注入完成后再進行制作，這使得后續(xù)工藝的數(shù)量得以減少，避免了金屬材料不適于進行高溫處理的問題。圖1至圖5示出了現(xiàn)有技術(shù)采用后柵工藝形成MOS晶體管的剖面結(jié)構(gòu)示意圖。如圖1所示，提供半導(dǎo)體基底10，所述半導(dǎo)體基底10上形成有偽柵結(jié)構(gòu)11，所述偽柵結(jié)構(gòu)11的材料一般為多晶硅，以所述偽柵結(jié)構(gòu)11為掩膜進行離子注入，在偽柵結(jié)構(gòu)11 兩側(cè)的半導(dǎo)體基底10內(nèi)形成源區(qū)12和漏區(qū)13。如圖2所述，在所述半導(dǎo)體基底10上形成介質(zhì)層14，所述介質(zhì)層14的表面與偽柵結(jié)構(gòu)11的表面齊平。如圖3所示，去除所述偽柵結(jié)構(gòu)，在原偽柵結(jié)構(gòu)的位置形成開口 15。如圖4所示，依次形成柵介質(zhì)材料層16和金屬材料層17，覆蓋所述介質(zhì)層14的表面以及開口的側(cè)壁和底部，所述柵介質(zhì)材料層16為高介電常數(shù)材料。如圖5所示，對所述柵介質(zhì)材料層16和金屬材料層17進行平坦化，至暴露出所述介質(zhì)層14的表面，形成柵介質(zhì)層16a和柵電極17a。但是，使用上述方法形成的MOS晶體管中，柵介質(zhì)層16a包圍所述柵電極17a，即柵電極17a的側(cè)壁上也形成有高介電常數(shù)材料，使得柵電極17a與源區(qū)12、漏區(qū)13之間的寄生電容增大，降低了器件的響應(yīng)速度，增大了器件的功耗。專利號為6864145的美國專利中公開了一種后柵工藝，在形成柵介質(zhì)材料層之后，形成金屬材料層之前，對去除偽柵結(jié)構(gòu)后形成的開口側(cè)壁上的柵介質(zhì)材料層進行離子注入，以降低其介電常數(shù)，但是，離子注入的過程也會涉及到開口底部的柵介質(zhì)材料層，使其介電常數(shù)下降，從而影響了 MOS晶體管的性能。專利號為7148099的美國專利中公開了另一種后柵工藝，在對柵介質(zhì)材料層和金屬材料層平坦化形成柵介質(zhì)層和柵電極之后，對柵電極側(cè)壁的柵介質(zhì)層進行離子注入，以降低其介電常數(shù)，但是，由于離子注入的過程需穿透柵電極而進入側(cè)壁的柵介質(zhì)層，注入離子可能無法深及柵介質(zhì)層，使得柵電極側(cè)壁的柵介質(zhì)層的介電常數(shù)仍然很大，導(dǎo)致柵電極和源區(qū)、漏區(qū)之間的寄生電容較大。

發(fā)明內(nèi)容
本發(fā)明解決的問題是降低MOS晶體管的柵電極與源區(qū)和漏區(qū)之間的寄生電容，以改善器件性能。為解決上述問題，本發(fā)明提供了一種MOS晶體管的形成方法，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底上依次形成有柵介質(zhì)層和偽柵電極；刻蝕所述偽柵電極，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度；對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子；去除所述剩余的偽柵電極，在所述柵介質(zhì)層上形成柵電極?？蛇x的，所述預(yù)設(shè)厚度為100 A至500 A?？蛇x的，所述金屬離子為鉿(Hf)離子、鋯(Zr)離子、鑭(La)離子、鈦(Ti)離子或鉭(Ta)離子。可選的，所述注入金屬離子的注入方向垂直于所述半導(dǎo)體基底的表面?？蛇x的，所述注入金屬離子的注入能量為IKeV至IOKeV,注入劑量為lel6/cm2至 10el6/cm2?？蛇x的，所述柵介質(zhì)層的材料為氧化硅?？蛇x的，所述柵介質(zhì)層的厚度為30 A至60 A。可選的，所述偽柵電極的材料為多晶硅。可選的，使用四甲基氫氧化銨(TMAH)溶液去除所述剩余的偽柵電極?？蛇x的，去除所述剩余的偽柵電極之后，形成所述柵電極之前，還包括對所述柵介質(zhì)層進行快速熱氧化(RTO)?？蛇x的，所述快速熱氧化的溫度為800°C至1000°C，持續(xù)時間為30s至aiiin?？蛇x的，去除所述剩余的偽柵電極之后，形成所述柵電極之前，還包括對所述柵介質(zhì)層進行快速熱氮化(RTN)?？蛇x的，所述快速熱氮化的溫度為800°C至1000°C，持續(xù)時間為30s至aiiin?？蛇x的，所述柵電極為金屬材料?？蛇x的，所述金屬材料為鋁、鎢、鈦、鈷或鎳?？蛇x的，所述柵介質(zhì)層和偽柵電極兩側(cè)的半導(dǎo)體基底中形成有源區(qū)和漏區(qū)，所述柵介質(zhì)層和偽柵電極周圍的半導(dǎo)體基底上還形成有介質(zhì)層?？蛇x的，去除所述剩余的偽柵電極之后，形成所述柵電極之前，還包括形成功函數(shù)層，所述功函數(shù)層覆蓋所述柵介質(zhì)層，并覆蓋所述介質(zhì)層靠近所述柵介質(zhì)層一側(cè)的側(cè)壁。可選的，所述功函數(shù)層的材料為鈀(Pd)、鉬(Pt)、鈷(Co)、鎳(Ni)及其導(dǎo)電氧化物、以及Hf(鉿)、鋯(Zr),It (Ti)、鉭(Ta)、鋁(Al)及其合金的一種或多種?？蛇x的，所述形成柵電極包括在所述柵介質(zhì)層上形成金屬材料并平坦化，使其表面與所述介質(zhì)層的表面齊平?？蛇x的，所述柵介質(zhì)層和偽柵電極側(cè)壁的介質(zhì)層中還形成有側(cè)墻。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本技術(shù)方案對偽柵電極進行刻蝕，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度，并對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子，之后在所述柵介質(zhì)層上形成柵電極，通過對柵介質(zhì)層的離子注入，增大了柵介質(zhì)層的介電常數(shù)，等效于高介電常數(shù)材料的形成過程， 并同時避免了在柵電極側(cè)壁形成高介電常數(shù)材料，利于減小柵電極與源區(qū)和漏區(qū)之間的寄生電容，改善器件性能。進一步的，本技術(shù)方案中柵介質(zhì)層上剩余的偽柵電極為預(yù)設(shè)厚度，即保留了一定厚度的偽柵電極，注入離子經(jīng)由一定厚度的偽柵電極后進入柵介質(zhì)層，從而避免了注入離子進入半導(dǎo)體基底對器件性能造成影響。更進一步的，本技術(shù)方案中所述離子注入的注入方向垂直于半導(dǎo)體基底的表面， 使得離子注入僅針對柵介質(zhì)層進行，而不會影響到器件的其他部分。


圖1至圖5是現(xiàn)有技術(shù)MOS晶體管的形成方法的中間結(jié)構(gòu)的剖面圖；圖6是本發(fā)明實施例的MOS晶體管的形成方法的流程示意圖；圖7至圖12是本發(fā)明實施例的MOS晶體管的形成方法的中間結(jié)構(gòu)的剖面圖。
具體實施例方式現(xiàn)有技術(shù)在形成MOS晶體管的過程中，會在柵電極的側(cè)壁上也形成高介電常數(shù)的柵介質(zhì)層，增大了柵電極與源區(qū)和漏區(qū)之間的寄生電容，使得器件響應(yīng)速度下降，影響器件性能。本技術(shù)方案對偽柵電極進行刻蝕，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度，并對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子，之后在所述柵介質(zhì)層上形成柵電極，通過對柵介質(zhì)層的離子注入，增大了柵介質(zhì)層的介電常數(shù)，等效于高介電常數(shù)材料的形成過程， 并同時避免了在柵電極側(cè)壁形成高介電常數(shù)材料，利于減小柵電極與源區(qū)和漏區(qū)之間的寄生電容，改善器件性能。進一步的，本技術(shù)方案中柵介質(zhì)層上剩余的偽柵電極為預(yù)設(shè)厚度，注入離子經(jīng)由剩余的偽柵電極后進入柵介質(zhì)層，從而避免了注入離子進入半導(dǎo)體基底對器件性能造成影響。更進一步的，本技術(shù)方案中所述離子注入的注入方向垂直于半導(dǎo)體基底的表面， 使得離子注入僅針對柵介質(zhì)層進行，而不會影響到器件的其他部分。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。圖6示出了本發(fā)明實施例的MOS晶體管的形成方法的流程示意圖，包括步驟S21，提供半導(dǎo)體基底，所述半導(dǎo)體基底上依次形成有柵介質(zhì)層和偽柵電極；步驟S22，刻蝕所述偽柵電極，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度；步驟S23，對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子；步驟S24，去除所述剩余的偽柵電極，在所述柵介質(zhì)層上形成柵電極。
6
圖7至圖12示出了本發(fā)明實施例的MOS晶體管的形成方法的中間結(jié)構(gòu)的剖面圖， 下面結(jié)合圖6和圖7至圖12對本發(fā)明的實施例進行詳細說明。結(jié)合圖6和圖7，執(zhí)行步驟S21，提供半導(dǎo)體基底，所述半導(dǎo)體基底上依次形成有柵介質(zhì)層和偽柵電極。具體的，提供半導(dǎo)體基底20，所述半導(dǎo)體基底20上依次形成有柵介質(zhì)層21和偽柵電極22。所述半導(dǎo)體基底20上形成有MOS晶體管。所述半導(dǎo)體基底20可以是單晶硅，也可以是硅鍺化合物，還可以是絕緣體上硅(SOI，Silicon On Insulator)結(jié)構(gòu)或硅上外延層結(jié)構(gòu)。本實施例中所述柵介質(zhì)層21的材料優(yōu)選為氧化硅，所述偽柵電極22 的材料優(yōu)選為多晶硅。所述柵介質(zhì)層21和偽柵電極22兩側(cè)的半導(dǎo)體基底20中還形成有源區(qū)23和漏區(qū) 24，所述柵介質(zhì)層21和偽柵電極22周圍的半導(dǎo)體基底20上還形成有介質(zhì)層25，所述介質(zhì)層25中柵介質(zhì)層21和偽柵電極22的側(cè)壁上還形成有側(cè)墻26。所述介質(zhì)層25的材料可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃等；所述側(cè)墻沈的材料可以是氧化硅、氮化硅或其疊層結(jié)構(gòu)；所述源區(qū)23和漏區(qū)M的摻雜類型根據(jù)MOS晶體管的類型確定，對于PMOS 晶體管為P型摻雜，對于NMOS晶體管為N型摻雜。圖7所示的結(jié)構(gòu)的形成方法與現(xiàn)有技術(shù)的后柵工藝類似，主要包括提供半導(dǎo)體基底20 ；在所述半導(dǎo)體基底20上依次形成柵介質(zhì)層21和偽柵電極22 ；在所述柵介質(zhì)層21 和偽柵電極22側(cè)壁的半導(dǎo)體基底20上依次形成側(cè)墻沈和介質(zhì)層25，并對所述介質(zhì)層25 進行平坦化，使其表面與所述偽柵電極22的表面齊平。結(jié)合圖6和圖8，執(zhí)行步驟S22，刻蝕所述偽柵電極，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度。具體的，對所述偽柵電極22進行刻蝕，至剩余的偽柵電極22的厚度d為預(yù)設(shè)厚度?？涛g可以為干法刻蝕或濕法刻蝕，本實施例中采用濕法刻蝕，具體為使用四甲基氫氧化銨溶液對多晶硅材料的偽柵電極22進行刻蝕，使得剩余的偽柵電極22的厚度d為預(yù)設(shè)厚度，本實施例中所述預(yù)設(shè)厚度為100 A至500 A。結(jié)合圖6和圖9，執(zhí)行步驟S23，對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子。具體的，對柵介質(zhì)層21進行離子注入，注入離子為金屬離子，所述金屬離子穿過所述剩余的偽柵電極22進入柵介質(zhì)層21中。所述金屬離子可以為鉿離子、鋯離子、鑭離子、鈦離子或鉭離子，注入能量為IKeV至IOKeV,注入劑量為lel6/cm2至10el6/cm2，注入的方向垂直于所述半導(dǎo)體基底20的表面。本實施例中柵介質(zhì)層21的材料為氧化硅，注入的金屬離子與柵介質(zhì)層21中的硅、氧相結(jié)合，生成鉿、鋯、鑭、鈦、鉭的氧化物以及鉿、鋯、鑭、鈦、鉭的硅氧化物，使得原本是低k的氧化硅材質(zhì)的柵介質(zhì)層21轉(zhuǎn)化為高k材料。所述離子注入包括現(xiàn)有技術(shù)中常用的掩膜技術(shù)，即在介質(zhì)層25上形成掩膜圖形，如光刻膠等，定義出柵介質(zhì)層21的圖形；之后以掩膜圖形為掩膜進行離子注入。由于離子注入的注入方向垂直于半導(dǎo)體基底20的表面，因此，注入離子經(jīng)由偽柵電極22進入柵介質(zhì)層21中，并不會涉及器件的其他部分，如源區(qū)23、漏區(qū)M、側(cè)墻沈等，不會對器件的性能造成影響。由于注入離子經(jīng)過剩余的偽柵電極22進入柵介質(zhì)層21，剩余的偽柵電極22起到了緩沖作用，本實施例中剩余的柵介質(zhì)層21的厚度為預(yù)設(shè)厚度，優(yōu)選為100 A至500 A,避免了注入離子進入柵介質(zhì)層21下方的半導(dǎo)體基底20對器件性能的影響。需要說明的是，在本發(fā)明的其他具體實施例中，所述預(yù)設(shè)厚度也可以小于100 A,甚至是0，即將偽柵電極22全部去除，注入離子直接進入柵介質(zhì)層21，但是需要對注入能量進行調(diào)節(jié)，以避免注入離子進入柵介質(zhì)層21下方的半導(dǎo)體基底20中。結(jié)合圖6和圖10至圖12，執(zhí)行步驟S24，去除所述剩余的偽柵電極，在所述柵介質(zhì)層上形成柵電極。首先參考圖10，去除柵介質(zhì)層21上剩余的偽柵電極，具體可以使用四甲基氫氧化銨溶液去除所述多晶硅材料的偽柵電極，形成暴露出所述柵介質(zhì)層21的開口。在去除所述偽柵電極之后，對所述柵介質(zhì)層21進行快速熱氧化或者快速熱氮化， 所述快速熱氧化或快速熱氮化的溫度為800°C至1000°C，持續(xù)時間為30s至aiiin。經(jīng)過快速熱氧化或快速熱氮化之后，有利于注入的金屬離子與柵介質(zhì)層21中的材料進一步反應(yīng)結(jié)合，提高柵介質(zhì)層21的介電常數(shù)，使其與高k材料的介電常數(shù)相當(dāng)。參考圖11，依次形成功函數(shù)層27和金屬材料觀，所述功函數(shù)層27覆蓋所述柵介質(zhì)層21以及介質(zhì)層25，即覆蓋所述介質(zhì)層25表面及所述開口的側(cè)壁和底部，所述金屬材料觀覆蓋所述功函數(shù)層27，填充所述開口。所述功函數(shù)層27用于調(diào)節(jié)MOS晶體管的閾值電壓，其材料可以是鈀、鉬、鈷、鎳及其導(dǎo)電氧化物、以及鉿、鋯、鈦、鉭、鋁及其合金的一種或多種，形成方法可以是物理氣相沉積(PVD)，形成的厚度可以根據(jù)所需要的閾值電壓進行調(diào)節(jié)。所述金屬材料觀的材料可以為鋁、鎢、鈦、鈷或鎳，其形成方法可以是物理氣相沉積。當(dāng)然，在其他具體實施例中，也可以不形成所述功函數(shù)層27，而直接在所述柵介質(zhì)層21和介質(zhì)層25上形成金屬材料觀，填充所述開口。參考圖12，對所述金屬材料和功函數(shù)層進行平坦化，至暴露出所述介質(zhì)層25的表面，所述平坦化的方法可以是化學(xué)機械拋光(CMP)。至此，形成了功函數(shù)層27a和柵電極 28a0由于本實施例形成的MOS晶體管的柵電極^a的側(cè)壁上并沒有形成高k材料，因而降低了柵電極28a與源區(qū)23、漏區(qū)M之間的寄生電容，以及與后續(xù)形成在源區(qū)23、漏區(qū)對之上的栓塞之間的寄生電容，利于提高器件響應(yīng)速度，改善器件性能。綜上，本技術(shù)方案對偽柵電極進行刻蝕，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度，并對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子，之后在所述柵介質(zhì)層上形成柵電極， 通過對柵介質(zhì)層的離子注入，增大了柵介質(zhì)層的介電常數(shù)，等效于高介電常數(shù)材料的形成過程，并同時避免了在柵電極側(cè)壁形成高介電常數(shù)材料，利于減小柵電極與源區(qū)和漏區(qū)之間的寄生電容，改善器件性能。進一步的，本技術(shù)方案中柵介質(zhì)層上剩余的偽柵電極為預(yù)設(shè)厚度，即保留了一定厚度的偽柵電極，注入離子經(jīng)由所述保留的一定厚度的偽柵電極后進入柵介質(zhì)層，從而避免了注入離子進入半導(dǎo)體基底對器件性能造成影響。更進一步的，本技術(shù)方案中所述離子注入的注入方向垂直于半導(dǎo)體基底的表面， 使得離子注入僅針對柵介質(zhì)層進行，而不會影響到器件的其他部分。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種MOS晶體管的形成方法，其特征在于，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底上依次形成有柵介質(zhì)層和偽柵電極； 刻蝕所述偽柵電極，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度； 對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子； 去除所述剩余的偽柵電極，在所述柵介質(zhì)層上形成柵電極。
2.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述預(yù)設(shè)厚度為100A 至500 A。
3.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述金屬離子為鉿離子、鋯離子、鑭離子、鈦離子或鉭離子。
4.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述注入金屬離子的注入方向垂直于所述半導(dǎo)體基底的表面。
5.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述注入金屬離子的注入能量為IKeV至IOKeV,注入劑量為lel6/cm2至10el6/cm2。
6.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述柵介質(zhì)層的材料為氧化硅。
7.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述柵介質(zhì)層的厚度為 30 A 至 60 A。
8.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述偽柵電極的材料為多晶娃。
9.根據(jù)權(quán)利要求8所述的MOS晶體管的形成方法，其特征在于，使用四甲基氫氧化銨溶液去除所述剩余的偽柵電極。
10.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，去除所述剩余的偽柵電極之后，形成所述柵電極之前，還包括對所述柵介質(zhì)層進行快速熱氧化。
11.根據(jù)權(quán)利要求10所述的MOS晶體管的形成方法，其特征在于，所述快速熱氧化的溫度為8000CM 1000°C，持續(xù)時間為30s至2min。
12.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，去除所述剩余的偽柵電極之后，形成所述柵電極之前，還包括對所述柵介質(zhì)層進行快速熱氮化。
13.根據(jù)權(quán)利要求12所述的MOS晶體管的形成方法，其特征在于，所述快速熱氮化的溫度為8000CM 1000°C，持續(xù)時間為30s至2min。
14.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述柵電極為金屬材料。
15.根據(jù)權(quán)利要求14所述的MOS晶體管的形成方法，其特征在于，所述金屬材料為鋁、 鎢、鈦、鈷或鎳。
16.根據(jù)權(quán)利要求1所述的MOS晶體管的形成方法，其特征在于，所述柵介質(zhì)層和偽柵電極兩側(cè)的半導(dǎo)體基底中形成有源區(qū)和漏區(qū)，所述柵介質(zhì)層和偽柵電極周圍的半導(dǎo)體基底上還形成有介質(zhì)層。
17.根據(jù)權(quán)利要求16所述的MOS晶體管的形成方法，其特征在于，去除所述剩余的偽柵電極之后，形成所述柵電極之前，還包括形成功函數(shù)層，所述功函數(shù)層覆蓋所述柵介質(zhì)層， 并覆蓋所述介質(zhì)層靠近所述柵介質(zhì)層一側(cè)的側(cè)壁。
18.根據(jù)權(quán)利要求17所述的MOS晶體管的形成方法，其特征在于，所述功函數(shù)層的材料為鈀、鉬、鈷、鎳及其導(dǎo)電氧化物、以及鉿、鋯、鈦、鉭、鋁及其合金的一種或多種。
19.根據(jù)權(quán)利要求16所述的MOS晶體管的形成方法，其特征在于，所述形成柵電極包括在所述柵介質(zhì)層上形成金屬材料并平坦化，使其表面與所述介質(zhì)層的表面齊平。
20.根據(jù)權(quán)利要求16所述的MOS晶體管的形成方法，其特征在于，所述柵介質(zhì)層和偽柵電極側(cè)壁的介質(zhì)層中還形成有側(cè)墻。
全文摘要
一種MOS晶體管的形成方法，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底上依次形成有柵介質(zhì)層和偽柵電極；刻蝕所述偽柵電極，至剩余的偽柵電極的厚度為預(yù)設(shè)厚度；對所述柵介質(zhì)層進行離子注入，注入離子為金屬離子；去除所述剩余的偽柵電極，在所述柵介質(zhì)層上形成柵電極。本發(fā)明降低了MOS晶體管的柵電極與源區(qū)和漏區(qū)之間的寄生電容，改善了器件性能。
文檔編號H01L21/265GK102479708SQ20101055982
公開日2012年5月30日 申請日期2010年11月25日 優(yōu)先權(quán)日2010年11月25日
發(fā)明者三重野文健, 洪中山 申請人:中芯國際集成電路制造(北京)有限公司