專利名稱：超級結器件制造縱向區(qū)的方法
技術領域：
本發(fā)明涉及一種半導體器件的制造方法，特別是涉及一種超級結 (Superjunction)器件的制造方法。
背景技術：
超級結MOS晶體管具有耐高壓、低導通電阻、低功耗、低開關時間的優(yōu)點，適合汽車電子、運放、電源管理等高壓、高電流、高功耗的應用。請參閱圖1，這是超級結MOS晶體管的基本結構示意圖。在重摻雜N型硅襯底10 上生長有一層輕摻雜N型外延層11，外延層11內(nèi)具有P型縱向區(qū)12。該P型縱向區(qū)12上抵外延層11上表面，下達外延層11內(nèi)或者外延層11與硅襯底10的分界面。外延層11之上有柵氧化層13和多晶硅柵極14。柵氧化層13兩側的外延層11內(nèi)有P型輕摻雜漏注入 (LDD)區(qū)15和N型重摻雜源注入?yún)^(qū)16。該超級結器件器件的源極是源注入?yún)^(qū)16，漏極是硅襯底10。圖1所示的超級結器件是基于PMOS的，基于NMOS的超級結MOS晶體管的結構與之類似，只是各部分的摻雜類型(P型、N型)完全相反。超級結器件的特征是在外延層11引入了從外延層11的上表面向下延伸的與外延層11的摻雜類型相反的縱向區(qū)12。這種結構導致MOS管在高壓工作狀態(tài)下除了產(chǎn)生縱向的從源極到漏極的縱向電場外，還有橫向的PN區(qū)出現(xiàn)的橫向電場。在兩個電場的共同作用下導致電場在橫向和縱向上可均勻分布，從而實現(xiàn)在低電阻率外延層上制造高耐壓MOS管?，F(xiàn)有的超級結器件的縱向區(qū)的制造方法，包括如下步驟(以基于PMOS的超級結 MOS晶體管為例)第1步，請參閱圖加，在N型硅襯底10上生長一層N型外延層11。第2步，請參閱圖2b，在外延層11之上依次淀積一層CMP (化學機械研磨)阻擋層 21和刻蝕阻擋層23。在CMP阻擋層21和刻蝕阻擋層23之間還可以包括一層中間阻擋層 22，用來在去除刻蝕阻擋層23時保護CMP阻擋層21。第3步，請參閱圖2c，采用光刻和刻蝕工藝，在N型外延層11中刻蝕出溝槽110， 溝槽110的位置就是P型縱向區(qū)的位置，溝槽110在外延層11中的深度就是P型縱向區(qū)的高度。溝槽110的底部可以停留在外延層11中，也可以到達硅襯底10的上表面。第4步，請參閱圖2d，采用干法反刻工藝或濕法腐蝕工藝去除刻蝕阻擋層23，如果有中間阻擋層22也一并去除。第5步，請參閱圖2e，在溝槽110中采用外延工藝淀積P型單晶硅，將溝槽110完全填充，形成P型縱向區(qū)12。第6步，請參閱圖2f，采用CMP工藝去除CMP阻擋層21之上的P型單晶硅并做平坦化處理。第7步，請參閱圖2g，采用干法反刻工藝或濕法腐蝕工藝去除CMP阻擋層21。上述方法第5步中，在填充溝槽110時不可避免地會在CMP阻擋層21之下產(chǎn)生橫向填充，如圖2e所示。因此在后續(xù)的CMP過程中，這部分位于CMP阻擋層21之下、溝槽110邊緣、橫向填充的單晶硅很難被去除。最終在去除CMP阻擋層21之后會形成一些突起的單晶硅殘留，成為缺陷，影響器件的特性(例如造成器件漏電或擊穿電壓降低)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種超級結MOS晶體管制造縱向區(qū)的方法，該方法可以去除橫向填充的單晶硅殘留，有利于改善器件特性。為解決上述技術問題，本發(fā)明超級結器件制造縱向區(qū)的方法包括如下步驟第1步，在硅襯底上生長一層外延層；第2步，在外延層之上依次淀積一層CMP (化學機械研磨)阻擋層和刻蝕阻擋層；第3步，采用光刻和刻蝕工藝在外延層中刻蝕出溝槽，溝槽的底部在外延層中或到達硅襯底的上表面；第4步，采用干法反刻工藝或濕法腐蝕工藝去除刻蝕阻擋層；第5步，在溝槽中采用外延工藝淀積單晶硅，將溝槽完全填充，形成縱向區(qū)；此時在CMP阻擋層之下、溝槽邊緣上方具有橫向填充的單晶硅；第6步，采用CMP工藝去除CMP阻擋層之上的單晶硅并做平坦化處理，此時在CMP 阻擋層之下、溝槽邊緣上方的單晶硅仍有殘留；第7步，采用各向同性的刻蝕工藝對CMP阻擋層進行刻蝕，去除溝槽邊緣上方的 CMP阻擋層，暴露出溝槽邊緣上方殘留的單晶硅；第8步，采用各向同性的刻蝕工藝去除溝槽邊緣上方殘留的單晶硅；第9步，采用干法反刻工藝或濕法腐蝕工藝完全去除CMP阻擋層。本發(fā)明所述方法形成的超級結器件的縱向區(qū)，在縱向區(qū)邊緣上方不再有單晶硅殘留，因此可以提高器件性能，避免器件缺陷。


圖1是基于PMOS的超級結MOS晶體管；圖加 圖2g是基于PMOS的超級結MOS晶體管形成P型縱向區(qū)的制造方法；圖3a 圖3c是本發(fā)明超級結器件制造縱向區(qū)的方法的部分示意圖。圖中附圖標記說明10為硅襯底；11為外延層；110為溝槽；12為縱向區(qū)；13為二氧化硅；14為多晶硅；15為體注入?yún)^(qū)；16為源注入?yún)^(qū)；21為CMP阻擋層；22為中間阻擋層；23為刻蝕阻擋層。
具體實施例方式下面以基于PMOS的超級結MOS晶體管為例，介紹本發(fā)明超級結器件的縱向區(qū)的制造方法，包括如下步驟第1步，請參閱圖加，在重摻雜N型硅襯底10上生長一層輕摻雜的N型外延層11。 外延層11的電阻率例如為0. 1 10歐姆· μ m。第2步，請參閱圖2b，在外延層11之上依次淀積一層CMP阻擋層21和刻蝕阻擋層 23。在一個實施例中，CMP阻擋層21例如為氧化硅，采用CVD (化學氣相淀積)工藝或熱氧化生長工藝，厚度為200 5000A，優(yōu)選為800 2000A?？涛g阻擋層23例如為氧化硅， 采用APM或CVD工藝，厚度為2000 50000A，作為刻蝕溝槽時的阻擋層。進一步地，在CMP 阻擋層21和刻蝕阻擋層23之間還包括一層中間阻擋層22，用來在去除刻蝕阻擋層23時保護CMP阻擋層21。中間阻擋層22例如為氮化硅，采用CVD工藝，厚度為200 5000A。在另一個實施例中(未圖示)，在外延層和CMP阻擋層之間還具有一層緩沖層，CMP 阻擋層之上就直接是刻蝕阻擋層。此時，緩沖層例如為50 500A的氧化硅，CMP阻擋層21 例如為100 5000A的氮化硅，刻蝕阻擋層例如為2000 50000A的氧化硅。第3步，請參閱圖2c，采用光刻和刻蝕工藝，在N型外延層11中刻蝕出溝槽110， 溝槽110的位置就是P型縱向區(qū)的位置，溝槽110在外延層11中的深度就是P型縱向區(qū)的高度。溝槽110的底部可以停留在外延層11中，也可以到達硅襯底10的上表面。在一個實施例中，這一步例如先用光刻工藝在光刻膠上形成第一刻蝕窗口 ；再用干法刻蝕工藝依次對第一刻蝕窗口中的刻蝕阻擋層23、中間阻擋層22、CMP阻擋層21進行刻蝕，形成第二刻蝕窗口 ；最后去除光刻膠，在第二刻蝕窗口中對外延層11進行刻蝕形成溝槽110。溝槽110的深度為1 200 μ m。在另一個實施例中(未圖示)，這一步例如先用光刻工藝在光刻膠上形成第一刻蝕窗口 ；再用干法刻蝕工藝依次對第一刻蝕窗口中的刻蝕阻擋層、CMP阻擋層、緩沖層進行刻蝕，形成第二刻蝕窗口 ；最后去除光刻膠，在第二刻蝕窗口中對外延層進行刻蝕形成溝槽。第4步，請參閱圖2d，采用干法反刻工藝或濕法腐蝕工藝去除刻蝕阻擋層23，如果有中間阻擋層22也一并去除。這一步例如先以濕法腐蝕工藝去除刻蝕阻擋層23，此時中間阻擋層22保護CMP
阻擋層21 ；再以熱氧化生長工藝在中間阻擋層22上形成一層100 2(ΧΧ)Λ的犧牲氧化層
(未圖示)；接著以濕法腐蝕工藝去除犧牲氧化層；最后以濕法腐蝕工藝去除中間阻擋層 22。所述犧牲氧化層生長在溝槽側壁和底面，用來修復溝槽的側壁和底面的刻蝕損傷，使后續(xù)的外延生長質(zhì)量更好。以濕法腐蝕工藝去除氧化硅通常選擇氫氟酸(HF)藥液，以濕法腐蝕工藝去除氮化硅通常選擇熱磷酸藥液。第5步，請參閱圖2e，在溝槽110中采用外延工藝淀積P型單晶硅，將溝槽110完全填充，形成P型縱向區(qū)12。此時在CMP阻擋層21之下、溝槽110邊緣上方產(chǎn)生橫向填充的單晶硅。這一步以外延工藝對溝槽110進行填充時，可以采用常壓CVD或減壓CVD工藝，可以使用含氯氣等刻蝕氣體的選擇性外延，也可以采用不含氯氣等刻蝕性氣體的非選擇性外延。所填充的單晶硅的摻雜體濃度為lXK^atom/cm3(原子每立方厘米) IXlO2Stom/
3
cm ο第6步，請參閱圖2f，采用CMP工藝去除CMP阻擋層21之上的P型單晶硅并做平坦化處理。此時在CMP阻擋層21之下、溝槽110邊緣上方的單晶硅仍然殘留。這一步例如可以使用硅的CMP工藝進行平坦化處理，CMP工藝同時也會對CMP阻擋層21進行研磨。殘留的CMP阻擋層21的厚度大于200A，優(yōu)選為200 2000A，再優(yōu)選為 500 1500A。第7步，請參閱圖3a，采用各向同性的刻蝕工藝(包括干法刻蝕或濕法腐蝕)對 CMP阻擋層21進行刻蝕，去除溝槽110邊緣上方的CMP阻擋層21，暴露出溝槽110邊緣上方殘留的單晶硅。例如，這一步可以采用濕法腐蝕工藝，因為濕法腐蝕工藝是各向同性的；選擇氫氟酸藥液，因為氫氟酸對氧化硅和硅有很高選擇比；去除橫向填充的單晶硅上方的CMP阻擋層21，刻蝕量不超過CMP阻擋層21的3/4的厚度，優(yōu)選為CMP阻擋層21的1/2 2/3厚度，將橫向填充的單晶硅暴露出來。第8步，請參閱圖北，采用各向同性的刻蝕工藝(包括干法刻蝕或濕法腐蝕)去除溝槽110邊緣上方殘留的單晶硅。這一步例如采用干法刻蝕(等離子體刻蝕)，使用SF6、氧氣、氦氣等反應氣體，偏置功率為0左右，刻蝕量為200 3000A，對氧化硅的選擇比為2 20，以去除溝槽110邊緣上方殘留的單晶硅。 第9步，采用干法反刻工藝或濕法腐蝕工藝完全去除CMP阻擋層21，如果有緩沖層也一起去除。這一步例如采用濕法腐蝕工藝。此時在N型外延層11中制造完成了一個或多個P型縱向區(qū)，使得外延層11中橫向產(chǎn)生了 PN間隔的結構。本發(fā)明也可應用于基于NMOS的超級結MOS晶體管的縱向區(qū)制造，方法與之類似， 只是各部分摻雜類型(P型、N型)相反。綜上所述，本發(fā)明超級結器件制造縱向區(qū)的方法與傳統(tǒng)方法相比，在對CMP阻擋層21進行CMP工藝之后增加了對CMP阻擋層的橫向回刻(pullback)，使得在CMP阻擋層下的單晶硅暴露出來，然后采用各向同性刻蝕去除這些暴露出來的單晶硅，最終獲得不再具有橫向填充的單晶硅的縱向區(qū)，避免器件缺陷，改善了器件性能。
權利要求
1.一種超級結器件制造縱向區(qū)的方法，其特征是，包括如下步驟 第1步，在硅襯底上生長一層外延層；第2步，在外延層之上依次淀積一層CMP (化學機械研磨)阻擋層和刻蝕阻擋層； 第3步，采用光刻和刻蝕工藝在外延層中刻蝕出溝槽，溝槽的底部在外延層中或到達硅襯底的上表面；第4步，采用干法反刻工藝或濕法腐蝕工藝去除刻蝕阻擋層； 第5步，在溝槽中采用外延工藝淀積單晶硅，將溝槽完全填充，形成縱向區(qū)；此時在CMP 阻擋層之下、溝槽邊緣上方具有橫向填充的單晶硅；第6步，采用CMP工藝去除CMP阻擋層之上的單晶硅并做平坦化處理，此時在CMP阻擋層之下、溝槽邊緣上方的單晶硅仍有殘留；第7步，采用各向同性的刻蝕工藝對CMP阻擋層進行刻蝕，去除溝槽邊緣上方的CMP阻擋層，暴露出溝槽邊緣上方殘留的單晶硅；第8步，采用各向同性的刻蝕工藝去除溝槽邊緣上方殘留的單晶硅； 第9步，采用干法反刻工藝或濕法腐蝕工藝完全去除CMP阻擋層。
2.根據(jù)權利要求1所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第2步中，在CMP阻擋層和刻蝕阻擋層之間還有一層中間阻擋層；CMP阻擋層和刻蝕阻擋層均為氧化硅，中間阻擋層為氮化硅；所述方法第4步中，同時去除中間阻擋層。
3.根據(jù)權利要求2所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第2步中，CMP阻擋層的厚度為200 5000A，中間阻擋層的厚度為200 5000A，刻蝕阻擋層的厚度為2000 50000A。
4.根據(jù)權利要求1所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第2步中，在CMP阻擋層和外延層之間還有一層緩沖層；緩沖層和刻蝕阻擋層為氧化硅，CMP阻擋層為氮化硅；所述方法第9步中，同時去除緩沖層。
5.根據(jù)權利要求4所述的超級結期間制造縱向區(qū)的方法，其特征是，所述方法第2步中，緩沖層的厚度為50 500A，CMP阻擋層的厚度為100 5000A，刻蝕阻擋層的厚度為 2000 50000Λ。
6.根據(jù)權利要求2所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第3步中，先用光刻工藝在光刻膠上形成第一刻蝕窗口 ；再用干法刻蝕工藝依次對第一刻蝕窗口中的刻蝕阻擋層、中間阻擋層、CMP阻擋層進行刻蝕，形成第二刻蝕窗口 ；最后去除光刻膠， 在第二刻蝕窗口中對外延層進行刻蝕形成溝槽。
7.根據(jù)權利要求4所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第3步中，先用光刻工藝在光刻膠上形成第一刻蝕窗口 ；再用干法刻蝕工藝依次對第一刻蝕窗口中的刻蝕阻擋層、CMP阻擋層、緩沖層進行刻蝕，形成第二刻蝕窗口 ；最后去除光刻膠，在第二刻蝕窗口中對外延層進行刻蝕形成溝槽。
8.根據(jù)權利要求2所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第4步中，先用濕法腐蝕工藝去除刻蝕阻擋層；再以熱氧化生長工藝在中間阻擋層上形成一層犧牲氧化層；接著用濕法腐蝕工藝去除犧牲氧化層；最后用濕法腐蝕工藝去除中間阻擋層。
9.根據(jù)權利要求1或2所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第6 步完成后，CMP阻擋層的厚度大于200A。
10.根據(jù)權利要求1或2所述的超級結器件制造縱向區(qū)的方法，其特征是，所述方法第 7步中，對CMP阻擋層的刻蝕量小于或等于CMP阻擋層厚度的3/4。
全文摘要
本發(fā)明公開了一種超級結器件制造縱向區(qū)的方法，與傳統(tǒng)方法相比，在對CMP阻擋層進行CMP工藝之后增加了對CMP阻擋層的橫向回刻，使得在CMP阻擋層下的單晶硅暴露出來，然后采用各向同性刻蝕去除這些暴露出來的單晶硅，最終獲得不再具有橫向填充的單晶硅的縱向區(qū)，避免器件缺陷，改善了器件性能。
文檔編號H01L21/306GK102468176SQ20101055059
公開日2012年5月23日 申請日期2010年11月19日 優(yōu)先權日2010年11月19日
發(fā)明者劉鵬, 王雷, 程曉華 申請人:上海華虹Nec電子有限公司